KR100203902B1 - Method for forming an element isolation oxide film in a semiconductor device - Google Patents
Method for forming an element isolation oxide film in a semiconductor device Download PDFInfo
- Publication number
- KR100203902B1 KR100203902B1 KR1019960023802A KR19960023802A KR100203902B1 KR 100203902 B1 KR100203902 B1 KR 100203902B1 KR 1019960023802 A KR1019960023802 A KR 1019960023802A KR 19960023802 A KR19960023802 A KR 19960023802A KR 100203902 B1 KR100203902 B1 KR 100203902B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- silicon nitride
- forming
- polysilicon
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 132
- 238000005530 etching Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicide nitride Chemical class 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리 산화막 형성방법에 관한것으로, 실리콘 기판 상부에 패드 산화막, 제 1실리콘 질화막, 폴리실리콘, 제2실리콘 질화막을 차례로 증착한 후, 소자 분리막으로예정된 부위의 상부층을 식각하여 실리콘 기판 상부면을 노출시킨 다음 소자분리 산화막을 성장시키되, 상기 소자분리 산화막 성장시 폴리실리콘의 부피팽창에 의한 압축응력이 하부 소자분리 산화막의 새부리 형상의 산화가 억제되도록 하여 소자분리 산화막과 실리콘 표면과의 경계부분에서의 산화막이 실리콘 표면보다 낮게 형성되지 않는 즉, 단차형성이 되지 않게 함으로써 양질의 게이트 산화막을 형성할 수 있고, 또한 실리콘 표면에 스트레스가 완화되어 실리콘 기판의 누설 전류도 방지 할 수 있다.The present invention relates to a method for forming a device isolation oxide film of a semiconductor device, which comprises sequentially depositing a pad oxide film, a first silicon nitride film, a polysilicon film and a second silicon nitride film on a silicon substrate, The device isolation oxide film is grown by exposing the upper surface of the silicon substrate, and compressive stress due to the volume expansion of the polysilicon upon growth of the device isolation oxide film suppresses oxidation of the shape of the lower device isolation oxide film, It is possible to form a gate oxide film of good quality and to relieve the stress on the silicon surface and to prevent the leakage current of the silicon substrate have.
Description
제1도 내지 제6도는 본 발명의 방법에 따른 반도체 소자의 소자 분리 산화막 제조공정 단계를 도시한 단면도이다.FIGS. 1 to 6 are cross-sectional views illustrating a step of manufacturing an element isolation oxide film of a semiconductor device according to the method of the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : 실리콘 기판 2 : 패드 산화막1: silicon substrate 2: pad oxide film
3 : 제1실리콘 질화막 4 : 폴리 실리콘3: first silicon nitride film 4: polysilicon
5 : 제2실리콘 질화막 6 : 스페이서5: second silicon nitride film 6: spacer
7 : 소자분리 산화막7: Device isolation oxide film
본 발명은 반도체 소자의 소자분리 산화막 형성방법에 관한 것으로, 특히 소자분리 산화막 형성시 산화막이 실리콘 표면에 스트레스를 덜 주어 실리콘의 누설 전류를 감소 시킬 수 있는 반도체 소자의 소자분리 산화막 형성방법에 관한 것이다.The present invention relates to a method for forming an element isolation oxide film of a semiconductor device, and more particularly, to a method for forming an element isolation oxide film of a semiconductor device in which an oxide film reduces stress on a silicon surface, .
일반적으로 반도체 소자가 고집적화 될수록 소자분리막의 새부리모양의 산화막이 액티브내에로 적게 치고 들어가야 하고, 또한 소자분리 산화막 형성후에도 게이트 산화막에 어떠한 악영향도 미치지 않아야한다.Generally, as the semiconductor device is highly integrated, the bird's mouth shaped oxide film of the element isolation film must be hit into the active region less, and the gate oxide film should not be adversely affected even after the element isolation oxide film is formed.
종래의 반도체 소자 제조방법에 있어서는, 소자분리 산화막의 새부리 모양의 산화막이 액티브 면적 내부로 되도록이면 적게 치고 들어가게 하는데 주력하여 왔다.In the conventional method of manufacturing a semiconductor device, the present inventors have focused on making a bird's-shaped oxide film of an element isolation oxide film strike a smaller amount so as to be within an active area.
그러나, 상기와 같은 종래의 방법에서는 소자분리 산화막의 액티브의 수직단차 부분에서 게이트 산화막이 비정상적으로 성장하거나 또는 스트레스로 인해 질적 저하를 초래하게 된다.However, in the conventional method as described above, the gate oxide film grows abnormally at the active vertical step portion of the element isolation oxide film, or the quality deteriorates due to the stress.
또한, 새부리 모양의 산화막을 과다 억제시키게 되면 산화막 성장시 실리콘 표면에 스트레스가 유발 되어 실리콘의 누설 전류가 발생하게 되어 반도체 소자의 제조수율 및 신뢰성을 저하시키게 되는 문제점이 있다.In addition, when the oxide film is excessively suppressed, stress is generated on the silicon surface during the growth of the oxide film, thereby causing a leakage current of the silicon, thereby deteriorating the production yield and reliability of the semiconductor device.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로 본 발명의 목적은 하나의 튜브속에서 실리콘 기관 상부에 패드 산화막, 제1실리콘 질화막을 형성하고, 상기 제1실리콘 질화막 상부로 폴리실리콘 및 제2실리콘 질화막을 차례로 중착하여 많은 층을 하나의 튜브에서 진행함으로써 공정을 단순화 시키고, 또한 스페이서를 사용하여 액티브 면적을 최대한 확보를 함과 아울러, 산화막 성장시 실리콘 표면이 산화되고 동시에 질화막 상부의 폴리실리콘이 산화됨으로써 그 하부의 소자 분리막의 새부리 모양의 산화막을 억제시켜 실리콘 표면과 소자 분리막간의 단차발생을 줄여 양질의 게이트 산화막을 형성 할 수 있고, 또한 실리콘 표면에 스트레스가 완화됨으로 인해 실리콘 기판의 누설 전류도 방지할 수 있는 반도체 소자의 소자분리 산화막 형성방법을 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a silicon nitride film, The nitride film is successively deposited and a lot of layers are formed in a single tube to simplify the process. In addition, the active area is maximized by using spacers, and the silicon surface is oxidized during the growth of the oxide film, Thereby reducing the occurrence of a step between the silicon surface and the device isolation film to form a gate oxide film of good quality and also preventing the leakage current of the silicon substrate due to the relaxation of stress on the silicon surface Device isolation oxide film type of semiconductor device It provides a method to provide.
상기 목적을 달성하기 위한 본 발명의 특징은 반도체 소자의 소자분리 산화막 형성방법에 있어서, 실리콘 기판 상부에 패드 산화막을 형성하고, 그 상부에 제1실리콘 질화막을 형성하는 공정과, 상기 제1실리콘 질화막 상부에 폴리실리콘을 소정두께 증착하는 공정과, 상기 폴리실리콘층 상부에 제2실리톤 질화막을 형성하는 공정과, 전체구조 상부에 감광막을 코팅하는 단계와, 소자분리용 마스크를 사용하여 노과 및 현상하여 감광막으로 소자 분리 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각 장벽으로하여 제 2실리콘 질화막을 식각하는 공정과, 폴리 실리콘이 드러난 상태에서 감광막을 제거하는 공정과, 전체구조 상부에 산화막을 일정 두께로 증착한 다음 상기 산화막을 전면식각하여 상기 제2실리콘 질화막 측벽에 산화막 스페이서를 형성하는 공정과, 상기 산화막 스페이서를 식각장벽으로하여 폴리실리콘, 제1실리콘 질화막, 패드 산화막을 차례로 식각하는 공정과, 소자분리 산화막을 성장시키는 공정으로 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming an element isolation oxide film of a semiconductor device, the method comprising: forming a pad oxide film on a silicon substrate and forming a first silicon nitride film thereon; A step of forming a second silicide nitride film on the polysilicon layer; a step of coating a photoresist film on the entire structure; A step of etching the second silicon nitride film with the photoresist pattern as an etching barrier, a step of removing the photoresist film in a state where the polysilicon is exposed, And then the oxide film is etched front to form an oxide film spacer on the sidewall of the second silicon nitride film Is characterized by consisting of a step, a step of the step of etching the polysilicon and the first silicon nitride film, the pad oxide film and the oxide spacer as an etch barrier and then, growing the device isolation oxide film.
상기 목적을 달성하기 위한 본 발명의 다른 특징은 반도체 소자의 소자분리 산화막 형성방법에 있어서, 실리콘 기판 상부에 패드 산화막을 형성하고, 그 상부에 제1실리콘 질화막을 형성하는 공정과, 상기 제1실리콘 질화막 상부에 폴리실리콘을 소정두께 증착하는 공정과, 상기 폴리실리콘층 상부에 제2실리콘 질화막을 형성하는 공정과, 전체구조 상부에 감광막을 코팅하는 단계와, 상기감광막을 노광 및 현상하여 소자분리 패턴을 형성하는 공정과, 상기 소자분리 감광막 패턴을 식각 장벽으로하여 제2실리콘 질화막을 식각하는 공정과, 폴리 실리콘이 드러난 상태에서 상기 감광막 패턴을 제거하는 공정과, 전체구조 상부에 산화막을 일정 두께로 증착한 후, 상기 산화막을 전면식각하여 상기 제2실리콘 질화막 측벽에 산화막 스페이서를 형성하는 공정과, 상기 산화막 스페이서를 식각장벽으로하여 폴리실리콘, 제1실리콘 질화막, 패드 산화막을 차례로 식각하는 공정과, 노출된 실리콘 표면을 소정깊이 식각하는 공정과, 소자분리 산화막을 성장시키는 공정으로 구성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a device isolation oxide film of a semiconductor device, comprising: forming a pad oxide film on a silicon substrate and forming a first silicon nitride film thereon; A method of manufacturing a semiconductor device, comprising: depositing a predetermined thickness of polysilicon on a nitride film; forming a second silicon nitride film on the polysilicon layer; coating a photoresist over the entire structure; Etching the second silicon nitride film by using the device isolation photoresist pattern as an etching barrier, removing the photoresist pattern in a state where the polysilicon is exposed, and forming an oxide film on the entire structure at a predetermined thickness Forming an oxide film spacer on the sidewall of the second silicon nitride film by front-side etching the oxide film, A step of sequentially etching the polysilicon, the first silicon nitride film, and the pad oxide film using the oxide film spacer as an etching barrier, a step of etching the exposed silicon surface to a predetermined depth, and a step of growing the element isolation oxide film .
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도내지 제6도는 본 발명의 방법에 따른 반도체 소자의 소자 분리 산화막 제조공정 단계를 도시한 단면도이다.6 is a cross-sectional view showing a step of manufacturing a device isolation oxide film of a semiconductor device according to the method of the present invention.
제1도를 참조하면, 실리콘 기판(1)상부에 패드 산화막(2)을 성장시키고, 상기패드산화막(2) 상부에 제1실리콘 질화막(3)을 일정 두께로 증착한 후 폴리실리콘(4)과 제2실리콘 질화막(5)을 차례로 증착한다. 이때, 상기의 공정을 각 공정단계별로 별도의 구비된 튜브내에서 진행할 수도 있으나, 하나의 튜브속에서 박막 증착시 사용되는 가스(gas)만을 바꾸며 한번에 진행 되도록 하는 방법으로 해도 가능하다.Referring to FIG. 1, a pad oxide film 2 is grown on a silicon substrate 1, a first silicon nitride film 3 is deposited on the pad oxide film 2 to a predetermined thickness, And the second silicon nitride film 5 are sequentially deposited. At this time, the above process may be carried out in separate tubes for each process step. Alternatively, the process may be performed by changing only the gas used in thin film deposition in one tube and proceeding at once.
그리고, 상기 패드 산화막(2)을 따로 형성하지 않고 패드 라이트라이드 형성시 한 챔버(Chamber)내에서 산소 개스를 흘린 뒤 패드 라이트라이드를 증착한다.When the pad oxide film 2 is not formed separately, oxygen gas is spilled in a chamber to form a pad oxide film.
제2도를 참조하면, 전체구조 상부에 감광막(미도시됨)을 코팅한 후, 소자분리용 마스크를 이용하여 노광 및 현상공정을 실시하여 감광막 패턴을 형성한다.Referring to FIG. 2, a photoresist layer (not shown) is coated on the entire structure, and then an exposure and development process is performed using a device isolation mask to form a photoresist pattern.
다음, 상기 감광막 패턴을 식각 장벽으로하여 상기 제2실리콘 질화막(5)를 식각해내고 감광막 패턴을 제거한다. 이때, 상기 공정에서 제2실리콘 질화막(5) 식각시 그 하루의 폴리 실리콘(4)의 상부면이 노출되면 식각이 중단 되도록 하는것으로 한다. 즉, 상기 공정에서 폴리실리콘층(4)은 식각 정지층의 역할을 하도록 한다.Next, the second silicon nitride film 5 is etched using the photoresist pattern as an etching barrier, and the photoresist pattern is removed. At this time, the etching is stopped when the upper surface of the polysilicon 4 is exposed during the second silicon nitride film 5 etching process. That is, the polysilicon layer 4 serves as an etch stop layer in the above process.
제3도를 참조하면, 전체구조 상부에 소정두께의 산화막을 전면적으로 증착하고 전면 식각을하여 상기 제2질화막(5)의 양측벽에 스페이서(6)을 형성한다. 이때, 상기 스페이서(6)는 산화막 뿐만 아니라 질화막과 같은 다른 물질을 사용해도 무방하다.Referring to FIG. 3, an oxide film of a predetermined thickness is entirely deposited on the entire structure and front-side etched to form spacers 6 on both side walls of the second nitride film 5. At this time, the spacer 6 may be formed of other materials such as a nitride film as well as an oxide film.
제4도를 참조하면, 상기 제3도의 상태에서 스페이서(6)를 식각장벽으로하여 상기 제2실리콘 질화막(5) 하부의 폴리실리콘(4), 제1실리콘 질화막(3) 및 패드 산화막(2)를 차례로 식각한다. 이때, 상기 단계에서 제2실리콘 질화막(5)도 소정두께 식각이 함께 이뤄지게 되며, 또한 실리콘 기판(1)도 일정깊이 만큼 식각을 한다.4, in the state of FIG. 3, the polysilicon 4, the first silicon nitride film 3 and the pad oxide film 2 under the second silicon nitride film 5 with the spacers 6 as an etching barrier ) Are etched successively. In this case, the second silicon nitride film 5 is also etched to a predetermined thickness, and the silicon substrate 1 is also etched to a certain depth.
제5도는 상기 제4도의 상태에서 소자분리 산화막(7)을 성장시킨후의 단면도이다.FIG. 5 is a cross-sectional view after the device isolation oxide film 7 is grown in the state of FIG.
상기 소자분리 산화막(7)성장단계에서는 폴리실리콘(4)도 같이 산화가 이루어져 부피 팽창이 이루어지며, 상기 폴리실리콘(4)의 부피 팽창은 그 하부의 실리콘 기판(1) 표면이 산화될 때 새부리 모양의 산화가 억제되도록 하는 압축응력을 발생하게 된다.The polysilicon 4 is also oxidized and expanded in volume in the step of growing the device isolation oxide film 7, and the volume expansion of the polysilicon 4 is prevented from occurring when the surface of the silicon substrate 1 under the polysilicon 4 is oxidized, A compressive stress is generated so that oxidation of the shape is suppressed.
즉, 상기 발생된 압축응력은 소자 분리막(7)의 새부리 모양의 산화가 적게 되도록 하는 작용을 하게 한다. 한편, 상기 폴리실리콘(4)은 상기 제2실리콘 질화막(5)의 압축응력을 어느정도 흡수하여 실리콘기판(1)에 전달되는 응력을 감소 시키는 완충 역할도 한다.That is, the generated compressive stress acts to reduce the oxidation of the bird's beak of the element isolation film 7. On the other hand, the polysilicon 4 also absorbs the compressive stress of the second silicon nitride film 5 and serves as a buffer for reducing the stress transmitted to the silicon substrate 1.
제6도는 상기 제5도의 상태에서 소자분리 산화막(7)이외의 모든 층을 제거한 상태의 단면도이다.FIG. 6 is a cross-sectional view showing a state in which all layers other than the element isolation oxide film 7 are removed in the state of FIG.
상기도면을 참조하면, 소자분리 산화막(7)이 실리콘 기판(1) 표면상부로 높이 형성되지 않을 뿐만 아니라, 새부리 모양의 산화막도 길게 형성되지 않고, 소자분리 산화막(7)의 끝부분과 실리콘(1) 표면과의 단차도 발생하지 않는다.The device isolation oxide film 7 is not formed at a height above the surface of the silicon substrate 1 and the edge portion of the device isolation oxide film 7 and the silicon 1) There is no step with the surface.
한편, 상기에서 패드 산화막(2)은 실리콘 기판(1)을 산화시켜 형성하거나 또는 질소성분이 함유된 패드 산화막(2)을 사용할 수도 있다. 따라서 상기와 같은 본 발명의 방법은 복잡한 공정을 단순화할 수 있으며, 새부리 모양의 산화막이 짧아지고 실리콘 표면에 스트레스를 유발 시키지 않으면서 소자분리 산화막과 실리콘 표면과의 단차를 거의 없는 상태로 형성할 수 있어 고집적 반도체 디바이스에서 유용하게 사용될 수 있다.Meanwhile, the pad oxide film 2 may be formed by oxidizing the silicon substrate 1 or may be a pad oxide film 2 containing nitrogen. Therefore, the method of the present invention as described above can simplify a complicated process, and it is possible to form a stepped shape between the element isolating oxide film and the silicon surface without causing stress on the silicon surface, Which can be usefully used in highly integrated semiconductor devices.
이상 상술한 바와 같은 본 발명에 따른 반도체 소자의 소자분리 산화막 형성방법은 실리콘 기판 상부에 패드 산화막, 제1실리콘 질화막, 폴리실리콘, 제2실리콘 질화막을 차례로 증착한 후, 소자 분리막으로 예정된 부위의 상부층을 식각하여 실리콘 기판 상부면을 노출시킨 다음 소자분리 산화막을 성장시키되, 상기 소자분리 산화막성장시 폴리실리콘의 부피팽창에 의한 압축응력이 하부의 소자분리산화막의 새부리 형상의 산화가 억제되도록 하여 소자분리 산화막과 실리콘 표면과의 경계부분에서의 산화막이 실리콘 표면보다 낮게 형성되지 않게되는 즉, 단차형성이 되지 않음으로써 양질의 게이트 산화막을 형성할 수 있고, 또한 실리콘 표면에 스트레스가 완화되어 실리콘 기판의 누설 전류도 방지할 수 있다.As described above, the method for forming a device isolation oxide film of a semiconductor device according to the present invention includes depositing a pad oxide film, a first silicon nitride film, a polysilicon film, and a second silicon nitride film on a silicon substrate in this order, The device isolation oxide film is grown to expose the upper surface of the silicon substrate, and the compressive stress due to the volume expansion of the polysilicon upon growth of the device isolation oxide film suppresses the oxidation of the shape of the lower device isolation oxide film, It is possible to form a gate oxide film of good quality because the oxide film at the boundary portion between the oxide film and the silicon surface is not formed to be lower than the silicon surface, that is, no step formation is formed, and stress on the silicon surface is relaxed, Current can also be prevented.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023802A KR100203902B1 (en) | 1996-06-26 | 1996-06-26 | Method for forming an element isolation oxide film in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023802A KR100203902B1 (en) | 1996-06-26 | 1996-06-26 | Method for forming an element isolation oxide film in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006048A KR980006048A (en) | 1998-03-30 |
| KR100203902B1 true KR100203902B1 (en) | 1999-06-15 |
Family
ID=19463467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023802A KR100203902B1 (en) | 1996-06-26 | 1996-06-26 | Method for forming an element isolation oxide film in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203902B1 (en) |
-
1996
- 1996-06-26 KR KR1019960023802A patent/KR100203902B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006048A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731221A (en) | Isolation method in a semiconductor device | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| GB2198882A (en) | A method of semiconductor device isolation by lateral separation | |
| KR100203902B1 (en) | Method for forming an element isolation oxide film in a semiconductor device | |
| KR100186514B1 (en) | Isolation method of semiconductor device | |
| US7189622B2 (en) | Method for fabricating semiconductor device | |
| JPH06326091A (en) | Formation method for field oxide film in semiconductor element | |
| KR100400329B1 (en) | Method for forming isolation oxide layer of semiconductor device | |
| KR100198620B1 (en) | Manufacturing method of isolation film using trench | |
| US7199012B2 (en) | Method of forming a trench in a semiconductor device | |
| KR0186082B1 (en) | Isolation method of semiconductor device | |
| US5930649A (en) | Method of forming device isolating layer of semiconductor device | |
| JPS58190040A (en) | Preparation of semiconductor device | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR0166835B1 (en) | Method for forming isolation on a semiconductor device | |
| KR0167260B1 (en) | Manufacture of semiconductor device | |
| KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR950005043B1 (en) | Manufacturing method of locos | |
| KR930008849B1 (en) | Isolating film forming method of semiconductor device | |
| JP3042804B2 (en) | Element isolation method and semiconductor device | |
| KR100232883B1 (en) | Method of forming an element isolation oxide film in a semiconductor device | |
| KR100253268B1 (en) | Semiconductor element isolation method | |
| KR100203911B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |