KR100232883B1 - Method of forming an element isolation oxide film in a semiconductor device - Google Patents
Method of forming an element isolation oxide film in a semiconductor device Download PDFInfo
- Publication number
- KR100232883B1 KR100232883B1 KR1019920018269A KR920018269A KR100232883B1 KR 100232883 B1 KR100232883 B1 KR 100232883B1 KR 1019920018269 A KR1019920018269 A KR 1019920018269A KR 920018269 A KR920018269 A KR 920018269A KR 100232883 B1 KR100232883 B1 KR 100232883B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- device isolation
- forming
- groove
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
본 발명은 고집적 반도체 소자의 소자격리 산화막 형성방법에 관한 것으로, 종래의 LOCOS, SWAMI, 트렌치 격리방법의 문제점을 해결하기 위하여 실리콘 기판의 일정부분에 홈을 형성하고, 홈 측벽에 산화막 스페이서를 형성하고, 산화공정으로 소자격리 산화막을 형성하는 방법에 관한 것이다.The present invention relates to a device isolation oxide film formation method of a highly integrated semiconductor device, in order to solve the problems of the conventional LOCOS, SWAMI, trench isolation method, grooves are formed in a predetermined portion of the silicon substrate, and oxide spacers are formed on the groove sidewalls. And a method of forming an element isolation oxide film by an oxidation process.
Description
제1도 내지 제8도는 본 발명에 의해 소자격리 산화막 형성단계를 도시한 단면도이다.1 to 8 are cross-sectional views showing a device isolation oxide film forming step according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 패드 산화막1 silicon substrate 2 pad oxide film
3 : 질화막 4a : 감광막 패턴3: nitride film 4a: photosensitive film pattern
5 : 채널 스톱영역 6 : 제1산화막5: channel stop region 6: first oxide film
7 : 산화막 스페이서 8 : 제2산화막7 oxide film spacer 8 second oxide film
9 : 제3산화막 10 : 소자격리 산화막9: third oxide film 10: device isolation oxide film
20 : 홈20: home
본 발명은 고집적 반도체 소자의 소자와 소자를 격리하는 소자격리 산화막 형성방법에 관한 것으로, 특히, 산화막 스페이서를 이용하여 트렌치에 채워진 형태의 소자격리 산화막을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation oxide film formation method for isolating a device and a device of a highly integrated semiconductor device, and more particularly, to a method for forming a device isolation oxide film having a trench filled with an oxide spacer.
종래기술의 소자격리 산화막 형성방법은 LOCOS(Locally Oxidized Silicon Isolation), SWAMI(Side Wall Masked Isolation), 트렌치 격리(Trench Isolation) 방법등이 있는데 이미 잘 알려진 기술이다.Conventional device isolation oxide film formation methods include LOCOS (Locally Oxidized Silicon Isolation), SWAMI (Side Wall Masked Isolation), trench isolation (Trench Isolation) method and the like are well known techniques.
그러나, 상기 LOCOS방법은 소자격리 산화막을 형성한후 실리콘 표면이 평탄하지 않아 후공정에서 문제가 야기되는데, 포토공정 및 식각공정에서 단차(높,낮이)가 심하게 발생하여 후속층에서 브리지(Bridge) 발생 가능성이 높다. 또한, 소자격리 산화막의 가장자리가 실제소자로 사용될 액티브 영역까지 차고들어가 액티브 영역이 감소된다. 또한, 소자격리 산화막을 성장시킬때 H2O와 질화막(Si3N4)이 반응하여 여기서 발생되는 NH3(암모니아)로 말미암아 질화막 주변에 산화질화막(OxyNitride)이 형성되어 후공정에서 형성되는 산화막의 질을 저하시키는 요인이 된다.However, the LOCOS method causes a problem in the subsequent process because the silicon surface is not flat after forming the device isolation oxide film, and the step (height, low) occurs severely in the photo process and the etching process, resulting in a bridge in the subsequent layer. ) Is more likely to occur. In addition, the edge of the element isolation oxide film fills up to the active region to be used as the actual element, thereby reducing the active region. In addition, when the device isolation oxide is grown, H 2 O and a nitride film (Si 3 N 4 ) react to form an oxynitride film (OxyNitride) around the nitride film due to NH 3 (ammonia) generated here. It is a factor that degrades quality.
한편, 상기 SWAMI방법은 공정이 복잡하고 여러번의 식각공정을 거치므로 디자인 크기와 오차가 발생되고 프로세스 제어가 용이하지 않은 문제점이 있다. 또한, 상기 트렌치 격리 방법 역시 공정이 너무 복잡하고, 기존의 장비와 조화가 어렵다.On the other hand, the SWAMI method has a problem in that the size and error of the design and the process control is not easy because the process is complicated and undergoes several etching processes. In addition, the trench isolation method is too complicated to match the existing equipment.
따라서, 본 발명은 상기한 LOCOS, SWAMI, 트렌치 격리방법들의 문제점을 해결할 수 있는 소자격리 산화막 형성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a device isolation oxide film formation method capable of solving the problems of the LOCOS, SWAMI, and trench isolation methods.
반도체 소자에서 사용되는 소자격리 기술(Isolation Technology)은 고집적 및 높은 효과를 얻기 위해 다음과 같은 조건들이 만족해야 한다.Isolation Technology used in semiconductor devices must meet the following conditions in order to achieve high integration and high effect.
첫째, 소자분리 산화막 형성공정에서 발생할 수 있는 결함이 없어져야 한다.First, defects that may occur in the device isolation oxide film forming process should be eliminated.
둘째, 소자로 사용될 액티브 영역으로 소작격리 산화막이 차고들어가는 버즈 빅(Bird′s Beak)이 줄어야 한다.Second, the Bird's Beak, which is a small isolation oxide, needs to be reduced to the active region to be used as the device.
셋째, 소자 내부의 누설 전류가 줄어야 한다.Third, the leakage current inside the device should be reduced.
넷째, 소자분리 산화막을 형성한 후 실리콘 표면이 평탄해야 한다.Fourth, the silicon surface should be flat after forming the isolation oxide film.
다섯째, 부가적 마스크 스탭이 요구되지 않아야 한다.Fifth, no additional mask staff should be required.
여섯째, 현재 공정기술과의 조화가 용이해야 한다.Sixth, harmonization with current process technology should be easy.
상기한 여섯가지 조건을 본 발명은 만족시킬 수 있도록 하는데 특징이 있다.The above six conditions are characterized in that the present invention can be satisfied.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제1도 내지 제8도는 본 발명에 의해 소자격리 산화막 형성단계를 도시한 단면도이다.1 to 8 are cross-sectional views showing a device isolation oxide film forming step according to the present invention.
제1도는 실리콘 기판(1)의 표면에 패드 산화막(2)을 100-250Å 두께로 형성하고, 그 상부에 1000-2000Å 두께의 질화막(3)을 형성하고, 그 상부에 감광막(4)을 도포한 다음, 리소그라피 기술로 예정된 부분의 감광막(4)을 제거하여 감광막 패턴(4a)을 형성하고, 감광막 패턴(4a)을 마스크로 사용하여 노출된 질화막(3)과 그 하부의 패드 산화막(2)을 제거한 상태의 단면도이다.FIG. 1 shows that a pad oxide film 2 is formed on the surface of the silicon substrate 1 to a thickness of 100-250 mm 3, a nitride film 3 1000-2000 mm thick is formed thereon, and a photosensitive film 4 is applied thereon. Then, the photoresist film 4 of the predetermined portion is removed by lithography to form a photoresist pattern 4a, and the exposed nitride film 3 and the pad oxide film 2 below using the photoresist pattern 4a as a mask. Is a cross-sectional view of the state removed.
제2도는 후공정에서 필드산화막을 형성할때 필드산화막의 표면이 실리콘기판(1)의 표면과 비슷한 높이를 가지도록 하기 위하여 노출된 실리콘 기판(1)을 식각하여 홈(20)을 형성하고, 채널스톱 임플란트 불순물을 홈(20) 저부에 주입하여 채널스톱영역(5)을 형성한 상태의 단면도이다. 여기서 주지할 점은 후에 형성할 필드산화막의 두께를 고려하여 상기 홈의 깊이를 설정하는데 예를들어 홈의 깊이는 예정된 필드산화막 두께의 절반 정도이다.2 shows etching the exposed silicon substrate 1 to form a groove 20 so that the surface of the field oxide film has a height similar to that of the silicon substrate 1 when the field oxide film is formed in a later process. A cross-sectional view showing a channel stop region 5 formed by implanting channel stop implant impurities into the bottom of the groove 20. Note that the depth of the groove is set in consideration of the thickness of the field oxide film to be formed later. For example, the depth of the groove is about half of the predetermined thickness of the field oxide film.
제3도는 상기 감광막 패턴(4a)을 제거한 다음, 전체 구조 상부에 제1산화막(6)을 예를들어 CVD 산화막으로 2500-4000Å정도 증착한 상태의 단면도이다. 여기서 주지할 점은 제1산화막(6)을 직접 증착하지 않고 폴리실리콘층을 예를들어 1500-2500Å으로 증착한 다음, 산화공정으로 폴리실리콘층을 산화시켜 산화막을 형성할 수도 있다.3 is a cross-sectional view of removing the photosensitive film pattern 4a and depositing about 1,500-4000 kV of the first oxide film 6, for example, with a CVD oxide film over the entire structure. It should be noted that the polysilicon layer may be deposited, for example, 1500-2500 Pa, without directly depositing the first oxide film 6, and then the polysilicon layer may be oxidized to form an oxide film by an oxidation process.
제4도는 상기 제1산화막(6)을 비등방성 식각하여 홈(20) 측벽에 산화막 스페이서(7)을 형성한 상태의 단면도이다.4 is a cross-sectional view of the oxide film spacer 7 formed on the sidewall of the groove 20 by anisotropically etching the first oxide film 6.
제5도는 공지의 산화 공정으로 노출된 홈(20) 저부와 산화막 스페이서(7) 내측의 실리콘기판(1)이 산화되어 산화막 스페이서(7)와 일체화된 제2산화막(8)을 형성한 상태의 단면도이다.5 shows a state in which the bottom of the groove 20 exposed by a known oxidation process and the silicon substrate 1 inside the oxide film spacer 7 are oxidized to form a second oxide film 8 integrated with the oxide film spacer 7. It is a cross section.
제6도는 질화막(3)을 제거한 상태의 단면도로서, 하부의 패드 산화막(2)도 제거된다.6 is a cross-sectional view of the nitride film 3 being removed, and the lower pad oxide film 2 is also removed.
제7도는 상기 제2산화막(8)의 요홈을 채우기 위해 제3산화막(9)을 증착한 상태의 단면도이다.FIG. 7 is a cross-sectional view of a state in which the third oxide film 9 is deposited to fill the recesses of the second oxide film 8.
제8도는 상기 제3산화막(9)을 에치백하여 상기 제2산화막(8)의 요홈에만 남겨서 소자격리 산화막(10)을 형성한 상태의 단면도로서, 실리콘기판(1)의 표면이 손상되지 않도록 하기 위하여 제3산화막(9)의 일정두께를 남게 한 것이다.FIG. 8 is a cross-sectional view of a device isolation oxide film 10 formed by etching back the third oxide film 9 and leaving only the recesses of the second oxide film 8 so that the surface of the silicon substrate 1 is not damaged. In order to maintain the thickness of the third oxide film (9).
종래의 LOCOS에 의한 소자분리 산화막 형성공정은 주로 습식 산화로 진행하기 때문에 H2O와 질화막간의 반응에 의하여 암모니아가 발생되기 쉬워 질화막 주변에 산화 질화막의 발생가능성이 항상 내재되어 있으나 본 발명에 의하면 질화막 측벽에 산화막 스페이서가 존재함으로써 질화막 주변에 NH3발생 가능성이 없으며 그로 인하여 산화질화막이 발생되지 않아 액티브영역에서의 게이트 산화막의 질을 높일 수 있다.Since the process of forming a device isolation oxide film by LOCOS is mainly performed by wet oxidation, ammonia is easily generated due to the reaction between H 2 O and the nitride film, and the possibility of the occurrence of an oxynitride film around the nitride film is always inherent. The presence of the oxide spacer on the sidewalls prevents the generation of NH 3 around the nitride film, and as a result, no oxynitride film is generated, thereby improving the quality of the gate oxide film in the active region.
종래의 LOCOS에 의한 소자분리 산화막의 버즈 빅은 0.35㎛정도이나 본발명에서는 산화막 스페이서를 이용하여 소자분리 산화막을 형성하므로 즉, 산화막 스페이서가 질화막 측면에 존재하기 때문에 질화막 아래로 부터 실리콘이 빠져나오는 경로를 충분히 길게 해주어 질화막 아래에서 생기는 소자분리산화막의 버즈빅을 줄일 수 있다. 그로 인하여 액티브 영역을 확장시킬 수가 있어서 고집적도를 향상시킬 수 있다.Buzz big of the device isolation oxide film by the conventional LOCOS is about 0.35㎛, but in the present invention, since the device isolation oxide film is formed by using the oxide spacer, that is, the path from which silicon escapes from under the nitride film because the oxide spacer is present on the side of the nitride film. By long enough to reduce the buzz of the device isolation oxide film formed under the nitride film. As a result, the active area can be expanded, thereby improving high integration.
또한, 본 발명의 소자격리산화막의 표면은 거의 실리콘기판 표면과 평탄한 표면을 가짐으로써 후속공정에서 전도체의 브릿지 가능성이 줄어들게 되고 후속의 식각 및 포토공정이 용이해져서 공정의 안정화에도 도움이 된다.In addition, since the surface of the device isolation oxide film of the present invention has a substantially silicon substrate surface and a flat surface, the possibility of bridging of a conductor in a subsequent process is reduced, and subsequent etching and photo processes are facilitated, thereby helping to stabilize the process.
게다가, 기존의 공정기술에서 크게 벗어나지 않기 때문에 쉽게 생산라인에 적용될 수가 있다.In addition, it can be easily applied to the production line because it does not deviate significantly from the existing process technology.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018269A KR100232883B1 (en) | 1992-10-06 | 1992-10-06 | Method of forming an element isolation oxide film in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018269A KR100232883B1 (en) | 1992-10-06 | 1992-10-06 | Method of forming an element isolation oxide film in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010267A KR940010267A (en) | 1994-05-24 |
| KR100232883B1 true KR100232883B1 (en) | 1999-12-01 |
Family
ID=19340646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920018269A KR100232883B1 (en) | 1992-10-06 | 1992-10-06 | Method of forming an element isolation oxide film in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100232883B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036137A (en) * | 1996-11-16 | 1998-08-05 | 문정환 | Separator Formation Method |
-
1992
- 1992-10-06 KR KR1019920018269A patent/KR100232883B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010267A (en) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897364A (en) | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer | |
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| KR930011458B1 (en) | Field oxide forming method of semiconductor | |
| JPH04346229A (en) | Method of separating element of semiconductor device | |
| KR100218872B1 (en) | Method for manufacturing a semiconductor device | |
| KR0148296B1 (en) | Isolation method for semiconductor device | |
| KR100232883B1 (en) | Method of forming an element isolation oxide film in a semiconductor device | |
| KR0151267B1 (en) | Manufacturing method of semiconductor | |
| KR20000042870A (en) | Forming method of trench of semiconductor device | |
| US6258694B1 (en) | Fabrication method of a device isolation structure | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100253268B1 (en) | Semiconductor element isolation method | |
| KR19980084107A (en) | Device isolation method of semiconductor device | |
| KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100196422B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| KR100361763B1 (en) | Method for manufacturing isolation layer of semiconductor device | |
| KR20000019068A (en) | Method for isolating semiconductor devices | |
| KR20040058798A (en) | Method for forming device isolation film of semiconductor device | |
| KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices | |
| JPH05243215A (en) | Method for manufacturing improved polysilicon buffer type locos constitution structure | |
| KR940011745B1 (en) | Semiconductor device isolation method | |
| KR100328707B1 (en) | A method of semiconductor device isolation | |
| KR0154140B1 (en) | Manufacture of semiconductor device | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |