KR100202343B1 - 셰이딩 보정 장치 - Google Patents

셰이딩 보정 장치 Download PDF

Info

Publication number
KR100202343B1
KR100202343B1 KR1019910003893A KR910003893A KR100202343B1 KR 100202343 B1 KR100202343 B1 KR 100202343B1 KR 1019910003893 A KR1019910003893 A KR 1019910003893A KR 910003893 A KR910003893 A KR 910003893A KR 100202343 B1 KR100202343 B1 KR 100202343B1
Authority
KR
South Korea
Prior art keywords
signal
imaging
shading correction
shading
data
Prior art date
Application number
KR1019910003893A
Other languages
English (en)
Other versions
KR910017895A (ko
Inventor
다까시 아사이다
후미히꼬 스도
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2059968A external-priority patent/JP2754842B2/ja
Priority claimed from JP2059970A external-priority patent/JP2805101B2/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR910017895A publication Critical patent/KR910017895A/ko
Application granted granted Critical
Publication of KR100202343B1 publication Critical patent/KR100202343B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Picture Signal Circuits (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

셰이딩 보정 장치는 픽셀 어레이를 갖는 이메징 장치의 출력 신호에서 셰이딩 신호 성분을 제거한다. 상기 장치는 출력 신호를 디지트화하는 A/D 변환기와, 블랙 셰이딩 보정 또는 화이트 셰이딩 보정이 행해져야 하는 가에 따라 이메징 장치의 노출이 제로 레벨 또는 일정하게 조사된 레벨이 되도록 제어되는 동안 디지트화된 신호의 레벨 데이타를 기억하는 메모리를 포함한다. 셰이딩 보정 신호 형성 수단은 메모리에서 판독된 데이타로부터 셰이딩 보정 신호를 발생한다. 셰이딩 보정 신호는 셰이딩 신호 성분을 출력 신호에서 제거하기위해 보정 신호에 따라 정규 이메징 동작동안 이메징 장치에 의해 발생된 출력 신호를 처리하는 보정 회로에 인가된다.

Description

셰이딩 보정 장치
제1도는 본 발명의 제1실시예에 따른 셰이딩 보정 장치의 구성을 도시한 블록선도.
제2도는 이메징 출력 신호를 제1도의 셰이딩 보정 장치에 공급하는 고상 이메징 장치의 필셀 어레이 장치 및 수평 및 수직 방향의 전형적인 셰이딩 특성을 나타낸 도시도.
제3도는 제1도의 셰이딩 보정장치의 메모리에 기억된 블랙 셰이딩 보정 데이타 및 화이트 셰이딩 보정 데이타의 데이타 스트림을 나타낸 도시도.
제4도는 제1도의 셰이딩 보정 장치의 셰이딩 보정 신호 형성부의 데이타 처리 회로에 대한 상세한 블록 구성선도.
제5도는 제1도의 셰이딩 보정장치의 시스템 제어기로 실행된 제어 순차를 도시한 플로우챠트.
제6도는 제1도의 장치의 셰이딩 보정 신호 형성부에 의해 형성된 셰이딩 보정 신호를 도시한 파형선도.
제7도는 본 발명의 제2실시예에 따른 셰이딩 보정장치의 블록 구성선도.
제8도는 제7도의 셰이딩 보정장치에 이메징 출력 신호를 공급하는 고상 이메징 장치의 필셀 어레이와 수평 및 수직 방향의 셰이딩 특성도.
제9도는 제7도의 셰이딩 보정 장치에서 사용될 수 있는 디지탈 회로 구성의 실시예인 톱니파 신호 발생 회로의 블록선도.
제10도는 제9도에서 도시된 톱니파 신호 발생 회로의 동작을 설명하는데 유용한 출력 특성을 나타낸 그래프.
제11도는 제7도의 셰이딩 보정 장치에서 사용될 수 있는 디지탈 회로 구성의 실시예인 포물선 신호 발생 회로의 블록선도.
제12도는 제11도에서 도시된 포물선 신호 발생 회로의 동작을 설명하는데 유용한 출력 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
16 : 데이타 선택기 28 : 아이리스 구동기
34 : 버퍼 107 : 시스템 제어기
본 발명은 예를들어 매트릭스 구성의 어레이에 배열될수 있는 다수의 픽셀을 갖는 촬상 장치의 출력 신호에서 셰이딩(shading) 신호 성분을 제거시키기 위한 셰이딩 보정장치에 관한 것이다.
비디오 카메라와 같은 촬상 장치 (또한 이후에서는 이메징 장치 로 참조됨)로부터 얻어진 출력 신호 (또한 이후부터는 이메징 출력 신호 로서 참조됨)는 이메징 장치의 감도 또는 암전류 현상에서의 파동 즉 스크린의 광범위에 걸쳐 휘도의 왜곡과 같은 여러 원인에 의해 발생하는 셰이딩을 받는 것으로 알려져 있다. 예를들어, 전하 결합 이메징 장치(CCD 이메징 장치)와 같은 고상 이메징 장치에 있어서는, 매트릭스 구성으로 배열된 감지기의 픽셀로부터 나온 신호 전하가 수직방향으로 전송된 후 수평 전송 레지스터에 의해 판독되어 한 수평 라인이한 수평 주사 기간동안 판독되며, 장치의 픽셀 전체(그러므로 필드 또는 프레임의 픽셀 전체)에 대한 신호 전하가 한 수직 주사 기간동안 판독되어 이메징 출력 신호를 생성하는 것에 따라 프레임 전하 전송, 라인간 전하 전송 또는 프레임 라인간 전하 전송형 이메징 감지기 등의 여러종류의 이메징 감지기를 사용하는 것이 제안 되어졌다. 이와 같이, 신호 전하가 수평 전송 레지스터에 전송되는 동안의 시간에 비례하는 암전류가 신호 전하에 부가되어 각각의 수직 주사기간 동안은 휘도에서 톱니모양의 변화를 즉 수직 방향으로 셰이딩을 일으킨다. 반면에, 수평 전송 레지스터의 암전류는 각각의 수평 주사기간동안은 휘도에서 톱니모양의 변화를 즉 수평 방향으로 셰이딩을 일으킨다.
일반적으로, 상술된 셰이딩은, 출력이 스크린의 주변 영역에서 낮아지는 것에 따라 화이트 (변조) 셰이딩과, 블랙 레벨이 스크린 전체를 통해 균일하지 않은 것에 따라 블랙(겹침) 셰이딩으로 분류될 수 있다. 셰이딩 보정 처리는 종래에는 화이트 셰이딩에는 멀티플라이어를 블랙의 셰이딩에는 가산기를 사용하여 셰이딩 보정 신호를이메징 출력 신호와 아나로그 방식으로 혼합함으로써 실행하였다. 셰이딩 보정 신호는 수평 및 수직 방향으로 톱니파형 및 포물선형 신호를 발생하여 이들 신호를 결합시킴으로써 형성될 수 있다.
종래의 셰이딩 보정 회로에서, 톱니파 신호 발생기 및 포물선형 신호 발생기의 출력 레벨은 볼륨 노브(volume knob)와 같은 레벨 제어 수단에 의해 수동으로 조정될 수 있다. 이와같이, 신호 발생기의 출력 레벨은 파형 모니터를 계속 참조하면서 최적의 셰이딩 보정 처리를 달성하기 위해 수동으로 조정된다. 1988년 3월 15일자로 야마나까씨에게 혀여된 미국 특허 제 4,731,652호에서는 수평 톱니파 및 포물선 파형 발생기와 수직 톱니파 및 포물선 파형 발생기의 출력 신호 레벨이 가변 저항을 구비한 이득 제어 회로에 의해 수동으로 조정가능한 장치에 대해 기술하고 있다.
대상 영상이, 예를들어, 적생, 녹색, 청색 성분인 색 성분으로 분리되고, 3색 성분의 영상이 3개 각각의 이메징 장치에 의해 분리되어 형성되어지는 3색 CCD 이메징 시스템을 사용한다면, 이메징 장치 각각에 대해 셰이딩 보정을 행해야 한다.
종래 셰이딩 보정 회로에서 셰이딩 보정은 파형 모니터를 계속 참조하면서 톱니파 및 포물선 신호 발생기의 출력 레벨을 수동으로 조정함으로써 달성되기 때문에, 정확한 조정을 달성하기 위해서는 숙련된 오퍼레이터에 의해 시간이 걸리는 조정 동작이 필요로 된다는 문제가 발생한다. 이러한 문제는 단일 출력 이메징 장치의 경우에 있어서는 보다 심각하다. 또한 이러한 문제는 3개의 영상 장치 각각에 대해 행해져야 하는 셰이딩 보정이 보다 힘들고 시간이 많이 소비된다는 점에서 3색 CCD 이메징 시스템의 경우에 있어서는 훨씬 더 심각하다.
본 발명의 제1목적은 (예를들어 매트릭스 구성으로 배열됨) 다수의 픽셀을 갖는 하나 이상의 이메징 장치의 이메징 출력 신호에서 셰이딩 신호 성분을 (전체적으로 또는 부분적으로) 제거시켜, 만족스러운 셰이딩 보정을 신속하고 신뢰성 있게 달성할 수 있는 셰이딩 보정 장치를 제공하는데 있다.
상기 제1목적을 달성하기 위한 제1실시예의 한 양상에 의하면, 본 발명은 셰이딩 보정시에 사용하기 위한 셰이딩 보정 데이타가 이메징 장치로부터 얻어진 이메징 출력 신호로 형성되고 메모리 수단에 기억되며, 셰이딩 보정 데이타가 실제 이메징 동안 메모리 수단으로부터 판독되고 이메징 장치의 이메징 출력 신호의 셰이딩 보정이 기억된 셰이딩 보정 데이타에 의거하여 보정 신호 형성 수단으로 형성된 셰이딩 보정 신호의 도움으로 보정 수단에 의해 자동적으로 수행되어지는 셰이딩 보정 장치를 제공한다.
제1실시예의 다른 양상에 의하면, 본 발명은 매트릭스 구성으로 다수의 픽셀 어레이를 각각 갖는 다수의 이메징 장치의 이메징 출력 신호에서 셰이딩 신호 성분을 (부분적으로 또는 전체적으로) 제거시키는 셰이딩 보정 장치를 제공하며, 여기서 소정수의 픽셀에 대응하는 이메징 출력 신호부의 레벨 데이타는 기억 수단내에 셰이딩 보정 데이타로서 기억되며, 이메징 장치의 이메징 출력 신호는 노광 제어 수단에 의해 노광 제어하에서 발생되어지며 아나로그/디지탈 변환기에 의해 디지트화되며, 셰이딩 보정 신호는 기억 수단으로부터 판독된 셰이딩 보정 데이타에 근거하여 셰이딩 보정 신호 형성 수단으로 형성되며, 이메징 장치의 이메징 출력 신호는 보정 신호 형성 수단에 의해 공급된 셰이딩 보정 신호에 따라 실제 이메징동안 셰이딩 보정 수단으로 자동적으로 처리된다.
제1실시예의 또다른 양상에 의하면, 본 발명은 매트릭스 구성으로 배열된 다수의 픽셀을 각각 갖는 이메징 장치의 이메징 출력 신호의 셰이딩 신호 성분을 제거시키는 셰이딩 장치를 제공하며, 상기 장치는 이메징 장치는 이메징 장치의 노광 제어 수단과, 이메징 장치의 이메징 출력 신호를 디지트화하는 아나로그-디지탈 변환기와, 소정수의 픽셀의 이메지 출력 신호의 레벨 데이타를 셰이딩 보정 데이타로서 기억하는 기억 수단과, 셰이딩 보정 신호를 기억 수단으로부터 출력된 셰이딩 보정 데이타에 따라 형성하는 셰이딩 보정 신호 형성 (발생) 수단과, 이베징 장치의 이메징 출력 신호를 이메징 동안 보정 신호 형성 수단에 의해 형성된 셰이딩 보정 신호에 따라 셰이딩 보정 처리를 받는 보정 수단을 구비하며, 상기 이메징 장치의 이메징 출력 신호는 노광 제어 수단에 의해 노광 제어하에서 발생되어 아나로그-디지탈 변환기로 디지트화된다. 아나로그-디지탈 변환기의 출력 신호는 이와 같이 셰이딩 보정된 이메징 출력 신호로서 다운스트림 신호 처리 회로에 유용된다.
기억된 셰이딩 보정 데이타는 이메징 장치의 이메징 표면상에 광이 입사되지 않는 상황하에서 이메징 장치에 의해 발생된 이메징 출력 신호로부터 파생될 수 있으므로, 기억 수단 으로부터 판독된 셰이딩 보정 데이타에 따라 보정 신호 형성 수단으로 블랙 셰이딩 보정 신호가 형성된다. 다음에 보정 수단은 이메징 장치의 이메징 출력 신호에서 블랙 셰이딩 보정 신호를 감산함으로써 이메징 출력 신호가 블랙 셰이딩 보정을 받도록 할 수 있다.
부가적으로 또는 대체적으로, 기억된 셰이딩 보정 데이타는 이메징 장치의 이메징 표면 전체에 동일한 양 또는 강도의 광이 입사되는 이메징 장치에 의해 발생된 이메징 출력 신호로부터 파생될 수 있으므로, 기억 수단으로부터 판독된 셰이딩 보정 데이타에 따라 보정 신호 형성 수단으로 화이트 셰이딩 보정 신호가 형성된다. 다음에 보정 수단은 화이트 셰이딩 보정 신호에 의해 이메징 장치의 이메징 출력 신호를 분할함으로써 이메징 출력 신호가 화이트 셰이딩 보정을 받도록 할 수 있다
기억 수단은 랜덤 억세스 메모리와 전기적으로 삭제 가능한 프로그래머블 판독 전용 메모리를 구비할 수 있으며, 아나로그-디지탈 변환기의 출력 신호는 출력 데이타의 수가 이메징 표면 각각의 가장자리(주변)에서 보다 중간부에서 더 작아지도록 저감된 데이타의 양으로 프로그래머블 판독 전용 메모리에 기억될 수 있다. 랜덤 억세스 메모리는 셰이딩 보정 데이타를 형성하거나 이 셰이딩 보정 데이타에 따라 셰이딩은 보정하는데 사용될 수 있는 반면에, 전기적으로 삭제가능한 프로그램머블 판독 전용 메모리는 셰이딩 보정 데이타의 장기간 기억하는데 사용될 수 있다.
본 발명의 제2목적은 톱니파 신호 발생 수단에 의해 발생된 톱니파 신호와 포물선 신호 발생 수단에 의해 발생된 포물선 신호에 의해 이메징 장치로부터 나온 이메징 출력 신호의 셰이딩 보정을 행하여 최적의 셰이딩 보정 처리가 신속하게 신뢰성있게 실현될 수 잇는 셰이딩 보정 장치를 제공하는데 있다.
본 발명의 제3목적은 셰이딩 보정을 행하는데 필요한 신호 레벨을 갖는 톱니파 및 포물선 신호가 이메징 장치로부터 얻어진 이메징 출력 신호에 따라 자동으로 형성되어 만족스러운 셰이딩 보정 동작이 자동으로 실행될 수 있는 셰이딩 보정 신호를 제공하는데 있다.
상기 제1 및 제2목적을 달성하기 위한 제2실시예의 한 양상에 의하면, 본 발명은, 이메징 장치로부터 나온 이메징 출력 신호는 톱니파 신호 발생 수단으로부터 나온 톱니파 신호 및 포물선 신호 발생 수단으로부터 나온 포물선 신호에 의해 셰이딩 보정 처리되고, 이메징 장치 상에 광이 입사되지 않거나 또는 이메징 장치의 이메징 표면의 전체에 균일한 강도의 광이 입사됨으로써 발생된 이메징 장치의 픽셀의 이메징 출력 신호의 레벨 데이타는 제1 및 제2데이타 스트림을 발생하도록 수직 및 수평방향으로 소정 구간으로 샘플되며, 셰이딩 보정 처리시에 사용된 톱니파 신호 및 포물선 신호의 계수는 제1 및 제2데이타 스트림에 따라 계산되며, 상기 이들 계수를 사용하여 톱니파 신호 및 포물선 신호의 신호 레벨은 이메징 동안 만족스러운 세이딩 보정 처리를 행하도록 자동적으로 제어되어지는 셰이딩 보정 장치를 제공한다.
제2실시예의 다른 양상에 의하면, 본 발명은 매트릭스 구성으로 배열된 다수의 픽셀 어레이를 갖는 이메징 장치에 의해 발생된 이메징 출력 신호에서 셰이딩 신호 성분을(부분적으로 또는 전체적으로) 제거하는 셰이딩 보정 장치를 제공하며, 상기 장치는 이메징 장치로부터 나온 이메징 출력 신호를 디지트화하는 아나로그-디지탈 변환기와, 상기 이메징 장치의 픽셀에 대한 이메징 출력 신호의 레벨 데이타를 제1 및 제2데이타 스트림을 발생하기 위해 수평 및 수직 방향의 소정 구간으로 샘플링하는 샘플링 수단과, 샘플링 수단으로부터 출력된 제1 및 제2데이타 스트림에 따라 제1 및 제2 2차 곡선을 구하는 연산 수단과, 톱니파 신호를 발생하는 톱니파 신호 발생 수단과, 포물선 신호를 발생하는 포물선 신호 발생 수단과, 연산 수단으로 구해진 제1 및 제2 2차곡선의 2차항의 계수에 따라 포물선 신호의 신호 레벨을 제어하는 제1레벨 제어 회로와 연산 수단으로 구해진 제1 및 제2 2차 곡선의 1차항의 계수에 따라 톱니파 신호의 신호 레벨을 제어하는 제2레벨 제어 회로와, 제1 및 제2레벨 제어 회로로 신호 레벨이 제어된 것으로써 포물선 및 톱니파 신호에 의해 이메징 장치로부터 나온 이메징 출력 신호를 셰이딩 보정 처리하는 보정 수단을 구비하며, 상기 이메징 출력 신호는 이메징 장치에 광이 입사되지 않거나 또는 이메징 장치의 이메징 표면 전체에 균일한 강도의 광이 입사되는 것에 의해 발생되머 아나로그-디지탈 변환기에서 디지트화된다. 이와 같이 아나로그-디지탈 변환기의 출력 데이타는 셰이딩 보정된 이메징 출력 데이타로서 다운스트림 신호 처리 회로에서 유용하다.
본 발명의 상기 및 다른목적, 특징과 장점들은 첨부된 도면을 참조하면서 이하에서 상세히 기술된 바로부터 명백해질 것이다.
본 발명의 제1실시예에 따른 셰이딩 보정 장치를 제1 내지 6도를 참조하면서 상세히 기술하고자 한다.
적합한 실시예에 있어서, 본 발명은 일례로 3색 CCD 이메징 장치에 적용된다. 제1도에서 도시된 바와 같이, R, G 및 B (적색, 녹색 및 청색) 채널 각각의 제1, 제2, 및 제3 이메징 장치(1R, 1G 및 1B)에 의해 발생된 이메징 출력 신호 ER, EG, 및 EB는 전체 증폭기(2R, 2G 및 2B)에 의해 보정 회로(3)에 공급된다. 이메징 장치(1R, 1G 및 1B)는 아이리스(iris) 유닛 또는 장치(5) 및 색분리 프리즘(6)을 포함한 이메징 광학 시스템(7)에 제공된 상기 3색 CCD 이메징 장치의 이메징부를 형성한다. 이메징 장치(1R, 1G 및 1B) 각각은 제2도에서 도시된 바와 같이 수평 방향으로 M개의 픽셀과 수직 방향으로 NRO의 픽셀을 구비한 매트릭스 어레이로 배열된 (MXW)개의 픽셀 SII내지 SMN(제2도)로 구성된 CCD 이메지 감지기이며 각 프레임 또는 필드의 픽셀 SII내지 SMN전체로부터 나온 신호 전하가 한 수직 주사 기간동안 판독되도록 CCD 구동기(도시되지 않음)에 의해 구동된다.
색분리 프리즘(6)으로 색분리된 대상 이메지의 이메징 출력 신호 ER의 적색 성분은 제1이메징 장치(1R)로부터 전치 증폭기(2R)를 거쳐 R-채널 신호로서 보정회로(3)에 공급된다. 색분리 프리즘(6)으로 색분리된 대상 이메지의 이메징 출력 신호 EG의 녹색 성분은 제2 이메징 장치(1G)로 부터 전치 증폭기(2G)를 거쳐 G-채널로서 보정 회로(3)에 공급된다. 동일하게, 색분리 프리즘(6)으로 색분리된 대상 이메지의 이메징 출력 신호 EB의 청색은 제3 이메징 장치(1B)로부터 전치 증폭기(2B)를 거쳐 B-채널로서 보정 회로(3)에 공급된다.
보정 회로(3)는 R, G, B 채널 각각의 이메징 장치(1R, 1G 및 1B)에 의해 발생된 이메징 출력 신호 ER, EG및 EB를 블랙 셰이딩 보정 처리 및 화이틀 셰이딩 보정 처리를 행함으로써 처리한다. 보정회로(3)는 이메징 출력 신호 ER, EG및 EB가 공급된 R,G 및 B 채널의 감산기(8R,8C 및 8B)를 포함하며, 감산기(8R, 8G 및 8B)로 부터의 감산된 출력 신호가 가변 이득 전치 증폭기(9R, 9G 및 9B) 각각에 의해 공급된 R, G 및 B 채널의 분할기(10R, 10G 및 10B)를 포함한다.
보정 회로(3)에서, 감산기(8R, 8G 및 8B)는 R, G 및 B 채널의 이메징 출력 신호 ER, EG및 EB를 블랙 셰이딩 보정 처리를 행함으로써 처리하는데, 이러한 처리는 이메징 출력 신호 ER, EG및 EB에서 후술된 바와 같이 셰이딩 보정 신호 형성부(14)에 의해 발생되어 공급된 R, G 및 B 채널 각각의 블랙 셰이딩 보정 신호 BRSH, BGSH및 BBSH를 감산함으로써 이루어진다. 가변 이득 증폭기(9R, 9G 및 9B)는, R, G 및 B 채널의 이메징 출력 신호 ER, EG및 EB를 화이트 밸런스 및 블랙 밸런스 조정과 같은 신호 레벨 조정으로 처리하며, 후술될 시스템 제어기(27)로부터 공급된 R, G 및 B 채널의 제어 신호에 의해 이득 제어된다. 분할기(10R, 10G 및 10B)는 이메징 출력 신호 GR, EG및 EB를 셰이딩 보정 신호 형성부(14)로부터 공급된 R, G 및 B 채널의 화이트 셰이딩 보정 신호 WRSH, WGSH및 WBSH로 분할하는 화이트 셰이딩 보정 처리를 행함으로써 R,G 및 B 채널의 이메징 출력 신호 ER, EG및 EB를 처리한다.
상기 분할기(10R, 10G, 10B)는 각각의 화이트 셰이딩 보정 신호 WRSH, WGSH, WBSH에 상반하여 R, G, B 채널의 이메징 출력신호 ER, EG, EB를 멀티플 동작을 하는 멀티플라이어로서 실행된다.
상기 보정 회로(3)에 의해 보정된 이메징 출력 신호 ER, EG, EB는 각각의 프리니(PREKNEE) 회로(11R, 11G, 11B)를 통해 각각의 R, G, B채널의 아나로그 대 디지탈 변환기(A/D) (12R, 12G, 12B)에 공급된다.
상기 프리니 회로(11R, 11G, 11B)는 상기 A/D 변환기(12R, 12G, 12B)에 대한 입력 신호 레벨의 그로부터의 다이나믹 범위를 초과하는 것을 방해하기 위해 보정 회로(3)에 의해 출력된 R, G, B 채널의 이메징 출력 신호 ER, EG, EB의 비선형 처리를 실행한다.
상기 A/D 변환기(12R, 12G, 12B)는 디지탈 레벨 데이타를 제공하며 보정 회로(3)에 의해 보정되는 것처럼 이메징 출력 신호 ER, EG, EB의 신호 레벨을 표시한다. 상기 R, G, B채널의 이메징 출력 신호 ER, EG, EB의 레벨을 표시하는 레벨 데이타는 A/D 변환기 12R, 12G, 12B 에 의해 제공되며, 상기 셰이딩 보정 신호 형성 섹션(14) (후에 셰이딩 보정 신호 형성기로서 설명되는)과 각각 결함 보정 회로(13R, 13G, 13B)를 통한 다운스트림 신호 처리 회로(도시하지 않음)에 셰이딩 보정을 수반하는 영상 출력 데이타 DR, DG, DB로서 공급된다.
상기 결합 조정 회로(13R, 13G, 13B)는채널 R, G, B의 불량 픽셀에 대응하는 이메지 출력 신호 ER, EG, EB의 부분인 이메징 장치(1R, 1G, 1B)의 불량 픽셀로부터 변화하는 신호를 처리하며, 결함 보정 처리에 의해 이전에 검출된 불량 픽셀의 레벨 데이타에 기초하여 그들의 신호 레벨을 보정한다.
상기 셰이딩 보정 신호 형성기(14)는 각각의 채널 R, G, B의 동시 발생 이메징 출력 데이타 DR, DG, DB를 가진 저역 필터(LPFS) (15R, 15G, 15B)와, 저역 필터(15R, 15G, 15B)에 의해, 각각 동시 발생 이메징 출력 데이타(DR, DG, DB)를 가진 데이타 선택기(16)와, 상기 데이타 선택기(16)에 의해 선택된 돗 순차 데이타 D[R/G/B] 를 가진 데이타 처리 회로(17)와, 상기 데이타 처리 회로(17)에 접속된 과기록 랜덤 억세스 메모리(RAM)인 워킹 메모리(18)와, 비슷하게 상기 데이타 처리 회로(17)에 접속되어 전기적으로 삭제 가능하고 프로그램머블 판독 전용 메모리(EEPROM)인 백업 메모리(19)와, 데이타 처리 회로(17)에서 R, G, B 채널까지 돗 순차로 출력된, 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]분포용 데이타 선택기(20), 데이타 처리회로(17)에서 R, G, B 채널까지 돗 순차로 출력된, 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH] 분포용 데이타 선택기(21), 데이타 선택기(20)에 의해 대응 아나로그 신호로 상기 블랙 셰이딩 보정 데이타 D[BRSH], D[BGSH], D[BBSH]를 변환하기 위한 디지탈 대 아나로그(D/A) 변환기(23R, 23G, 23B), 데이타 선택기(21)에 의해 분포되는 것처럼, 대응 아나로그 신호로 R, G, B 채널용 화이트 셰이딩 보정 데이타 D[WRSH], D[WGSH], D[WBSH]를 변환하기 위한 D/A 변환기(24R, 24G, 24B) 및 상기 각각의 D/A 변환기(23R, 23G, 23B, 24R, 24G, 24B)의 출력측에 제공된 저역 필터(25R, 25G, 25B, 26R, 26G, 26B)를 구비한다.
상기 셰이딩 보정 신호 형성기(14)의 저역 필터들(15R, 15G, 15B)은 A/D 변환기(12R, 12G, 12B)의 클럭 주파수의 1/8 과 동일한 차단 주파수를 갖는 디지탈 필터이며 대역폭 제한 수행에 의해 1/8 로 동시 발생 이메징 출력 데이타 DR, DG, DE의 대역폭을 제한한다.
상기 데이타 선택기(16)는 채널-바이-채널 바이어스로 돗 순차로 저역 필터(15R, 15G, 15B)에 의해 대역폭 제한으로써, 채널 R, G, B이 동시 발생 영상 출력 데이타 DR, DG, DB를 선택하며, 그것에 의해 원리 넘버의 1/8로 감소된 복수의 데이타와 함께 돗 순차 데이타 D[R/G/B]를 형성한다. 따라서 데이타 선택기(16)에 의해 형성된 상기 돗 순차 데이타[R/G/B] 는 상기 이메징 장치(1R, 1G, 1B)의 픽셀 SII내지 SMN의 매 8 픽셀 신호 충전으로부터 이메징 출력 신호의 신호 레벨을 돗 순차적으로 표시하며, 이들은 제2도에 해치되어 도시된다.
이메징 광학 시스템(7)의 아이리스 유닛(5)의 구동기 또는 제어 회로(28)는 따라서 상기 시스템 제어기(27)에 의해 제어되며 블랙 셰이딩 특성을 검출하기 위해, 상기 아이리스 유닛(5)은 클로즈되고 상기 이메징 장치(1R, 1G, 1B)는 그들 각각의 영상면 상의 어떤 광 펠링없이 이메징 동작을 수행하며, 상기 화이트 셰이딩 특성을 검출하기 위해, 상기 아이리스 유닛(5)이 오픈되고 영상 장치(1R, 1G, 1B)는 전체적인 영상면에 떨어지는 100 퍼센트 명도에 대응한 균일한 광세기를 가진 이메징 동작을 수행한다.
상기 데이타 처리 회로(17)는 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH] 및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ BBSH]를 알 수 있으며, 상기 데이타 선택기(16)로부터 공급된 돗-순차 데이타 D[R/G/B]에 기초하여, 이메징 장치(1R, 1G, 1B)의 블랙 및 화이트 셰이딩 특성과 일치하며 제3도에 도시된 바와 같이 워킹 메로리(18)에서 돗-순차적으로 데이타를 기억한다. 실제 이메징동안에, 상기 데이타 처리 회로(17)는 돗 순차적으로 판독 데이타가 데이타 선택기(20, 21)에 의해 출력되도록 워킹 메모리(18)로부터 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/WBSH]를 판독한다.
본 실시예에서, 상기 데이타-처리 회로(17)는 돗순차 데이타 D[R/G/B)를 처리하며, 돗 순차적으로 이메징 장치(1R, 1G, 1B) 픽셀 SII내지 SMN의 매 8번째 픽셀에서의 신호 충전으로부터 이메징 출력 신호의 신호 레벨을 표시하며, 즉, 데이타 스트링 D[
Figure kpo00026
h1내지
Figure kpo00027
hm]을 발생하도록 제2도의 도시처럼 같은 수평 위치 17Ph1내지 Phm 에 놓인 픽셀의 영상 출력 레벨을 표시하는 레벨 데이타를 적분하고 상기 데이타 스트링 D[Lh1내지 Lhm]로부터 돗-순차적으로 수평 셰이딩 보정 데이타를 발생하도록 잡음(S/N)비로 개선된 신호를 가지는 레벨 데이타 사용으로 수평 셰이딩 특성을 표시하며, 상기 데이타 스트링 D[Lv1내지 Lvm]로부터 돗-순차적으로 수직 셰이딩 보정 데이타를 발생하도록 개선된 S/N 비를 갖는 레벨 데이타 사용으로 수직 셰이딩 특성을 표시하는 데이타 스트링 D[Lv1내지 Lvm]을 발생하기 위해 같은 수직 위치 Pv1내지 Pvm에 놓인 픽셀의 영상 출력 레벨을 표시하는 레벨 데이타를 적분한다.
상기 데이타 처리 회로(17)는 예를들어 제4도의 도시와 같이 구성된다. 따라서, 상기 데이타 선택기(16)로 부터의 돗-순차 데이타 D[R/G/B]는 클리핑 회로(31)에 공급된다. 상기 클리핑 회로(31)는 이메징 장치(1R, 1G, 1B)의 각각의 프레임 평균 값의 돗 순차 감산만클 상기 돗-순차 데이타 D[R/G/B]를 처리하며 하부 n 비트로 클리핑 한다. 상기 클리프된 돗 순차 데이타 D[R/G/B]는 아래화 같은 전달 함수(Hz)를 갖는 디지탈 필터 사용에 의해 1-16 로 이메징 장치(1R, 1G, 1B)의 셰이딩 특성을 표시하는 돗-순차 데이타 D[R/G/B]의 대역폭 제한에 의해 클림프된 돗-순차 데이타 D[R/G/B]를 처리하는 다운-샘플링 회로(32)에 공급된다.
Figure kpo00002
따라서, 상기 다운샘플링 회로(32)에 의해 다운 샘플된, 돗-순차 데이타 D[R/G/B]는 어큐뮬레이터 또는 레지스터(33)에 공급된다. 상기 어큐뮬레이터(33)는 제2도에 도시와 같이, 워킹 메모리(18)를 사용하는 같은 수평 위치 Pn1내지 Pnm에서 픽셀의 이메징 출력 레벨을 표시하는 레벨 데이타를 동시에 가산하고 적분하는것에 의해 돗-순차 데이타 D[R/G/B]를 처리하며, 그것에 의해 이메징 장치(1R, 1G, 1B) 각각에 대해 수평 셰이딩 성분과 일치하는 셰이딩 보정 데이타로서 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H를 돗 순차적으로 발생한다. 상기 어큐뮬레이터(33)는 또한 위킹 메모리(18)를 사용하는 같은 수평위치 Pv1내지 Pvm에서 픽셀의 이메징 출력 레벨을 표시하는 레벨 데이타 적분에의해 상기 돗-순차 데이나 D[R/G/B]를 처리하며, 그것에 의해 각각의 이메징 장치(1R, 1G, 1B)에 대해 수직 셰이딩 성분과 일치하는 셰이딩 보정 데이타로서 돗 순차적으로 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V를 발생한다. 상가 수평 방향으로 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정데이타 D[WRSH/ WGSH/ WBSH]H는 어큐뮬레이터(33)에 동시 발생 첨가되어 형성되며, 반면 수직 방향으로 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V는 워킹 메모리(18)를 사용하여, 메모리에동시 발생된 첨가에 의해 형성된다.
이 방법에서, 이메징 장치(1R, 1G, 1B)에 대해서, 수평방향으로 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H뿐 아니라 수직 방향으로의 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V는 돗 순차 데이타 D[R/G/B]로부터 형성되며, 워킹 메모리(18)에 돗 순차적으로 기록되고 기억된다.
상기 수평 방향의 블랙 셰이딩 부정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정 신호 D[WRSH/ WGSH/ WBSH]H뿐 아니라 수직 방향의 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V는, 따라서 워킹 메모리(18)에 기억되고, 상기 워킹 메모리(18)로부터 돗-순차로 판독되며 버퍼(34)를 통해 R, G, B 채널의 이메징 출력 신호의 셰이딩 보정이 수행될 때 수평/수직(H/V) 데이타 분할기(35)에 공급된다.
상기 데이타 분할기(35)는 수평 방향에 대해서는 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H및 수직 방향에 대해서는 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V를 분리하며, 상기 수평 방향에 대해 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H를 보간 회로에 전송하며, 반면, 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V를 각각의 어드레스 (37, 38)에 전송한다.
상기 보간 회로(36)는 평균값 보간에 의해, 클럭 주파수의 1/8과동일한 데이타 비에서 돗-순차 데이타 분할기(35)로부텅 공급된 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H를 처리하며, 반면 서로로부터 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H와 화이틀 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H를 분리하며 1/4의 데이타 비에서 분리된 이들 데이타를 출력한다.
상기 보간 회로(35)에서 1/4의 데이타 비에서 얻어진 수평 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H는 가산기(37)에 공급된다. 상기 가산기(37)는 클리핑 회로(39)에 의해 출력된 수평 및 수직 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]를 형성하기 위해 수직 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]V로 수평 블랙 셰이딩 보정데이타 D[BRSH/ BGSH/ BBSH]H를 가산한다.
상기 보간 회로(36)에 의해 1/4의 데이타 비로 출력된 수평 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H는 가산기(38)에 공급된다. 상기 가산기(38)는 클리핑 회로(39)에 의해 출력된 수평 및 수직 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 발생하도록 수평 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H와 수직 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V를 서로 가산한다.
제1도를 참조로하면, 상기 데이타 선택기(20)는 상기 데이타 처리 회로(17)로부터 돗 순차로 출력된 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]를 공급하며, R, G, B 채널의 D/A 변환기(23R, 12G, 23B)에 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]를 분포하도록 동작한다. 상기 선택기(20)에 공급된 블랙 셰이딩 보정데이타 D[BRSH/ BGSH/ BBSH]는 D/A 변환기(23R, 23G, 23B)에 의해 아나로그 신호로 변환한다.
상기 블랙 셰이딩 보정 데이타 D[BRSH]를 아나로그 신호로 변환하기 위한 D/A 변환기(23R)로부터의 출력 신호는 저역 필터(25R)를 통해 블랙 셰이딩 보정신호 BRSH로서 보정 회로(3)의 R 채널 감산기(8R)에 공급된다. 상기 블랙 셰이딩 보정 데이타 D[BGSH]를 아나로그 신호로 변환하기 위한 D/A 변환기로부터의 출력 신호는 저역 필터 (25G)를 통해 블랙 셰이딩 보정 신호 BGSH로서 상기 보정 회로(3)의 G-채널 감산기(8G)에 공급된다. 유사하게, 상기 블랙 셰이딩 보정 데이타 D[BBSH]를 아나로그 신호로 변환하기 위해 D/A 변환기(23B)로부턴의 출력 신호는 저역 필터(26B)를 통해 블랙 셰이딩 보정 신호 BBSH로서 상기 보정 회로(3)의 B-채널 감산기(8B)에 공급된다.
상기 데이타 선택기(21)는 상기 데이타처리 회로(17)로부터 돗-순차적으로 출력된 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 공급하며 상기 R, G, B 채널의 D/A 변환기(24R/ 24G, 24B)에 상기 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH] 분포하기 위해 동작하며 예로, 래치 회로에 의해 구성된다. 상기 D/A 변환기(24R, 24G, 24B)는 상기 데이타 선택기(21)로부터 화이트 셰이딩 보정 데이타 D[BRSH], D[BGSH], D[BBSH]를 아나로그 신호로 변환하기 위해 동작한다.
상기 화이트 셰이딩 보정 데이타 D[WRSH]를 아나로그 신호로 변환하기 위한 D/A 변환기(23R)의 출력 신호는 저역 필터(26R)를 통해 상기 화이트 셰이딩 보정 신호 WRSH로서 상기 보정 회로(3)의 R-채널 분할기(8R)에 공급된다. 상기 셰이딩 보정 데이타 [WGSH]를 아나로그 신호로 변환하기 위한 D/A 변환기(24G)의 출력 신호는 상기 저역 필터(26G)를 통해 화이트 셰이딩 보정 신호 WGSH로서 보정 회로(3)의 G-채널 분할기(8G)에 공급된다. 유사하게 상기 화이트 셰이딩 보정 데이타 D[WBSH]를 아나로그 신호로 변환하기 위한 D/A 변환기(24B)의 출력 신호는 저역 필터(26B)를 통해 화이트 셰이딩 보정 신호 WBSH로서 보정 회로(3)의 B-채널 분할기(8B)에 공급된다.
본 실시예의 셰이딩 보정 장치는 제5도에 도시된 츨로우챠트를 참고로 하여 기술된 방법으로 시스템 제어기(27)에 의해 제어된다.
따라서, 셰이딩 검출 모드가 기입될 때, 상기 블랙 셰이딩 특성을 검출하는 동작이 시작한다. 제1의 단계 S1에서, 상기 아이리스 유닛(6)은 클로우즈되고 상기 이메징 장치(1R, 1G, 1B)는 그들의 이메징 면에 어떤 광을 비추지 않고 이메징 동작을 수행한다.
상기 다음(제2) 단계(S2)에서, 상기 동작 메모리(18)내의 블랙 셰이딩 보정데이타 D[BRSH/ BGSH/ BBSH] 는 모두 0으로 셋되며, 반면 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH] 는 모두 1로 셋된다.
다음 (제3)단계 (S3)에서, 상기 데이타 처리 회로(17)는 돗-순차 데이타 D[R/G/B]에 기초하여 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]를 형성하기 위해, 그들의 이메징 면에 입사되는 약간의 광 없이 이메징 장치(1R, 1G, 1B)에 의해 발생된 이메징 출력 신호 ER, EG, EB를 처리하며 돗-순차적으로 위킹 메모리(18)에 데이타를 기억한다.
다음(제4의) 단계(S4)에서, 상기 데이타 처리 회로(17)는 상기 워킹 메모리(18)에서 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 돗-순차적으로 판독하며 상기 보정 회로(3)에 의해 셰이딩 보정 처리를 실행하여 이메징 장치(1R, 1G, 1B)에서 이메징 출력 신호 ER, EG, EB를 처리한다. 따라서 상기 데이타 처리 회로(17)는 최소 자승법으로, 셰이딩 보정 영상 출력 신호들 ER, EG, EB의 블랙 셰이딩 보정 에러를 검출한다.
상기 다음(제5의) 단계(S5)에서는, 상기 제4의 단계(S4)에서 검출된 셰이딩 보정 이메징 출력 신호 ER, EG, EB의 블랙 셰이딩 보정 에러가 소정의 값(임계값) 보다 큰지 아닌지를 결정한다. 상기 단계(S5)에서 만들어진 결정 결과가 노우인 경우, 즉, 상기 셰이딩 보정 에러가 소정의 값보다 큰 경우, 상기 시스템 제어기(27)는 상기 셰이딩 보정 에러를 감소시키는 방향으로 상기 보정 회로(3)의 가변 이득 증폭기(9R, 9G, 9B)의 이득을 제어하도록 단계(S6)으로 진행한다. 상기 시스템 제어기는 그때 단계(S2)에서 단계(S6)까지 동작을 반복하기 위해 단계(S2)로 돌아간다. 상기 제5의 단계(S5)에서 만들어진 결정 결과가 예스인 겨우, 즉, 상기 셰이딩 보정 에러가 소정의 값보다 크지않은 경우, 상기 블랙 셰이딩 특성검출 동작은 상기 셰이딩 보정 이메징 출력 신호들 ER, EG, EB가 소정의 값 이하로 떨어질 때 끝나게 된다. 상기 시스템 제어기(27)는 그때 제7의 단계(S7)로 진행한다.
상기 제7의 단계에서, 상기 시스템 제어기(27)는 상기 화이트 셰이딩 특성 검출이 수행되는지 아닌지를 결정한다. 상기 결정의 결과가 노우인 경우, 즉, 상기 화이트 셰이딩 특성 검출이 수행되지 않는 경우, 상기 화이트 셰이딩 특성을 검출하는 검출 모드의 제어 동작이 끝나게 된다. 상기 제7의 단계(S7)에서 결정 결과가 예스인 경우, 즉, 화이트 셰이딩 특성 검출이 수행되는 경우, 상기 시스템 제어기(27)는 상기 단계(제8)에서 단계(S8)로 진행한다.
제8의 단계(S8)에서, 상기 아이리스 유닛(6)이 오픈되며 상기 이메징 장치(1R, 1G, 1B)는 폴타 패턴과 같이, 화이트 칼라 패턴 사용으로 전체 이메징면에 비추는 100퍼센트 명도에 대응한 균이한 광세기의 광을 가지고 영상 동작을 수행한다.
다음(제9의) 단계(S9)에서, 상기 데이타 처리 회로(17)는 돗-순차 데이타 D[R/G/B]에 기초하여 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 형성하기 위해 전체의 이메징면에 비추는 100 퍼센트 명도에 대응한 균일한 광세기의 광을 가지고 영상 장치(1R, 1G, 1B)에 의해 발생된 영상 출력 신호들 ER, EG, EB를 처리하며 돗-순차적으로 워킹 메모리(18)에 데이타를 기억한다.
다음(제10의) 단계(S10)에서, 상기 데이타 처리 회로(17)는 돗 순차적으로 워킹 메모리(18)로부터 상기 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 판독하며 상기 결정회로(3)에 의해 실행된 셰이딩 보정 처리에 의해 이메징 장치(1R, 1G, 1B)로부터 이메징 출력 신호들 ER, EG, EB를 처리하며, 반면 예로 최소자승법에 의해 상기 셰이딩 보정 이메징 출력 신호들 ER, EG, EB의 화이트 셰이딩 보정 에러를 검출한다.
다음 단계(S11)에서는, 상기 제10의 단계(S10)에서 검출된 셰이딩 보정 이메징 출력 신호 ER, EG, EB의 화이트 셰이딩 보정 에러가 소정의 값 (임계값)보다 큰지 아닌지를 결정한다. 단계(S11)에서의 결정 결과가 노우인 경우, 즉, 상기 화이트 셰이딩 보정에러가 소정의 값보다 큰 경우, 상기 시스템 제어기는 상기 화이트 셰이딩보정 에러를 감소시키는 방향으로 상기 보정 회로(3)의 가변 이득 증폭기(9R, 9G, 9B)의 이득을 제어하기 위해 단계(S12)로 진행한다. 그때, 다음 단계(S13)에서, 상기 시스템 제어기(27)는 워킹 메모리(18 내지 1)의 모든 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 셋하며, 후에 상기 시스템 제어기는 단계(S9)에서 단계(S13)까지 동작을 반복하기 위해 단계(S9)로 돌아간다. 단계(S11)에서 결정의 결과가 예스인 경우, 상기 셰이딩 보정이메징 출력 신호 ER, EG, EB의 화이트 셰이딩 보정 에러가 소정의 값보다 크지 않은 경우, 상기 화이트 셰이딩 특성검출 동작이 끝난다. 상기 시스템 제어기(27)는 셰이딩 특성검출용검출 모드의 제어 동작을 끝나게 하기 위해 화이트 밸런스 조절을 수행하도록 단계(S14)로 진행된다.
단계(S14)에서, R, G, B 채널의 이메징 출력 신호들 ER, EG, EB와 함께, 이전에 상술한 바와 같이, 상기 블랙 데이타 D[BRSH/ BGSH/ BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]에 기초하여 워킹 메모리(13)로 돗순차적으로 페치되며 영상 장치(1R, 1G,1B)와 화이트 셰이딩 보정에 의해 발생되며, 상기 시스템 제어기(27)는 각 채널의 이메징 출력 동시 발생 데이타 DR, DG, DB가 동일한 신호로 표시되도록 보정 회로(3) 가변 이득 증폭기(9R, 9G, 9B)이득을 셋하며, 그것에 의해 화이트 밸런스 조절을 수행한다.
상기 이메징 장치(1R, 1G, 1B)의 이메징면에 입사하는 광이 없는 셰이딩 특성 검출 동작은, 즉 블랙 셰이딩 특성은 아이리스 유닛(5)의 요구된 클로우징의 경우 수행된다. 그러므로, 상기 화이트 셰이딩 특성 검출 동작은, 상기 이메징 동작이 상기 폴타 패턴과 같은 화이트 칼라 패턴 사용과 함께 이메징 장치(1R, 1G, 1B)의 이메징 면에 100퍼센트 명도로 비추는 균일한 광 세기를 가진 광을 갖고 수행되기 때문에 그렇게 빈번하게 수행되지 않는다. 그러므로, 상기 화이트 셰이딩 특성의 검출 동작에 의해 알 수 있는 바와 같은 가장 늦은 화이트 셰이딩 보정 데이타는 백업 메모리(EEPROM) (19)에 양호하게 기억된다.
일반적으로, 이메징 장치의 셰이딩 특성은 상기 중간의 이메징 면에서 보다 상기 이메징 면의 가장자리 (주변) 영역에서 더 큰 변화를 받아들이다. 이런 이유로, 데이타는 주기적으로 제거되며, 결국 데이타 볼륨은 백업 메모리(19) 기억 용량을 변환하기 위해, 중간의 영상면에서 더 작다. 예를들어, 상기 수평 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H는 복수의 데이타가 각각 가장자리 및 영상면의 중간에서 1/8 및 1/128의 계수만큼 감소되도록 다운 샘플링을 받아들이며, 반면 상기 수직 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]V는 복수의 데이타가 각각 가장자리 및 이메징 면의 중간에서 1/4 및 1/32의 계수만큼 감소되도록 다운 샘플링을 받아들이다.
본 실시예에서, 데이타 처리 회로(17)에는 처리 회로(40)(제4도)가 제공되어, 화이트 셰이딩 특성을 검출하기 위한 전술한 검출 동작에 의해 발견된 최근의 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]가 워킹 메모리(18)로부터 판독되고 백업 메모리(19)에 기억된 데이타의 수를 감축시키도록 다운-샘플링되며, 여기서 버퍼 메모리(19)로부터 판독된 작은 데이타 볼륨을 가진 화이트 셰이딩 보정 데이타는 보간되고 버퍼회로(41)를 거쳐 화이트 셰이딩 보정 데이타로서 워킹 메모리(18)에 기입된다.
처리 회로(40)에서 실행되는 데이타 감축 및 보간은 다음과 같은 전달 함수 H(Z),
Figure kpo00003
를 가진 디지탈 필터에 의해 실시되어 필터를 통해 1/2 또는 2배와 같은 데이타 속도를 순차적으로 제공한다.
전술한 셰이딩 보정 신호 형성기(13)에서, 최적 보정은, D/A 변환기(23R, 23G, 23B)로부터 저역 필터(25R, 25G, 25B)를 통해 보정 회로(3)에 공급되는 R, G, B 채널의 블랙 셰이딩 보정 신호 BRSH/ BGSH/ BBSH에 의해, 또는 D/A 변환기(24R, 24G, 24B)로부터 저역 필터(26R, 26G, 26B)를 통해 보정 회로(3)에 공급되는 화이트 셰이딩 신호 WRSH/ WGSH/ WBSH에 의해 달성되는 것이 때로는 가능하지 않는데, 그 이유는 제6도중 (a)에 점선으로 도시된 바와 같은, 저역 필터(25R, 25G, 25B, 26R, 26G, 26B)의 특성 때문에 상승 및 하강 에지가 둔해지거나 둥글어지기 (즉, 그 예리한 또는 급박함이 상실되기) 때문이다. 이러한 이유 때문에 본 실시예의 셰이딩 보정 신호 형성기(14)에서, 워킹 메모리(18)로부터 상술한 수평 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH]H및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]H를 판독할 때, 각 라인에서 리딩 데이타의 판독 개시 시간은 제6도중 (b)에 도시된 것처럼 선정된 시간 간격 또는 주기 T만큼 각각의 후속 블랭킹 각각 TBLK으로 빠르게 전진되어서, 저역 필터(25R, 25G, 25B, 26R, 26G, 26B)의 필터 특성에 의해 야기되는 해로운 파형 왜곡 초과가 정규의 보정 시간 간격 To동안에 표시된 상황의 발생을 방지함으로써 최적 보정을 보장하기 위해서, 각 라인의 리딩 데이타는 간격 또는 주기 T 동안에 빠르게 워킹 메모리(18)로부터 판독된다.
상술한 바와 같이 워킹 메모리(18)로부터의 데이타 판독을 제어하는 대신, 위킹 메모리(18)로의 데이타 기입을 제어함으로써, 저역 필터(25R, 25G, 25B, 26R, 26G, 26B)의 필터 특성에 따른 파형 왜곡을 방지시키는 것도 가능하다.
상기한 워킹 메모리(18)로의 기입을 제어하는 방법은 제6도를 참고로 설명되겠다.
화이트 셰이딩 특성을 검출할 때, A/D 변환기(12R, 12G, 12B)로부터의 출력 신호의 블랭킹 기간 TBLK바로 뒤(이후)의 레벨과 같은 레벨을 가진 데이타는 주기 T동안 워킹 메모리(18)에 기입된다. 그러므로 화이트 셰이딩 보정 데이타는 주기 TO동안에 워킹 메모리(18)에 기억(기입)된다.
이메징시에, 즉 이메지를 픽업할 때, 주기 T에 대응하는 워킹 메ah리(18)의 어드레스로부터 판독된 데이타 및 주기 TO에 대응하는 워킹 메모리(18)의 어드레스로부터 판독되는 화이트 세이딩 보정 데이타는 D/A 변환기(24R, 24G, 24B)를 거쳐 저역 필터(26R, 26G, 26B)에 공급된다. 이러한 방법으로, 저역 필터(26R, 26G, 26B)의 필터 특성에 의해 야기되는 파형 왜곡을 방지할 수 있다.
워킹 메모리(18)로의 데이타 기입 및 판독을 제어하는 것은 시스템 제어기(27)에 의해 실행된다.
상기한 경우에 있어 블랙 셰이딩 보정은 화이트 셰이딩 보정이 실행되는 것과 동일한 방법으로 실시될 수 있다.
상술한 본 실시예의 셰이딩 보정 장치에 있어, 각각의 이메징 장치(1R, 1G, 1B)에 대한 셰이딩 보정 데이타는, 아이리스 유닛(5)에 의해 제어되는 광 노출과 같은 제1, 제2, 제3 이메징 장치(1R, 1B)로부터의 이메징 출력 신호 ER, EG, EB로부터 R, G, B채널의 A/D 변환기(12R, 12G, 12B)에 의해 디지탈화된 이메징 출력 데이타 DR, DG, DB로부터 형성되며, 소위 셰이딩 보정 데이타는 RAM으로 구성되는 워킹 메모리(18)에 기억된다. 다음, 실제 이메징시에, 즉 각각의 이메징 장치(1R, 1G, 1B)에 대한 셰이딩 보정 신호가 워킹 메모리(18)로부터 판독되는 셰이딩 보정 신호를 근거로 형성될 때, 이메징 장치(1R, 1G, 1B)로부터의 이메징 출력 신호 ER, EG, EB는 자동적으로 셰이딩 보정 처리가 된다.
또한, 상술한 셰이딩 보정 장치에서, 제1, 제2, 제3 이ap징 장치(1R, 1G, 1B)의 광 노출의 상태는, 한편으로 아이리스 유닛(5)에 의해 제어되어 제1, 제2, 제3 이메징 장치(1R, 1G, 1B)의 이메징 표면상에는 광이입사되지 않으며, 이렇게 광 노출이 제어된 상태하에서, 각각의 이메징 장치(1R, 1G, 1B)에 대한 블랙 셰이딩 보정 데이타 D[BRSH], D[BGSH], D[BBSH]는 R, G, B 채널의 A/D 변환기(12R, 12G, 12B)에 의해 이메징 장치(1R, 1G, 1B)의 이메징 출력 신호 ER, EG, EB로부터 디지탈화된 이메징 출력 데이타 DR, DG, DB로부터 형성된다. 다른 한편으로, 제1, 제2, 제3 이메징 장치(1R, 1G, 1B)의 광 노출의 상태는, 균일한 세기의 광이 제1, 제2, 제3 이메징 장치 (1R, 1G, 1B)의 이메징 표면 전체에 입사되어 이러한 광 노출의 제어 상태하에서 각각의 이메징 장치(1R, 1G, 1B)에 대한 화이트 셰이딩 보정 데이타 D[WRSH], D[WGSH], D[WBSH]는 이메징 장치(1R, 1G, 1B)의 이메징 출력 신호 ER, EG, EB로부터 디지탈화된 R, G, B 채널의 이메징 출력 데이타 DR, DG, DB로부터 형성되도록, 아이리스 유닛(5)에 의해 제어된다. 이러한 블랙 셰이딩 보정 데이타 D[BRSH], D[BGSH], D[BBSH]는 화이트 세이딩 보정 데이타 D[WRSH], D[WGSH], D[WBSH]와 마찬가지로 워킹 메모리(18)에 기억된다. 다음, 실제 이메징시에, 블랙 셰이딩 보정 신호 BRSH, BGSH, BBSH와 화이트 셰이딩 보정 신호 WRSH, WGSH, WBSH는 워킹 메모리(18)로부터 판독된 블랙 셰이딩 보정 데이타 D[BRSH], D[BGSH], D[BBSH]와 화이트 셰이딩 보정 데이타 D[WRSH], D[WGSH], D[WBSH]를 근거로 형성되어, 이메징 장치(1R, 1G, 1B)의 이메징 출력 신호 ER, EG, EB는 빠르고 신뢰성 있게 블랙 셰이딩 보정 처리 및 화이트 셰이딩 보정처리가 된다.
또한, 상술한 셰이딩 보정 장치에서, 각각의 이메징 표면상으로 비춰지는 광이 없는 제1, 제2, 제3 이메징 장치(1R, 1G, 1B)의 이메징 출력 신호 ER, EG, EB로부터 디지탈화된 이메징 출력 데이타는 원래 데이타 볼륨의 1/8로 축소된 데이타 볼륨을 가진 블랙 셰이딩 보정데이타 D[BRSH/ BGSH/ BBSH]로 돗-순차적으로 처리된다. 다른 한편, 이메징 장치의 이메징 장치의 전체 이메징 표면상으로 균일한 세기의 광이 비춰지는 이메징 출력 신호 ER, EG, EB로부터 디지탈화된 이메징 출력 데이타는 원래 데이타 볼륨의 1/8로 축소된 데이타 볼륨을 가진 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]로 처리된다. 또한, 상기한 돗-순차작인 블랙 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]는 워킹 메모리(18)에 집합적으로 기억 되기 때문에, 이메징 장치의 셰이딩 보정을 위해 필요한 각종의 셰이딩 보정 데이타는 이메징 장치를 위해 블랙 및 화이트 보정 데이타를 기억하기 위한 복수의 메모리 수단을 제공할 필요없이 1개의 메모리에 기억될 수 있다.
또한, 본 실시예에 셰이딩 보정 장치에서, R, G, B 채널의 A/D 변환기(12R, 12G, 12B)에 의해 디지탈화된 바와 같은 이메징 출력 데이타 DR, DG, DB로부터 각각의 이메징 장치(1R, 1G, 1B)용으로 디지탈화된 이메징 장치(1R, 1G, 1B)의 픽셀의 이메징 출력 신호 ER, EG, EB의 레벨 데이타는 수평 셰이딩 성분과 일치하는 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH] 및 화이트 세이딩 보정 데이타 D[WRSH/ WGSH/ WBSH] 뿐만 아니라, 셰이딩 보정 데이타로써, 수직 셰이딩 성분과 일치하는 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH] 및 화이트 세이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 형성하기 위해 수평 및 수직 방향으로 적분되기 때문에, 셰이딩 보정용으로 사용된 셰이딩 보정 데이타의 데이타 볼륨은 셰이딩 보정 데이타가 축소된 기억용량의 워킹 메모리(18)에 기억될 수 있도록 감소될 수 있다.
덧붙여, 상술한 셰이딩 보정 장치에서는, RAM 으로 구성된 워킹 메모리(18) 및 EEPROM 으로 구성된 백업 메모리(19)를 셰이딩 보정 데이타를 기억하기 위한 기억 수단으로써 제공함으로써, 워킹 메모리(18)의 도움을 받아 셰이딩 보정 데이타를 기초로하여 셰이딩 보정 데이타 발생 또는 셰이딩 보정의 동작을 실행하는 것이 가능해지는 한편 백업 메모리(19)를 사용하여 연장된 시간동안 셰이딩 보정데이타를 기억하는 것이 가능해진다. 또한, 백업 메모리(19)에 기억된 셰이딩 보정 데이타는 이미 데이타 볼륨이 감소되어 있어서 출력 데이타의 수는 이메징 장치의 이메징 표면의 가장자리에서 보다 중간에서 더 작기 때문에, 더 작은 기억 용량을 가진, 따라서 더 값싼 EEEPROM이 사용될 수 있다.
본 발명은 상술한 실시예에 국한되는 것은 아니다. 예를들면, 상술한 실시예에서 처럼 보정 회로(3)에 의한 아나로그 셰이딩 보정 처리를 함으로써 제1, 제2, 제3 이메징 장치(1R, 1G, 1B)의 이메징 출력 신호 ER, EG, EB를 처리하는 대신, 데이타 선택기(20 및 21)를 이용하여 R, G, B 채널의 A/D 변환기(12R, 12G, 12B)의 디지탈 셰이딩 보정 회로 다운 스트림을 제공하고 블랙 셰이딩 보정 데이타 D[BRSH/ BGSH/ BBSH] 및 화이트 셰이딩 보정 데이타 D[WRSH/ WGSH/ WBSH]를 디지탈 보정 회로에 공급하는 것이 가능하다.
본 발명을 구현하는 상술한 셰이딩 보정 장치에서, 광노출 제어 수단에 의한 광 노출에 대해 제어된 이메징 장치의 이메징 출력 신호로부터 아나로그/디지탈 변환 수단에 의해 디지탈화된 선정된 수의 픽셀의 이메징 출력 신호의 레벨 데이타는 메모리 수단내에 셰이딩 보정 데이타로서 기억되며, 세이딩 보정 신호는 실제 이메징시에 기억 수단으로 부터 판독된 셰이딩 보정 데이타를 기초로 하여 형성되며, 이메징 장치의 이메징 출력 신호는 자동적으로 셰이딩 보정 처리가 이루어지게 된다.
덧붙여, 본 발명을 구현하는 상술한 셰이딩 보정 장치에서, 광 노출의 상태는 이메징 장치의 이메징 표면상에 광이 입사되지 않도록 광 노출 제어 수단에 의해 제어되며, 블랙 셰이딩 보정 데이타는 상기한 바와 같이 광 노출이 제어된 상태에서 이메징 장치의 이메징 출력 신호로부터 디지탈화된 이메징 출력 데이타로부터 발생되어 이메징 장치의 이메징 출력 신호는 실제 이메징 시에 빠르고 신뢰성 있게 블랙 셰이딩 보정 처리가 될 수 있다.
또한, 상술한 실시예에 따른 셰이딩 보정 장치에서, 광 노출의 상태는 이메징 장치의 전체 이메징 표면상으로 균일한 세기의 광이 입사되도록 광 노출 제어 수단에 의해 제어되며, 화이트 셰이딩 보정 데이타는 상기와 같이 광 노출이 제어된 상태에서 이메징 장치의 이메징 출력 신호로부터 디지탈화된 이메징 출력 신호로부터 발생되어, 이메징 장치 이메징 출력 신호는 실제 이메징시에 빠르고 신뢰성 있게 화이트 셰이딩 보정 처리가 될 수 있다.
또한, 본 발명의 상기한 실시예에 따른 셰이딩 보정 장치에서는, 랜덤 액세스 메모리(RAM) 및 전기적으로 소거가능한 프로그램머블 판독 전용 메모리(EEPROM)를 기억 수단으로 제공함으로써, 셰이딩 보정 데이타를 형성하거나 셰이딩 보정 메모리로서 RAM을 사용하여 실행되는 한편, 셰이딩 보정 데이타는 백업 메로리로서 EEPROM을 사용하여 장시간 동안 기억될 수 있다. 또한, 프로그램머블 판독 전용 메모리에 기억된 셰이딩 보정 데이타는 데이타 볼륨이 축소되어서, 출력 데이타의 수는 각 이메징 장치의 이메징 표면의 가장자리에서 보다 중간에서 더 작으므로, 더 작은 기억 용량의 메모리를 사용하는 것이 가능해진다.
본 발명의 제2실시예에 따른 셰이딩 보정 장치는 도면중 제7도 내지 12도를 참고로 상세히 설명되겠다. 제7도 내지 12도와 장치는 여러면에서 제1도 내지 제6도의 장치와 유사하다.
본 실시예에 따른 셰이딩 보정 회로는 매트릭스 구성으로 배열된 많은 수의 픽셀의 어레이를 가진 이메징 장치(101)의 이메징 출력 신호에서 셰이딩 성분을 제거하도록, 동작하며, 제7도에 도시된 바와 같이, 상기 장치는 셰이딩 보정 처리를 하여 이메징 장치(101)로부터 이메징 출력 신호를 처리하기 위한 보정 회로(103)와, 보정 회로(103)의 출력 신호를 디지탈 신호로 변환시키기 위한 아나로그-디지탈(A/D) 변환기(105)와, A/D 변환기 (105)로 부터의 출력 신호를 근거로하여 셰이딩 보정 신호를 형성하기 위한 셰이딩 보정 신호 형성부(110)를 구비한다.
본 실시예에서 사용되는 이베징 장치(101)는 CCD 이미지 센서이며, 여기에는 (MXN)개의 픽셀 SII내지 SMN이 M개의 수평행의 픽셀과 N 개의 수직열의 픽셀을 구비하는 매트릭스 구성으로 배열되어 있다. 이메징 장치(110)는 CCD 구동 유닛(비도시)에 의해 구동되어, 필드 또는 프레임을 형성하는 픽셀 SII내지 SMN전체에 대한 신호 전하는 1 수직 주사기간 동안 판독한다. 이메징 장치(101)로부터 판독된 연속적인 신호 전하는 전치 증폭기(102)를 거쳐 보정 회로(103)에 이메징 출력 신호로서 공급된다.
시스템 제어기(107)에 의해 제어되는 아이리스 제어기 또는 구동기(108)에 의해 제어된 아이리스 유닛(109)은 이메징 장치(101)의 이메징 표면앞에 제공된다.
보정 회로(103)는 셰이딩 보정 신호 형성부(110)에 의해 공급된 셰이딩 보정 신호를 이용하여 이메징 장치(101)로부터의 이메징 출력 신호를 셰이딩 보정 처리하며, 예를들면, 이메징 출력 신호로부터 세이딩 보정 신호를 감하기 위한 감산기(비도시)와 이메징 출력 신호를 셰이딩 보정 신호로 나누기 위한 분할기(비도시)로 구성된다.
보정 회로(103)로부터의 출력 신호는 프리니 회로(104)를 거쳐 A/D 변환기(105)에 공급된다. 프리니 회로(104)는 A/D 면환기(105)에 대한 입력 신호 레벨이 그 다이나믹 범위를 초과하는 것을 방지하기 위해 보정 회로(103)로부터의 출력 신호를 비선형 처리한다.
A/D 변환기(105)는 프리니 회로(104)를 거쳐 공급된 보정 회로(103)의 출력 신호를 처리하여 출력 신호의 신호 레벨을 나타내는 레벨 데이타를 형성시킨다. A/D 변환기(105)에 의해 발생된 레벨 데이타는 셰이딩 보정된 이메징 출력 데이타로써 셰이딩 보정 신호 형성기(110)에 공급되며, 결함 보정 회로(106)를 거쳐 다운스트림 신호 처리 회로(비도시)에 공급된다.
결함 보정 회로(106)는 이메징 출력 신호의 신호 레벨을 보정하는 결함 보정 처리를 함으로써 이메징 장치(101)의 결함있는 픽셀로부터 이메징 출력 신호의 일부인 신호 전하를 처리한다. 회로(106)는 이메징 장치(101)의 이전에 검출된 결함있는 픽셀 데이타를 근거로하여 결함 보정 처리를 행한다.
본 실시예의 셰이딩 보정 신호 형성 회로(110)는, 선정된 샘플링 기간에서 결함 보정 회로(106)를 거쳐 A/D 변환기(105)로부터 공급된 레벨 데이타를 샘플링하기 위한 샘플링 회로(111)와; 샘플링 회로(111)로부터 샘플화된 데이타가 공급되는 연산 유닛 또는 장치 또는 중앙 처리 장치(CPU)(112)와; 연산 장치(112)에 연결된 메모리(113)와; 수평 주사 주기 및 수직 주사 주기에서 각각 톱니파 신호를 발생시키기 위한 톱니파(톱니 모양의)신호 발생기(114H, 114V)와; 수평 주사 주기 및 수직 주사 주기에서 각각 포물선 신호를 발생시키기 위한 포물선 신호 발생기(115H, 115V)와; 톱니파 신호 발생기(114H, 114V)로 부터의 톱니파 신호의 신호 레벨을 제어하기 위한 레벨 제어기(레벨 제어 회로)(116G, 116V)와; 포물선 신호 발생기 (115H, 115V)로 부터의 포물선 신호의 신호 레벨을 제어하기 위한 레벨 제어기(레벨 제어 회로)(117H, 117V)와; 톱니파 신호와 포물선 신호를 합하기 위한 가산기(118H, 118V, 118)로 구성된다.
셰이딩 보정 신호 형성기(110)는 셰이딩 검출 모드의 동작과 셰이딩 보정 모드의 동작 사이에서 스위치되도록 시스템 제어기(107)에 의해 제어된다.
셰이딩 검출 모드의 동작시 블랙 셰이딩 검출을 위해, 이메징 장치(101)의 이메징 표면전에 제공된 아이리스 유닛(109)은 아이리스 제어 회로(108)(시스템 제어기(107)에 의해 제어됨)에 의해 클로즈되어 이메징 동작은 이메징 표면상에 비춰지는 광이 없이 실행된다. 화이트 셰이딩 검출을 위해, 아이리스 유닛(109)은 아이리스 제어 회로(108)(시스템 제어기(107)에 의해 제어됨)에 의해 개방되며, 이메징 동작은 폴타 패턴(Porta pattern)과 같은 화이트 패턴을 사용하여 균일한 세기의 광이 이메징 표면 전체에 입사되는 조건하에서 실행된다. 셰이딩 검출 모드 동안에이메징 장치(101)로부터 얻어진 이메징 출력 신호는 보정되지 않은 상태로, 즉 보정회로(103)에 의한 셰이딩 보정 처리가 되지 않고, 프리니 회로(104)를 거쳐 A/D 변환기(105)에 공급된다.
샘플링 회로(111)는 이메징 장치(101)의 픽셀 SII내지 SMN의 신호 전하에 의해 구성된 이메징 출력 신호로부터, 제8도에 빗금으로 도시된 바와 같이 m개의 수평 행의 픽셀과 n 개의 수직 열을 픽셀로 이루어진 (mxn)개의 픽셀의 신호 전하로부터 이메징 출력 신호의 레벨 데이타를 샘플링 하며, 수평 방향으로 동일한 위치 Pn1내지 Pnm에 놓인 픽셀에 대한 이메징 출력 신호의 레벨 데이타를 중복 가산하여서, 수평 방향으로 셰이딩 특성을 나타내는 제1데이타 스트링 D[
Figure kpo00028
h1내지
Figure kpo00029
hm]을 형성하며 또한 수직 방향으로 동일한 위치 Pv1내지 Pvm에 놓인 픽셀에 대한 이메징 출력 신호의 레벨 데이타를 중복 가산하여, 수직 방향으로 셰이딩 특성을 나타내는 제2데이타 스트링 D[
Figure kpo00030
v1내지
Figure kpo00031
vm]을 형성함으로써, 결함 보정 회로(106)를 거쳐 A/D 변환기(105)로부터 공급된 레벨 데이타를 처리한다.
레벨 데이타의 신호대 잡음(S/N)비는, 수평 또는 수직 방향으로 동일한 위치에 놓인 픽셀에 대응하는 이메징 출력 신호의 레벨 데이타를 중복 가산함으로써 개선될 수 있다. 레벨 데이타의 S/N비는 한 프레임씩 동기적으로 가산함으로써 더욱 개선 될 수 있다.
본 실시예에서, 샘플링 회로(111)는 이메징 표면상에 비취지는 광이 없이 이메징을 수행함으로써 이메징 장치(101)로부터 얻어진 이메징 출력 신호로부터 검출된 블랙 셰이딩 특성을 나타내는 제1 및 제2데이타 스트링 D[
Figure kpo00032
h1내지
Figure kpo00033
hm]B및 D[
Figure kpo00034
v1내지
Figure kpo00035
v]B를 형성하며, 이메징 표면 전체에 균일한 광세기로 입사하는 광을 가지고 이메징 동작을 수행함으로써 얻어진 이메징 출력 신호로부터 검출된 화이트 셰이딩 특성을 나타내는 제1 및 제2데이타 스트링 D[
Figure kpo00036
h1내지
Figure kpo00037
hm]W및 D[
Figure kpo00038
v1내지
Figure kpo00039
vm]W를 형성하며, 상기한 데이타 스트링들을 메모리(113)에 기억시키기 위해 연산 장치(112)로 전송시킨다.
연산 장치(112)는 메모리(113)에 기억된 제1 및 제2데이타 스트링 D[
Figure kpo00040
h1내지
Figure kpo00041
hm]B및 D[
Figure kpo00042
v1내지
Figure kpo00043
vm]B에 의해 표시되는 블랙 셰이딩 특성으로부터, 수평 방향으로의 셰이딩 파형을 나타내는 2차 곡선과 수직 방향으로의 세이딩 파형을 나타내는 다른 2차 곡선을 계산한다. 연산 장치(112)는 또한 메모리(113)에 기억된 제1 및 제2데이타 스트링 D[
Figure kpo00044
h1내지
Figure kpo00045
hm]W및 D[
Figure kpo00046
v1내지
Figure kpo00047
vm]W에 의해 표시되는 화이트 셰이딩 특성으로부터, 수평 방향의 셰이딩 파형을 나타내는 2차 곡선과 수직 방향의 셰이딩 파형을 나타내는 다른 2차 곡선을 계산한다.
2차 곡선을 찾기 위해 연산 장치(112)에 의해 실행되는 연산 동작은 최소 제곱 방법에 의해 샘플링 회로(111)에 의한 전술한 방법에 따라 얻어진데이타 스트링에 2차 곡선(y=ax2+bx+c)를 맞추는 것을 포함한다.
그러므로, 커브 y=ax2+bx+c가 r 개의 파형 샘플링 데이타 (y1, y1), (x2, y2),...., (xr, yr)에 맞추어질 때, 편차 또는 에러 E의 제곱의 합은 다음과 같이 주어진다.
Figure kpo00004
에러 E 의 제곱의 합을 최소화하기 위해서는,
Figure kpo00005
이면, 다시말해 계수 a, b, c에 대한 E 의 편미분의 결과가 제로(0)이면 충분하다.
계수 a 및 b 가 하기식으로 표시될 수 있다.
Figure kpo00006
식(3) 및 (4)에서 계수 C0내지 C6는 다음과 같이 주어진다.
Figure kpo00007
만일 동등한 샘플링 구간이 이용되고 Xi 가 평균 Xi=1이라면 식(3) 및 (4)에서 계수 C0내지 C6는 n의 함수가 된다. 샘플링 구간 S에 따라, 계수 a 및 b 는 하기식으로 표현될 수 있다.
Figure kpo00008
상기 식(12) 및 (13)에서 계수 C0내지 C7은 감소되며, 예를 들어서 샘플링 데이타의 항 n에 따라서 상기 계수 C0내지 C7의 값이 하기표에 도시되어 있다.
Figure kpo00009
연산 장치(112)는 메모리(113)에기억된 제1 및 제2데이타 스트링 D[
Figure kpo00048
내지
Figure kpo00049
]및 D[
Figure kpo00050
내지
Figure kpo00051
]에 의해 블랙 셰이딩 특성중 수평 셰이딩 파형과 일치하는 2차 곡선 계수 a및 b와 블랙 셰이딩 특성중 수직 셰이딩 파형과 일치하는 2차 곡선 계수 a및 b를 계산하고 이들 계수 a, b, a및 b를 메모리(113)에 기억시킨다. 또한, 연산 장치(112)는 메모리(113)에 기억된 제1 및 제2데이타 스트링 D[
Figure kpo00052
내지
Figure kpo00053
]및 D[
Figure kpo00054
내지
Figure kpo00055
]에 의해 표시된 화이트 셰이딩 특성중 수평 셰이딩 파형과 일치하는2차 곡선계수 a및 b와 화이트 셰이딩 특성중 수직 셰이딩 파형과 일치하는 2차 곡선 계수 a및 b를 계산하고 이들 계수 a, b, a및 b를 메모리 (113)에 기억시킨다.
이 방식에서, 셰이딩 검출 동작 모등 즉 셰이딩 특성을 검출하는 모드 동안, 연산 장치(112)는 블랙 셰이딩 특성 중 수평 및 수직 방향내의 셰이딩 파형과 일치하는 2차 곡선 계수 a, b, a및 b와 화이트 셰이딩 특성중 수평 및 수직 바아향내의 셰이딩 파형과 일치하는 2차 곡선 계수 a, b, a및 b를 계산하고 이들 계수를 메모리(113)에 기억시킨다.
그리고 나서 시스템 제어기가 셰이딩 보정 동작 모드 즉 셰이딩 특성을 보정하는 모드를 입력시킬 때, 연산 장치(112)는 셰이딩 특성을 검출하는 동작 모드 동안 메모리에 기억된 계수 a, b, a및 b를 메모리(113)에서 판독하고, 이들 계수를 레벨 제어기(116H, 117H, 116V 및 117V)에 전송한다.
레벨 제어기(116H)는 셰이딩 특성중 수평 방향내의 셰이딩 파형과 일치하는 2차 곡선의 제1차항 계수 b와 일치하는 레벨 제어 동작에 따라서 수평 주사 주기 동안 톱니파 신호 발생기(114H)에 의해 출력되는 톱니파 신호를 처리한다.
레벨 제어기(117H)는 수평 방향내의 셰이딩 파형과 일치하는 2차 곡선의 제2차항 계수 a와 일치하는 레벨 제어 동작에 따라서 수평 주사 주기 동안 포물선 신호 발생기(115H)에 의해 출력되는 포물선 신호를 처리한다.
레벨 제어기(116V)는 셰이딩 특성중 수직 방향내의 셰이딩 파형과 일치하는 2차 곡선의 제1차항 계수와 일치하는 레벨 제어 동작에 따라서 수직 주사 주기 동안 톱니파 신호 발생기(114)로부터 출력되는 톱니파 신호를 처리한다.
레벨 제어기(117V)는 수직 방향내의 셰이딩 파형과 일치하는 2차 곡선의 제2차항 계수 a와 일치하는 레벨 제어 동작에 따라서 수직 주사 주기동안 포물선 신호 발생기(115V)에 의해 출력되는 포물선 신호를 처리한다.
수평 방향동안 셰이딩 보정 신호를 형성하기 위하여, 가산기(118H)는 계수 b와 일치하는 레벨 제어 동작을 따르는 레벨 제어 회로(116H)에 의해 처리되는 톱니파 신호 및 계수 a와 일치하는 레벨 제어 동작을 따른 레벨 제어 회로(117H)에 의해 처리되는 포물선 신호 모두를 합산한다. 수직 방향동안 셰이딩 보정 신호를 형성하기 위하여, 가산기(118V)는 계수 b와 일치하는 레벨 제어 동작을 따른 레벨 제어 회로(116V)에 의해 처리되는 톱니파 신호 및 계수 a와 일치하는 레벨 제어 동작을 따른 레벨 제어 회로(117V)에 의해 처리되는 포물선 신호 모두를 합산한다. 전 프레임 동안 셰이딩 보정 신호를 형성하기 위하여, 가산기(118)는 각 가산기(118H 및 118V)에 의해 상술된 것처럼 형성된 수평 및 수직 셰이딩 보정 신호를 합산한다. 그러므로서 가산기(118)에 의해 형성된 셰이딩 보정 신호는 보정 회로(103)에 공급된다.
본 실시예에서, 섹션(110)을 형성하는 셰이딩 보정 신호는 블랙 셰이딩 파형과 근사한 곡선 계수 a, b, a및 b를 근거로 블랙 셰이딩 보정 신호를 형성하기 위한 처리 시스템 및 화이트 셰이딩 파형과 근사한 곡선 계수 a, b, a및 b를 근거로 화이트 셰이딩 보정 신호를 형성하기 위한 처리 시스템을 포함한다. 블랙 셰이딩 보정 신호 및 화이트 셰이딩 보정 신호는 보정 회로(103)에 공급된다.
보정 회로(103)는 블랙 셰이딩 보정을 수행하기 위하여 상술된 블랙 셰이딩 보정 신호를 이메징 출력 신호에 가산하므로서 전치증폭기(102)를 경유하며 이메징 장치(101)에 의해 공급된 이메징 출력 신호를 처리한다. 또한 상기 회로(103)는 화이트 셰이딩 보정을 수행하기 위하여 이메징 출력 신호를 화이트 셰이딩 보정 신호로 승산하므로서 이메징 장치(101)에 공급된 이메징 출력 신로를 처리한다. 따라서 보정 회로(103)에 의해 블랙 셰이딩 보정 처리 및 화이트 셰이딩 보정 처리에 가해진 이메징 출력 신호는 A/D 변환기에 의해 디지트화되므로서, 셰이딩 보정된 이메징 출력 신호로서 다운스트림 신호 처리 회로(도시되지 않음)에 공급 되도록 한다.
톱니신호 발생기(114H, 114V)뿐만 아니라 포물선 신호 발생기(115H, 115V)의 회로 구성은 디지탈 설계로 이루어진 경우 즉 아나로그 설계로 이용되는 발생기의 회로이외의 구성 또는 연산 증폭기이거나 이득 제어 증폭기를 사용하여 구성한 경우 더욱 간단하게 될 수 있다.
톱니파 신호 발생기(114H 및 114V)의 디지탈 설계는 카운터를 사용하므로서 성취된다. 예를들어 제9도에 도시된 바와 같이, 각 톱니파 바라생기(114H 및 114V)에 대한 디지탈 설계는 제1 및 제2카운터(121,122), 감산 회로(감산기)(123) 및 배타적 OR회로(24)를 사용하므로서, 성취된다. 톱니파 신호 발생기의 카운터(121, 122)는 픽셀 피치에 대응하는 반복 주기에서 클럭 펄스를 카운트하기 위한 출력 톱니파 신호의 반복 주기에서 리셋 펄스에 의해 리셋(리셋 입력 R에서)된다. 즉, 수평 주사 주기동안 톱니 신호를 형성하기 위하여, 카운터(121,122)는 수평 방향내 픽셀 피치에 대응하는 반복 주기에서 클럭 펄스를 카운트하기 위한 수평 주사 주기에서 펄스를 리셋하므로서 리셋된다. 수직 주사 주기에서 톱니파 신호를 형성하기 위하여, 카운터(121,122)는 수직 방향내 픽셀 피치에 대응하는 반복 주기에서 클럭 펄스를 카운트하기 위하여 수직 주사 주기에서 리셋 펄스에 의해 리셋된다.
제1카운터(121)는 로드 입력 단자(LOAD)에 접속된 캐리 출력 단자(CRY)를 갖고 데이타 입력 단자(DATA)에 공급된 계수 데이타는 캐리 출력 타이밍에서 로드된다. 계수 데이타는 출력 톱니 신호의 기울기 또는 경사를 표시한다. 셰이딩 특성을 검출하는 모드동안 연산 장치(112)에 의해 계산되는 계수 b, b, b및 b는 계수 데이타로서 사용된다. 제1카운터(121)는 로드된 계수 데이타와 일치하는 반복 주기에서 캐리 출력을 제2카운터(122)의 인에이블 입력 단자(E)에 전송한다.
제2카운터(122)는 제1카운터(121)의 캐리 출력이 계수 데이타 b에 대응하는 기울기 1/b를 갖는 톱니 신호 데이타 Y를 출력시키는 카운터(122)의 인에이블 입력 단자에 공급될 때마다 클럭 펄스 x를 카운트한다. 제2카운터(122)에 의해 형성된 톱니파 신호 데이타 Y는 dc성분을 제거하는 데이타 Y로부터 값 n/26이 감산되어 감산기(123)에 공급되고 제10도(제10도는 두 개의 신호를 표시하는데 즉 실선으로 표시되어 있는 b=1인 하나의 신호와 점선으로 표시된 b=2인 신호 하나를 도시한다.)에 도시된 것처럼 톱니파 신호를 제공한다.
상술된 값 n 은 수평 주사 주기에서 톱니파 신호가 형성될 때 매주사 라인마다의 전 픽셀수와 수직 주사 주기에서 톱니 신호가 형성될 때 각 프레임에서의 전 픽셀수를 표시한다.
따라서 톱니 신호 데이타 Y는 감산기(123)에 의해 dc성분을 제거하고 하기와 같이 표시된다.
Figure kpo00010
상기 식으로 표시된 톱니파 신호 데이타 YSW는 극성 데이타가 배타적 OR 회로내(124)로 제공된후 출력된다.
디지탈 구성 또는 각 포물선 신호 발생기(115H, 115V)에 대한 디자인은 예컨데 제11도에 도시된 바와 같이 톱니 신호 발생기(131), 적분 회로(132) 및 감산 회로(133)를 사용하므로서 성취된다.
톱니파 신호 발생기(131)는 출력 톱니파 신호의 기울기를 표시하는 계수 데이타가 공급되는 데이타 입력 단자(DATA)를 갖는 제1카운터(134) 및 제1카운터(134)의 캐리 출럭(CRY)이 공급되는 인에이블 입력 단자(EN)를 갖는 제2카운터(135)로 구성된다. 카운터(134, 135)는 픽셀 피치에 대응하는 반복 주기에서 클럭 펄스 X를 카운트하기 위하여 디지탈 형태의 포물선 신호 발생기에 의해 발생된 포물선 신호의 반복 주기에서 리셋 펄스에 의해(리셋 입력 R에서)리셋된다. 따라서, 수평 주사 주기에서 포물선 신호를 형성할 때, 카운터(134, 135)는 수평 픽셀 피치에 대응하는 반복 주기의 클럭 펄스를 카운트하기 위한 수평주사 주기에서 리셋 펄스에 의해 리셋된다. 한편, 수직 주사 주기에서 포물선 신호를 형성할 때, 카운터(134, 135)는 수직 방향내의(즉 수직 주사 주기) 픽셀 피치에 대응하는 반복 주기의 클럭 펄스를 카운트하기 위한 수직 주사 주기에서 리셋 펄스에 의해 리셋된다.
제1카운터(134)는 로드 입력 단자(LOAD)에 접속된 캐리 출력 단자(CRY)를 갖고 데이타 입력 단자(DATA)에 공급된 입력 계수 데이타는 캐리 출력의 타이밍에서 로드된다. 상술된 것처럼 계수 데이타는 클럭 톱니 신호의 기울기 또는 경사를 표시한다. 셰이딩 특성을 검출하는 모드 동안 연산 장치(112)에 의해 계산된 계수 aHB, aVB, aHW및 aVW는 계수 데이타로서 사용된다. 카운터(134)는 캐리 출력이 로드된 계수 데이타와 일치하는 반복 주기에서 제2카운터(135)의 인에이블 입력단자(EN)에 전송한다.
제2카운터(135)는 제1카운터(124)의 캐리 출력이 톱니파 신호 데이타 YSW를 출력하기 위하여 카운터(135)의 인에이블 입력 단자에 공급되고 계수 데이타 a와 일치하는 기울기 1/a를 갖는 YSW의 식이 하기와 같이 표시된다.
Figure kpo00011
톱니파 신호 발생기(131)에 의해 출력되는 톱니파 신호는 제12도에 직선으로 도시되어 있다.(더욱 정확하게, 두 개의 톱니파 신호가 제12도에 도시되어 있는데, 즉 실직선으로 표시된 a=1인 시호 하나 점직선으로 표시된 a=2인 또하나의 신호가 도시되어 있다.)
톱니파 신호 발생기(131)에서 발생한 톱니파 신호 데이타 YSW를 적분하기 위한 적분 회로(132)는 데이타 YSW가 공급되는 가산기(가산회로)(136), 가산기(136)에서 발생되는 가산 출력을 래칭하기 위한 래치(래치 회로)(137) 및 1/2 멀티플라이어(138)를 경유하여 데이타 YSW가 공급되는 감산기(감산회로)(139)로 구성된다. 래치(137)는 가산기(136) 및 감산기(139)에 래치 출력 데이타를 전송한다.
상술된 적분 회로(136)의 동작에서, 가산기(136)는 톱니 신호 발생기(131)에서 발생한 톱니파 신호 데이타 YSW를 래치(137)에서 발생한 래치 출력 데이타에 가산하고 상기 가산 출력은 톱니파 신호 데이타 YSW를 점증적으로 가산하기 위해 래치된다. 감산기(139)는 1/2멀티플라이어(138)를 경유하여 공급된 톱니 신호 데이타 YSW/2를 식 Ypb로 표시한 포물선 신호를 형성하기 위해 래치(137)(즉, 톱니 신호 데이타 YSW의 점증적인 합 데이타)의 래치 출력 데이타에서 감산한다.
Figure kpo00012
적분회로(132)에 의해 발생된 포물선 신호 데이타 Ypb는 n/3a 가 데이타 Ypb로부터 감산되는 경우 감산 회로(135)에 공급된다. 따라서, dc 성분을 제거하는 포물선 신호 데이타 Ypbo는 다음식으로 표시되며 제12도에 곡선으로 도시된 것처럼 출력된다.
Figure kpo00013
(더욱 정확히, 두 개의 신호가 제12도에 도시되어 있는데, 즉 실곡선으로 표시된 a=1인 하나의 신호와 점 곡선으로 표시된 a=2인 하나의 신호가 도시된다.)
상기 식에 사용된 심벌 n은 수평 주사 주기동안에 톱니파 신호 및 수직 주사 주기 동안에 톱니파 신호 각각이 형성되었는지 여부에 따라 주사 라인당 전 픽셀수 및 프레임당 전 주사 라인수를 표시한다.
디지탈 회로 형태의 톱니파 신호 발생기 및 포물선 신호 발생기에 의해 형성된 톱니파 신호 데이타 YSWO및 포물선 신호 데이타 Ypbo 각각은 디지탈 셰이딩 보정 신호 또는 신호들을 제공하기 위해 모두 합산된다. 상기 디지탈 셰이딩 보정 신호 또는 신호들은 D/A 변환 수단에 의해 대응 아나로그 신호 또는 신호들로 변환되어 보정 회로(103)에 공급된다.
비록 보정 회로(103)가 프리니(preknee) 처리 동작시 니(knee) 포인트 근처에서 두 개의 복잡한 처리 동작을 포함할지라도, 바람직한 보정 회로(103)는 디지탈 형태를 갖도록 설계되고 디지탈 형태로 셰이딩 보정을 수행하기 위해 a/d 변환기(105)의 다운 스트림이 제공된다. 게다가, 상기 회로는 블랙 셰이딩 보정에 따라서 크기가 증가되는데 그 이유는 감산 동작은 셰이딩 보정 신호가 아나로그 측상에서 이득을 수위칭한 후의 이득에 의해 멀티플한후 실행될 필요성이 있기 때문이다.
본 실시예에서, 섹션(110)을 형성하는 셰이딩 보정 신호는 셰이딩 보정 모드 동안 셰이딩 보정된 이메징 출력 데이타에서 셰이딩 보정 에러가 메모리(113)에 기억된 소정값 이상인지 여부를 검사한다. 만일 셰이딩 보정 에러가 소정값보다 크다면, 섹션(110)을 형성하는 신호는 아이리스 제어 회로(108) 및 전치 증폭기(102)의 이득이 변화되어 에러를 감소시키고 소정값 보다 작은 셰이딩 보정 에러를 제공하는 계수 데이타를 기억시키기 위해 이들 변화된(재생된)이득을 사용하여 셰이딩 모드의 동작을 반복한다. 이 방식으로, 이메징 장치(101)에서 발생한 이메징 신호는 최적의 세이딩 보정 처리를 한다.
본 발명을 구체화하는 상술된 셰이딩 보정 장치에 따라, 블랙 및/ 또는 화이트 셰이딩 특성은 광이 이메징 장치에 비춰지는 것이 없고 이메징 장치의 모든 이메징 표면상에 입사광의 세기가 균일한 광을 갖는 매트릭스 형태에서 다수의 픽셀 어레이를 구비한 이메징 장치로부터 얻어진 이메징 출력 신호의 디지탈 처리에 의해 검출되며, 그에 따라서 셰이딩 보정에 필요한 레벨을 갖는 톱니파 신호 및 포물선 신호가 자동으로 형성된다. 수평 및 수직 두 방향에서의 소정 구간에서 이메징 장치의 픽셀중 이메징 출력 신호 레벨을 샘플링하므로서, 이메징 장치의 이메징 출력 신호의 셰이딩 특성은 감소된 데이타양 및 부피를 각각 갖는 제1 및 제2데이타 스트링을 근거로 검출되며, 그러므로서 셰이딩 특성은 감소된 기억 용량 메모리를 사용하여 검출될 수 있다.
이메징 장치로부터 발생한 이메징 출력 신호가 톱니파 신호 발생기에서 발생한 톱니파 신호 및 포물선 신호 발생기에서 발생한 포물선 신호에 의해 셰이딩 보정 처리를 하는 셰이딩 보정 장치를 제공하는 본 실시예에 따라서, 만족할만한 셰이딩 보정은 빠르게 그리고 간단한 회로를 이용하여 손쉽게 수행될 수 있다.
상술한 내용과 첨부된 청구범위를 참조하여 이메징 픽업 장치(이메징 장치)의 출력 신호로부터 제거되는 셰이딩 신호 성분이 완전하게 그리고 부분적인 제거 둘다를 할수 있도록 구성된다.
비록 본 발명의 실시예가 첨부한 도면을 참조하여 상세히 설명되었지만, 본 발명은 상기 실시예에만 국한되지 않으며 다양한 변화 및 수정이 첨부된 청구범위에 의해 규정된 것처럼 본 발명의 원리 및 영역을 벗어남이 없이 본 기술에 숙련된 사람들이 실행할 수 있다는 것을 알수 있다.

Claims (21)

  1. 다수의 화소를 갖는 이메징 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변화하는 아나로그/디지탈 변환 수단과, 상기 제어 수단이 상기 노출 레벨을 제로 레벨에 놓이도록 제어하는 동안, 상기 이메징 픽업 장치의 화소로부터 출력되는 상기 비디오 신호의 레벨 데이타를 메모리 하는 메모리 수단과, 상기 메모리 수단으로부터 출력되는 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생 수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  2. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 노출 레벨을 제로 레벨에 놓이도록 제어하는 동안 상기 이메징 픽업 장치의 상기 화소들중 소정 화소들로부터 출력되는 상기 디지탈 비디오 신호의 레벨 데이타를 메모리하는 메모리 수단과, 상기 메모리 수단으로부터 출력되는 데이타에 따라서 이메징 보정 신호를 발생시키는 이메징 보정 신호 발생수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상시 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  3. 제2항에 있어서, 상기 신호 처리 수단이 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때, 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 이메징 보정 신호를 감산하는 감산 수단을 포함하는 셰이딩 보정 장치.
  4. 제2항에 있어서, 상기 메모리 수단이 셰이딩 보정 데이타가 상기메모리 수단에 메모리 되는 주기 부근의 소정 주기에서 레벨 데이타를 메모리 하는 동작을 하며, 상기 레벨 데이타의 레벨이 상기 디지탈 비디오 신호의 구간을 블랭킹한 바로 직후 상기 디지탈 비디오 신호의 레벨과 같게 되는 셰이딩 보정 장치.
  5. 제2항에 있어서, 상기 셰이딩 보정 신호 발생 수단이 상기 디지탈 비디오 신호의 블랭킹 구간의 소정 주기동안 상기 메모리 수단으로부터 각 라인에 있는 주 데이타를 반목 판독하는 동작을 하는 셰이딩 보정 장치.
  6. 제2항에 있어서, 상기 셰이딩 보정 발생 수단이, 상기 메모리 수단으로부터 판독되는 데이타를 보간하는 보간 수단과, 상기 보간 수단의 출력 신호를 아나로그 신호로 변환하는 디지탈/아나로그 변환 수단과, 상기 셰이딩 보정 신호를 출력시키는 상기 디지탈/아나로그 변환 수단의 출력에 연결된 저역 필터를 구비하는 셰이딩 보정 장치.
  7. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 이메징 픽업 장치가 균일하게 노출되도록 상기 노출 제어 수단이 상기 노출 레벨을 제어하는 동작을 할 때, 상기 이메징 픽업 장치의 화소들로부터 출력되는 상기 디지탈 비디오 신호의 레벨 데이타를 메모리 하는 메모리 수단과, 상기 메모리 수단으로부터 출력되는 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생 수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정장치.
  8. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 이메징 픽업 장치가 균일하게 노출되도록 상기 노출 제어 수단이 상기 노출 레벨을 제어하는 동작을 할 때 상기 이메징 픽업 장치의 상기 화소들중 소정 화소들로부터 출력되는 상기 디지탈 비디오 신호의 레벨 데이타를 메모리 하는 메모리 수단과, 상기 메모리 수단으로부터 판독되는 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생 수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 정치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호처리 수단을 구비하는 셰이딩 보정 장치.
  9. 제8항에 있어서, 상기 신호 처리 수단이, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호를 상기 세이딩 보정 신호로 분할하는 분할 수단을 포함하는 셰이딩 보정 장치.
  10. 제8항에 있어서, 상기 메모리 수단이 셰이딩 보정 데이타가 상기 메모리 수단에 메모리되는 주기 부근의 소정 주기에서 레벨 데이타를 메모리 하는 동작을 하며, 상기 레벨 데이타의 레벨이 상기 디지탈 비디오 신호의 구간을 블랭킹한 바로직후 상기 디지탈 비디오 신호의 레벨과 같게되는 셰이딩 보정 장치.
  11. 제8항에 있어서, 상기 셰이딩 신호 발생 수단이 상기 디지탈 비디오 신호의 블랭킹 구간의 소정 주기동안 상기 메모리 수단으로부터 각 라인에 있는 주 데이타를 반복 판독하는 동작을 하는 셰이딩 보정 장치.
  12. 제8항에 있어서, 상기 셰이딩 신호 발생 수단이, 상기 메모리 수단으로부터 판독되는 데이타를 보간하는 보간 수단과, 상기 보간 수단의 출력 신호를 아나로그 신호로 변환하는 디지탈/아나로그 변환 수단과, 상기 셰이딩 보정 신호를 출력시키는 상기 디지탈/아나로그 변환 수단의 출력에 연결된 저역 필터를 구비하는 셰이딩 보정 장치.
  13. 각각 다수의 화소를 갖는 이메징 픽업 수단의 제1, 제2 및 제3전하 결합 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 수단의 노출 레벨을 제어하는 노출 제어 수단과, 상기 제1, 제2 및 제3전하 결합 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 노출 레벨을 제로 레벨에 놓이도록 제어하는 동안 상기 제1, 제2 및 제3전하 결합 장치의 상기 화소들중 소정 화소들로부터 출력되는 상기 디지탈 비디오 신호의 레벨 데이타를 포인트 순차 방식으로 메모리하는 메모리 수단과, 상기 메모리 수단으로부터 판독되는 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생 수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 제1, 제2 및 제3전하 결합 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 전하 결합 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  14. 제13항에 있어서, 상기 아나로그/디지탈 변환 수단이 상기 제1,제2 및 제3전하 결합 장치들 각각의 출력 신호를 각각의 디지탈 비디오 신호로 변환시키는 동작을 하는 제1, 제2 및 제3 아나로그/디지탈 변환 회로를 구비하고, 상기신호 처리 수단이 상기 이메징 픽업 수단이 이메징을 픽업하기 위해 노출될 때 상기 제1, 제2 및 제3전하 결합 장치에 의해 발생되는 상기 출력 신호 각각으로부터 상기 셰이딩 보정 신호를 감산하는 동작을 하는 제1, 제2 및 제3감산 수단을 구비하는 셰이딩 보정장치.
  15. 각각 다수의 화소를 갖는 이메징 픽업 수단의 제1, 제2 및 제3전하 결합 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 수단의 노출 레벨을 제어하는 노출 제어 수단과, 상기 제1, 제2 및 제3전하 결합 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 이메징 픽업 수단이 균일하게 노출되도록 상기 노출 레벨을 제어하는 동안 상기 제1, 제2 및 제3전하 결합 장치의 상기 화소들로부터 출력되는 상기 디지탈 비디오 신호의 레벨 데이타를 포인트 순차 방식으로 메모리하는 메모리 수단과, 상기 메모리 수단으로부터 판독되는 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생 수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 제1,제2 및 제3전하 결합 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 사이기 전하 결합 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  16. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상시 노출 레벨을 제로 레벨에 놓이도록 제어하는 동안 각각 수평 및 수직 방향에 있는 상기 이메징 픽업 장치의 상기 화소들중 소정 화소들로부터 출력되는 상기 디지탈 비디오 신호들을 적분하므로써 제1 및 제2셰이딩 보정 데이타를 발생시키는 셰이딩 보정 데이타 발생 수단과, 상기 제1 및 제2셰이딩 보정 데이타를 메모리하는 메모리 수단과, 상기 메모리 수단으로부터 판독되는 상기 제1 및 제2셰이딩 보정 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분의 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  17. 제16항에 있어서, 상기 신호처리 수단이, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때, 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 보정 신호를 감산하는 감산 수단을 포함하는 셰이딩 보정 회로.
  18. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 이메징 픽업 장치가 균일하게 노출되도록 상기 노출 레벨을 제어하는 동안 각각 수평 및 수직 방향에 있는 상기 이메징 픽업 장치의 상기 화소들중 소정 화소들로부터 출력되는 상기 디지탈 비디오 신호들을 적분하므로써 제1 및 제2셰이딩 보정 데이타를 발생시키는 셰이딩 보정 데이타 발생 수단과, 상기 제1 및 제2셰이딩 보정 데이타를 메모리하는 메모리 수단과, 상기 메모리 수단으로부터 판독되는 상기 제1 및 제2셰이딩 보정 데이타에 따라서 셰이딩 보정 신호를 발생시키는 셰이딩 보정 신호 발생수단과, 상기 셰이딩 보정 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  19. 제18항에 있어서, 상기 신호 처리 수단이, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호를 상기 셰이딩 보정 신호로 분할하는 분할 수단을 포함하는 셰이딩 보정 장치.
  20. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 노출 레벨을 제로 레벨에 놓이도록 제어하는 동작을 할 때, 상기 디지탈 비디오 신호를 소정 구간에서 수직 및 수평 방향으로 샘플링 하는 샘플링 수단과, 수직 및 수평 방향으로 샘플링된 상기 디지탈 비디오 신호에 따라서 제1 및 제2 2차 곡선을 발생시키는 2차 곡선 발생 수단과, 톱니파 신호를 발생시키는 톱니파 신호 발생 수단과, 포물선 신호를 발생시키는 포물선 신호 발생 수단과, 상기 제1 및 제2 2차 곡선의 제1차항의 계수에 따라 상기 포물선 신호의 레벨을 제어하는 제2레벨 제어수단과, 상기 제1 및 제2레벨 제어 수단의 출력 신호에 따라서, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
  21. 다수의 화소를 갖는 이메징 픽업 장치의 출력 신호로부터 셰이딩 신호 성분을 제거하는 셰이딩 보정 장치에 있어서, 상기 이메징 픽업 장치의 노출 레벨을 제어하는 노출 제어 수단과, 상기 이메징 픽업 장치의 출력 신호를 디지탈 비디오 신호로 변환하는 아나로그/디지탈 변환 수단과, 상기 노출 제어 수단이 상기 이메징 픽업 장치가 균일하게 노출되도록 상기 노출 레벨을 제어하는 동작을 할 때, 상기 디지탈 비디오 신호를 소정 구간에서 수직 및 수평 방향으로 샘플링 하는 샘플링 수단과, 수직 및 수평 방향으로 샘플링된 상기 디지탈 비디오 신호에 따라서 제1 및 제2 2차곡선을 발생시키는 2차 곡선 발생 수단과, 톱니파 신호를 발생시키는 톱니파 신호 발생 수단과, 포물선 신호를 발생시키는 포물선 신호 발생 수단과, 상기 제1 및 제2 2차 곡선의 제2차 항의 계수에 따라 상기 톱니파 신호의 레벨을 제어하는 제1레벨 제어 수단과, 상기 제1 및 제2 2차 곡선의 제1차항의 계수에 따라 상기 포물선 신호의 레벨을 제어하는 제2레벨 제어 수단과, 상기 제1 및 제2레벨 제어 수단의 출력 신호에 따라서, 상기 이메징 픽업 장치에 의해 발생되는 출력 신호를 처리하므로써, 상기 이메징 픽업 장치가 이메징을 픽업하기 위해 노출될 때 상기 이메징 픽업 장치에 의해 발생되는 상기 출력 신호로부터 상기 셰이딩 신호 성분이 제거되도록 하는 신호 처리 수단을 구비하는 셰이딩 보정 장치.
KR1019910003893A 1990-03-13 1991-03-12 셰이딩 보정 장치 KR100202343B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2059968A JP2754842B2 (ja) 1990-03-13 1990-03-13 シェーディング補正回路
JP59968 1990-03-13
JP2059970A JP2805101B2 (ja) 1990-03-13 1990-03-13 シェーディング補正回路
JP59970 1990-03-13

Publications (2)

Publication Number Publication Date
KR910017895A KR910017895A (ko) 1991-11-05
KR100202343B1 true KR100202343B1 (ko) 1999-06-15

Family

ID=26401028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003893A KR100202343B1 (ko) 1990-03-13 1991-03-12 셰이딩 보정 장치

Country Status (5)

Country Link
US (1) US5272536A (ko)
EP (1) EP0447187B1 (ko)
KR (1) KR100202343B1 (ko)
CA (1) CA2038096C (ko)
DE (1) DE69116905T2 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4117020C2 (de) * 1990-05-25 1993-12-02 Asahi Optical Co Ltd Steuervorrichtung für einen Bildsensor
JPH05260386A (ja) * 1992-03-16 1993-10-08 Sony Corp 固体撮像素子の欠陥画素検出回路
US5608455A (en) * 1992-07-30 1997-03-04 Fuji Photo Film Co., Ltd Interline transfer CCD image sensor with reduced dark current
JP3014895B2 (ja) * 1993-06-02 2000-02-28 株式会社日立製作所 ビデオカメラ
US5432404A (en) * 1993-12-10 1995-07-11 Hitachi, Ltd. Apparatus for detecting a geometric distortion of an image on a display device
EP0660596B1 (en) * 1993-12-20 1999-02-03 Matsushita Electric Industrial Co., Ltd. Automatic digital black shading correction circuit for cameras
JP3550599B2 (ja) * 1994-02-03 2004-08-04 株式会社ニコン イメージセンサーシステム
US5548332A (en) * 1994-04-18 1996-08-20 Panasonic Technologies, Inc. Apparatus and method for black shading correction
DE69506285D1 (de) * 1995-01-27 1999-01-07 Interprint Formularios Ltd Speicherkarte und verfahren zu ihrer herstellung
KR100203239B1 (ko) * 1995-02-16 1999-06-15 윤종용 화이트쉐이딩 보정방법 및 장치
DE69625398T2 (de) * 1995-02-24 2003-09-04 Eastman Kodak Co Schwarzmuster-Korrektur für einen Ladungsübertragungssensor
DE19527180C1 (de) * 1995-07-25 1997-01-09 Siemens Ag Verfahren zum Betrieb eines digitalen Bildsystems einer Röntgendiagnostikeinrichtung
KR100263149B1 (ko) * 1995-09-19 2000-08-01 모리시타 요이찌 다크셰이딩 보정회로
US5881180A (en) * 1996-02-08 1999-03-09 Sony Corporation Method and apparatus for the reduction of blocking effects in images
US5974196A (en) * 1996-03-15 1999-10-26 Sony Corporation Method and apparatus for blocking effect reduction in images
US5933542A (en) * 1996-04-24 1999-08-03 Sony Corporation Method and apparatus for blocking effect reduction in images by post-processing in the spatial domain
JPH09298647A (ja) * 1996-05-01 1997-11-18 Fuji Photo Film Co Ltd リニアイメージセンサのオフセットレベル補正方法およびその装置
US5796875A (en) * 1996-08-13 1998-08-18 Sony Electronics, Inc. Selective de-blocking filter for DCT compressed images
JP3351704B2 (ja) * 1997-04-09 2002-12-03 ペンタックス株式会社 画像信号補正装置
US5969360A (en) * 1997-11-26 1999-10-19 Direct Radiography Corp. Readout sequence for residual image elimination in a radiation detection panel
US6061092A (en) * 1997-12-05 2000-05-09 Intel Corporation Method and apparatus for dark frame cancellation for CMOS sensor-based tethered video peripherals
US6188804B1 (en) * 1998-05-18 2001-02-13 Eastman Kodak Company Reconstructing missing pixel information to provide a full output image
US6661456B1 (en) * 1999-04-30 2003-12-09 General Electric Company Imaging of pixel defects in digital detectors
US6281155B1 (en) 1999-11-19 2001-08-28 Equistar Chemicals, L.P. Supported olefin polymerization catalysts
US7068854B1 (en) 1999-12-29 2006-06-27 Ge Medical Systems Global Technology Company, Llc Correction of defective pixels in a detector
US6792159B1 (en) 1999-12-29 2004-09-14 Ge Medical Systems Global Technology Company, Llc Correction of defective pixels in a detector using temporal gradients
US6992712B2 (en) * 2000-02-04 2006-01-31 Olympus Optical Co., Ltd. Imaging apparatus
JP3636046B2 (ja) * 2000-07-31 2005-04-06 株式会社日立国際電気 固体撮像素子の画素欠陥検出方法およびその方法を用いた撮像装置
US6737625B2 (en) * 2001-06-28 2004-05-18 Agilent Technologies, Inc. Bad pixel detection and correction in an image sensing device
US6623161B2 (en) 2001-08-28 2003-09-23 Ge Medical Systems Global Technology Company, Llc Method and apparatus for identifying and correcting line artifacts in a solid state X-ray detector
US6663281B2 (en) 2001-09-25 2003-12-16 Ge Medical Systems Global Technology Company, Llc X-ray detector monitoring
US6621887B2 (en) 2001-10-15 2003-09-16 General Electric Company Method and apparatus for processing a fluoroscopic image
US7391533B2 (en) * 2001-10-17 2008-06-24 Canon Kabushiki Kaisha Image processing method, image processing apparatus and strage medium
SE520701C2 (sv) * 2001-12-18 2003-08-12 C Technologies Ab Färg och skuggningskorrigering i digitala bilder
JP2003204486A (ja) * 2002-01-09 2003-07-18 Olympus Optical Co Ltd 撮像装置
DE10205691A1 (de) * 2002-02-04 2003-08-14 Pilz Gmbh & Co Verfahren zum Überprüfen der Funktonssicherheit eines Bildsensors sowie Vorrichtung mit einem Bildsensor
US7218351B2 (en) * 2002-04-05 2007-05-15 Victor Company Of Japan, Limited Image-sensing apparatus for compensating video signal of a plurality of channels
JP2003348336A (ja) * 2002-05-24 2003-12-05 Canon Inc 画像処理方法及び装置
US20030223539A1 (en) * 2002-05-31 2003-12-04 Granfors Paul R. Method and apparatus for acquiring and storing multiple offset corrections for amorphous silicon flat panel detector
US6919568B2 (en) * 2003-04-08 2005-07-19 Ge Medical Systems Global Technology Company Llc Method and apparatus for identifying composite defective pixel map
JP3800197B2 (ja) * 2003-04-25 2006-07-26 コニカミノルタフォトイメージング株式会社 撮像装置
US6920198B2 (en) * 2003-05-02 2005-07-19 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for processing a fluoroscopic image
JP4351522B2 (ja) * 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
KR100617781B1 (ko) * 2004-06-29 2006-08-28 삼성전자주식회사 이미지 센서의 화질 개선장치 및 방법
US7948531B2 (en) * 2004-08-24 2011-05-24 Panasonic Corporation Imaging apparatus and correction method of image data
US20060256215A1 (en) * 2005-05-16 2006-11-16 Xuemei Zhang System and method for subtracting dark noise from an image using an estimated dark noise scale factor
DE102006003596A1 (de) * 2006-01-25 2007-07-26 Sick Ag Verfahren und Vorrichtung zur Korrektur der Helligkeit eines durch eine Sensormatrix erzeugten Rohbilds
JP4476955B2 (ja) * 2006-03-17 2010-06-09 富士通マイクロエレクトロニクス株式会社 シェーディング補正回路とその制御方法
US7683945B2 (en) 2006-03-30 2010-03-23 Raytheon Company Responsivity correction for electro-optical imagers
US7813586B2 (en) 2006-08-07 2010-10-12 Mela Sciences, Inc. Reducing noise in digital images
US20080137985A1 (en) * 2006-12-08 2008-06-12 Alexander Mokhnatyuk Method, apparatus and system providing column shading correction for image sensor arrays
DE102007013620A1 (de) * 2007-03-21 2008-09-25 Siemens Ag Vorrichtung und Verfahren zur Überwachung von Festkörperdetektoren
JP2008278044A (ja) * 2007-04-26 2008-11-13 Canon Inc 撮像装置及びその制御方法
US8078001B2 (en) * 2007-05-11 2011-12-13 Micron Technology, Inc. Methods, apparatuses and systems for piecewise generation of pixel correction values for image processing
US8463068B2 (en) * 2007-08-09 2013-06-11 Micron Technology, Inc. Methods, systems and apparatuses for pixel value correction using multiple vertical and/or horizontal correction curves
JP5439746B2 (ja) 2008-05-27 2014-03-12 ソニー株式会社 評価画像生成回路および撮像装置
JP5162001B2 (ja) * 2011-05-16 2013-03-13 株式会社東芝 撮像装置、撮像方法
US10551510B2 (en) 2014-10-24 2020-02-04 Rigaku Corporation Data processing apparatus, method of obtaining characteristic of each pixel and method of data processing, and program
US9560294B2 (en) 2014-12-10 2017-01-31 Semiconductor Components Industries, Llc Systems and methods for pixel-level dark current compensation in image sensors
US9628730B2 (en) 2015-01-27 2017-04-18 Semiconductor Components Industries, Llc Dark current gradient estimation using optically black pixels
DE102019218182A1 (de) * 2019-11-25 2021-05-27 Robert Bosch Gmbh Verfahren zum Bearbeiten eines Bilds, neuronales Netzwerk und Vorrichtung zur automatischen Pflanzenklassifikation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2284238A1 (fr) * 1974-09-03 1976-04-02 Bausch & Lomb Filtre de dispositif correcteur de glissement pour signaux video
DE2841727B1 (de) * 1978-09-26 1979-12-13 Bosch Gmbh Robert Verfahren zur additiven und multiplikativen Stoersignalkompensation und Schaltung zur Durchfuehrung des Verfahrens
US4216503A (en) * 1979-03-26 1980-08-05 Xerox Corporation Signal restoration and gain control for image viewing devices
JPS58223984A (ja) * 1982-06-23 1983-12-26 Hitachi Ltd カラ−テレビジヨンカメラ
US4590520A (en) * 1983-11-28 1986-05-20 Ball Corporation Method and apparatus for detecting and filling-in dead spots of video signals from an image sensor
US4602291A (en) * 1984-05-09 1986-07-22 Xerox Corporation Pixel non-uniformity correction system
US4701784A (en) * 1984-06-01 1987-10-20 Matsushita Electric Industrial Co., Ltd. Pixel defect correction apparatus
FR2569510B1 (fr) * 1984-08-21 1986-11-21 Thomson Csf Dispositif de correction de signaux video pour systeme d'acquisition et d'analyse de signaux rapides utilisant une camera a fente
US5113246A (en) * 1985-10-11 1992-05-12 Canon Kabushiki Kaisha Image sensing apparatus for correcting a defect in color signals generated by a CCD
US4912558A (en) * 1988-12-27 1990-03-27 Eastman Kodak Company Optical image to video transfer system having enhanced resolution and contrast for dark areas of the image
JP2787710B2 (ja) * 1989-06-07 1998-08-20 株式会社ニコン 光電変換装置の信号補正装置
US5047863A (en) * 1990-05-24 1991-09-10 Polaroid Corporation Defect correction apparatus for solid state imaging devices including inoperative pixel detection

Also Published As

Publication number Publication date
DE69116905D1 (de) 1996-03-21
DE69116905T2 (de) 1996-06-13
KR910017895A (ko) 1991-11-05
EP0447187A3 (en) 1992-03-11
CA2038096A1 (en) 1991-09-14
EP0447187B1 (en) 1996-02-07
US5272536A (en) 1993-12-21
CA2038096C (en) 2001-07-10
EP0447187A2 (en) 1991-09-18

Similar Documents

Publication Publication Date Title
KR100202343B1 (ko) 셰이딩 보정 장치
EP0409964B1 (en) Detail processing method and apparatus providing uniform processing of horizontal and vertical detail components
US5157497A (en) Method and apparatus for detecting and compensating for white shading errors in a digitized video signal
AU609026B1 (en) Signal processor
US4945406A (en) Apparatus and accompanying methods for achieving automatic color balancing in a film to video transfer system
US5457494A (en) Image pickup signal processing apparatus
EP0574943B1 (en) Apparatus and method for limiting gain in a digital gamma corrector
US5216493A (en) Multipoint digital automatic white balance for a video system
WO1990013199A1 (en) Automatic brightness algorithm in a slide to video transfer unit
EP0401360A1 (en) Optical image to video transfer system having enhanced resolution and contrast for dark areas of the image
US5181098A (en) Procedure and device for the automatic correction of skew, of color superimposition, and of image uniformity for television cameras
US5767900A (en) Digital apparatus for contour enhancement of video signal
KR100381496B1 (ko) 화상 신호 처리 장치
US4051458A (en) Video amplitude related measurements in image analysis
US7239758B2 (en) Signal processing device for reducing noise of image signal, signal processing program, and signal processing method
KR100263149B1 (ko) 다크셰이딩 보정회로
JP3535966B2 (ja) イメージング装置
CA2324242C (en) Dark current and defective pixel correction apparatus
KR100727837B1 (ko) 카메라의 영상신호 처리장치
JP2754842B2 (ja) シェーディング補正回路
JP3387177B2 (ja) シェーディング補正回路
JP2004350202A (ja) 撮像装置及び補正方法
JP2805100B2 (ja) シェーディング補正回路
JP2754841B2 (ja) シェーディング補正回路
JP2805101B2 (ja) シェーディング補正回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee