JP2805100B2 - シェーディング補正回路 - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、複数の画素がマトリクス状に配置された撮
像素子の撮像出力信号のシェーディング成分を除去する
シェーディング補正回路に関する。

Ｂ 発明の概要 本発明は、複数の画素がマトリクス状に配置された撮
像素子の撮像出力信号のシェーディング成分を除去する
シェーディング補正回路であって、露光制御手段により
露光制御された撮像素子の撮像出力信号について、アナ
ログ・ディジタル変換器によりディジタル化された撮像
出力信号のレベルデータを水平方向に積分して得られる
水平方向のシェーディング成分に応じたシェーディング
補正データと、上記レベルデータを垂直方向に積分して
得られる垂直方向のシェーディング成分に応じたシェー
ディング補正データを記憶手段に記憶し、該記憶手段か
ら読み出される水平方向のシェーディング補正データ及
び垂直方向のシェーディング補正データに基づいて補正
信号形成手段によりシェーディング補正信号を形成し、
実際の撮影時に上記補正信号形成手段からのシェーディ
ング補正信号に基づいて補正処理手段により上記撮像素
子の撮像出力信号にシェーディング補正処理を自動的に
施すようにしたものである。

Ｃ 従来の技術 従来、撮影デバイスから得られる撮像出力信号は、撮
像デバイスの感度むらや暗電流の影響など種々の原因に
より発生するシェーディングすなわち画面の比較的に広
い範囲に亘る明暗の歪みを伴うことが知られている。例
えば、電荷結合素子（CCD:Charge Colpled Device）に
より形成されるCCD撮像素子等の固体撮像素子では、そ
の信号電荷の転送方式としてフレームトランスファ型や
インターライントランスファ型、フレームインターライ
ントランスファ型などの各種方式を採用したイメージセ
ンサが提供されているが、いずれのものもマトリクス状
に配置された複数の画素の信号電荷を垂直方向に転送し
て水平転送レジスタを介して１水平走査期間で１水平ラ
イン分ずつ順次に読み出し、１垂直走査期間で１画面分
の全画素の信号電荷を読み出すことにより撮像出力信号
を得るようにしているので、上記水平転送レジスタに転
送される時間に比例した暗電流が信号電荷に加算される
こととなり、この暗電流が１垂直走査期間での鋸歯状波
的に輝度変化すなわち垂直方向のシェーディングの原因
となる。また、上記水平転転送レジスタにおける暗電流
が１水平走査期間での鋸歯状波的な輝度変化すなわち水
平方向のシェーディングの原因となる。

一般に、上記シェーディングは、画面周辺部で出力が
小さくなる白（変調）シェーディングと、黒レベルが画
面に亘って均一でない黒（重畳）シェーディングがあ
る。白シェーディングに対しては乗算器、黒シェーディ
ングに対しては加算器で、シェーディング補正信号をア
ナログ的に撮像出力信号に混合することにより、シェー
ディング補正処理が行われる。上記シェーディング補正
信号は、水平，垂直両方向の鋸歯状波信号とパラボラ波
信号を作り、これらを合成することにより形成される。

従来のシェーディング補正回路は、鋸歯状波信号及び
パラボラ波信号の各信号発生器の出力レベルがボリュー
ム等のレベル調整器で手動操作により可変調整できるよ
うになっており、適正なシェーディング補正処理が行わ
れるように、波形モニタを見ながら上記各信号発生器の
出力レベルを手動操作により調整するようにしていた。

また、被写体像の色成分を例えば赤色成分，緑色成
分，青色成分に色分解して、各色成分の画像を３枚の撮
像素子により個別に撮像する３板式のカラー撮像装置で
は、上記撮像素子毎にシェーディング補正処理が行われ
る。

Ｄ 発明が解決しようとする課題 ところで、従来のシェーディング補正回路では、適正
なシェーディング補正処理が行われるように、波形モニ
タを見ながら鋸歯状波信号及びパラボラ波信号の各信号
発生器の出力レベルを手動操作により調整するようにし
ていたので、その調整を正確に行うのためには時間かけ
て調整作業を行う必要があり、また、上記調整作業に熟
練を必要とする。特に、３板式のカラー撮像装置では、
上記撮像素子毎にシェーディング補正処理を行う必要が
あり、その調整作業に多大な手間と時間を要するという
問題点があった。

そこで、本発明は、上述の如き従来のシェーディング
補正回路の問題点に鑑み、記憶容量の少ない記憶手段を
用いてシェーディング補正処理を迅速且つ正確に行うこ
とができるようにしたシェーディング補正回路を提供す
るものである。

Ｅ 課題を解決するための手段 本発明は、複数の画素がマトリクス状に配置された撮
像素子の撮像出力信号のシェーディング成分を除去する
シェーディング補正回路であって、上記撮像素子の露光
制御手段と、上記撮像素子の撮像出力信号をディジタル
化するアナログ・ディジタル変換器と、上記露光制御手
段により露光制御された上記撮像素子の撮像出力信号に
ついて、上記アナログ・ディジタル変換器によりディジ
タル化された撮像出力信号のレベルデータを水平方向に
積分して得られる水平方向のシェーディング成分に応じ
たシェーディング補正データと、上記レベルデータを垂
直方向に積分して得られる垂直方向のシェーディング成
分に応じたシェーディング補正データを記憶する記憶手
段と、該記憶手段から読み出される水平方向のシェーデ
ィング補正データ及び垂直方向のシェーディング補正デ
ータに基づいてシェーディング補正信号を形成する補正
信号形成手段と、撮影時に上記補正信号形成手段により
形成されるシェーディング補正信号に基づいて上記撮像
素子の撮像出力信号にシェーディング補正処理を施す補
正処理手段とを備え、上記アナロク・ディジタル変換器
の出力信号をシェーディング補正処理済の撮像出力信号
として後段の信号処理回路に供給するようになされてい
ることを特徴とする。

Ｆ 作用 本発明に係るシェーディング補正回路では、露光制御
手段により露光制御された撮像素子の撮像出力信号につ
いて、アナログ・ディジタル変換器によりディジタル化
された撮像出力信号のレベルデータを水平方向に積分し
て得られる水平方向のシェーディング成分に応じたシェ
ーディング補正データと、上記レベルデータを垂直方向
に積分して得られる垂直方向のシェーディング成分に応
じたシェーディング補正データを記憶手段に記憶する。
そして、上記該記憶手段から読み出される水平方向のシ
ェーディング補正データ及び垂直方向のシェーディング
補正データに基づいて補正信号形成手段によりシェーデ
ィング補正信号を形成し、実際の撮影時に上記補正信号
形成手段からのシェーディング補正信号に基づいて補正
処理手段により上記撮像素子の撮像出力信号にシェーデ
ィング補正処理を自動的に施す。

例えば、上記露光制御手段によって露光制御され上記
撮像素子の撮像面に光が入射しない状態で上記アナログ
・ディジタル変換器によりディジタル化された撮像出力
信号のレベルデータを黒シェーディング補正データとし
て上記記憶手段に記憶するとともに上記撮像素子の撮像
面全面に光量の均一な光が入射した状態で上記アナロク
・ディジタル変換器によりディジタル化された撮像出力
信号のレベルデータを白シェーディング補正データとし
て上記記憶手段に記憶し、上記記憶手段から読み出され
る上記黒シェーディング補正データ及び白シェーディン
グ補正データに基づいて前記補正信号形成手段により黒
シェーディング補正信号及び白シェーディング補正信号
を形成し、撮影時に、上記補正信号形成手段により形成
される黒シェーティング補正信号を上記撮像素子の撮像
出力信号から減算することにより、該撮像出力信号に黒
シェーディング補正処理を上記補正処理手段により施す
とともに、上記補正信号形成手段により形成される白シ
ェーディング補正信号で上記撮像素子の撮像出力信号を
除算することにより、該撮像出力信号に白シェーディン
グ補正処理を上記補正処理手段により施す。

Ｇ 実施例 以下、本発明に係るシェーディング補正回路の一実施
例について、図面に従い詳細に説明する。

第１図に示す実施例は、３板式カラー撮像装置に本発
明を適用したもので、第1,第２及び第３の撮像素子（1
R），（1G），（1B）により得られるRGB各チャンネルの
撮像出力信号E_R,E_G,E_Bが前置増幅器（2R），（2G），
（2B）を介して供給される補正処理回路（３）を備え
る。

この実施例において、上記撮像素子（1R），（1G），
（1B）は、上記３板式カラー撮像装置の撮像部をなすも
のであって、撮像レンズ（４）やアイリス機構（５）、
色分解プリズム（６）等から成る撮像光学系（７）に設
けられている。また、上記撮像素子（1R），（1G），
（1B）は、第２図に示すように水平方向にＭ個、垂直方
向にＮ個のＭ×Ｎ個の画素S₁₁〜S_MNがマトリクス状に配
置されたCCDイメージセンサであって、１垂直走査期間
で１画面分の全画素S₁₁〜S_MNの信号電荷が読み出される
ように、図示しないCCD駆動部により駆動される。

そして、上記第１の撮像素子（1R）は、上記色分解プ
リズム（６）により色分解された被写体像の赤色成分の
撮像出力信号E_RをＲチャンネル信号として上記前置増幅
器（2R）を介して上記補正処理回路（３）に供給する。
また、上記第２の撮像素子（1G）は、上記色分解プリズ
ム（６）により色分解された被写体像の緑色成分の撮像
出力信号E_GをＧチャンネル信号として上記前置増幅器
（2G）を介して上記補正処理回路（３）に供給する。さ
らに、上記第２の撮像素子（1B）は、上記色分解プリズ
ム（６）により色分解された被写体像の青色成分の撮像
出力信号E_BはＢチャンネル信号として上記前置増幅器
（2G）を介して上記補正処理回路（３）に供給する。

また、上記補正処理回路（３）は、上記撮像素子（1
R），（1G），（1B）により得られるRGB各チャンネルの
撮像出力信号E_R,E_G,E_Bについて、黒シェーディング補正
処理及び白シェーディング補正処理を行うものであっ
て、上記撮像出力信号E_R,E_G,E_Bが供給されるRGB各チャ
ンネルの減算器（8R），（8G），（8B）と、これら各減
算器（8R），（8G），（8B）による各減算出力信号がそ
れぞれ可変利得増幅器（9R），（9G），（9B）を介して
供給されるRGB各チャンネルの除算器（10R），（10
G），（10B）とを備えてなる。

この補正処理回路（３）において、上記各減算器（8
R），（8G），（8B）は、RGB各チャンネルの撮像出力信
号E_R,E_G,E_Bに黒シェーディング補正処理を施すもので、
後述するシェーディング補正信号形成部（14）から供給
されるRGB各チャンネルの黒シェーディング補正信号B
_RSH,B_GSH,B_BSHを上記撮像出力信号E_R,E_G,E_Bから減算す
ることにより、黒シェーディング補正処理を行う。ま
た、上記各可変利得増幅器（9R），（9G），（9B）は、
RGB各チャンネルの撮像出力信号E_R,E_G,E_Bについてホワ
イトバランス調整やブラックバランス調整等の信号レベ
ル調整を行うもので、後述するシステムコントローラ
（27）から供給されるRGB各チャンネルの制御信号によ
り各利得が制御される。さらに、上記各除算器（10
R），（10G），（10B）は、RGB各チャンネルの撮像出力
信号E_R,E_G,E_Bに白シェーディング補正処理を施すもの
で、後述するシェーディング補正信号形成部（14）から
供給されるRGB各チャンネルの白シェーディング補正信
号W_RSH,W_GSH,W_BSHで上記撮像出力信号E_R,E_G,E_Bを除算す
ることにより、白シェーディング補正処理を行う。

なお、上記除算器（10R），（10G），（10B）には、
白シェーディング補正信号W_RSH,W_GSH,W_BSHの逆数をRGB
各チャンネルの撮像出力信号E_R,E_G,E_Bに乗算する乗算器
を用いるようにしても良い。

そして、上記補正処理回路（３）による補正処理の施
された上記撮像出力信号E_R,E_G,E_Bは、上記補正処理回路
（３）からそれぞれプニリー回路（11R），（11G），
（11B）を介してRGB各チャンネルのA/D変換器（12R），
（12G），（12B）に供給される。

ここで、上記プリニー回路（11R），（11G），（11
B）は、上記A/D変換器（12R），（12G），（12B）の入
力信号レベルがダイナミックレンジを超えることの無い
ように、上記補正処理回路（３）から出力される上記RG
B各チャンネルの撮像出力信号E_R,E_G,E_Bに非線形処理を
施す。

さらに、上記A/D変換器（12R），（12G），（12B）
は、上記補正処理回路（３）による補正処理が施された
各撮像出力信号E_R,E_G,E_Bについて、それぞれ信号レベル
を示すレベルデータを形成する。上記A/D変換器（12
R），（12G），（12B）により得られるRGB各チャンネル
の撮像出力信号E_R,E_G,E_Bのレベルデータは、シェーディ
ング補正処理済の撮像出力同時データD_R,D_G,D_Bとして、
それぞれ欠陥補正処理回路（13R），（13G），（13B）
を介してシェーディング補正信号形成部（14）と図示し
ない後段の信号処理回路に供給される。

なお、上記欠陥補正処理回路（13R），（13G），（13
B）は、上記撮像素子（1R），（1G），（1B）の欠陥画
素による信号電荷すなわちRGB各チャンネルの撮像出力
信号E_R,E_G,E_Bについて、その信号レベルを補正するよう
に欠陥補正処理を施すもので、上記撮像素子（1R），
（1G），（1B）について予め検出した欠陥画素のレベル
データに基づいて上記欠陥補正処理を行うようになって
いる。

また、上記シェーディング補正信号形成部（14）は、
上記RGB各チャンネルの撮像出力同時データD_R,D_G,D_Bが
供給される各ローパスフィルタ（15R），（15G），（15
B）、これらローパスフィルタ（15R），（15G），（15
B）を介して上記撮像出力同時データD_R,D_G,D_Bが供給さ
れるデータセレクタ（16）、このデータセレクタ（16）
により選択された点順次データＤ〔R/G/B〕が供給され
るデータ処理回路（17）、このデータ処理回路（17）に
接続された情報の書き換え自在なランダムアクセスメモ
リ（RAM:Random Access Memory）によるワーキングメモ
リ（18）及び電気的に情報の消去可能なリードオンリメ
モリ（EEPROM:Electrically Erasable and Programable
Read Only Memory）によるバックアップメモリ（1
9）、上記データ処理回路（17）から点順次に出力され
る黒シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕を
RGB各チャンネルに分配するデータセレクタ（20）、上
記データ処理回路（17）から点順次に出力される白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕をRGB各チ
ャンネルに分配するデータセレクタ（21）、上記データ
セレクタ（20）により分配されたRGB各チャンネルの黒
シェーディング補正データＤ〔B_RSH〕,D〔B_GSH〕,D〔B
_BSH〕をそれぞれアナログ化する各D/A変換器（22R），
（22G），（22B）、上記データセレクタ（21）により分
配されたRGB各チャンネルの白シェーディング補正デー
タＤ〔W_RSH〕,D〔W_GSH〕,D〔W_BSH〕をそれぞれアナログ
化する各D/A変換器（23R），（23G），（23B）、これら
D/A変換器（22R），（22G），（22B），（23R），（23
G），（23B）の出力側に設けた各ローパスフィルタ（24
R），（24G），（24B），（25R），（25G），（25B）に
より構成されている。

このシェーディング補正信号形成部（14）において、
上記ローパスフィルタ（13R），（13G），（13B）は、
それぞれ上記A/D変換器（13R），（13G），（13B）のク
ロック周波数の1/8の周波数を遮断周波数とするディジ
タルフィルタであって、上記撮像出力同時データD_R,D_G,
D_Bの帯域を1/8に制限する帯域制限処理を施す。

また、上記データセレクタ（16）は、上記ローパスフ
ィルタ（13R），（13G），（13B）により帯域制限処理
が施されたR,G,B各チャンネルの撮像出力同時データD_R,
D_G,D_Bを１チャンネルずつ点順次に選択して、データ数
を1/8に間引いた点順次データＤ〔R/G/B〕を形成する。
このデータセレクタ（15）により形成される点順次デー
タＤ〔R/G/B〕は、第２図に斜線を付して示す上記撮像
素子（1R），（1G），（1B）の各全画素S₁₁〜S_MNの８画
素毎の信号電荷による撮像出力信号の信号レベルを点順
次に示すものとなる。

ここで、上記撮像素子（1R），（1G），（1B）は、上
記撮像光学系（７）のアイリス機構（５）の駆動部（2
8）が上記システムコントローラ（27）によって制御さ
れ、黒シェーディング特性を検出する際には、上記アイ
リス機構（６）が閉成されて各撮像面に光が入射しない
状態で撮像動作を行い、また、白シェーティング特性の
検出を行う場合には、上記アイリス機構（５）が開成さ
れ、例えばポルタパターン等の白色パターンを用いて撮
像面全面に輝度100％に相当する光量の均一な光が入射
する状態で撮像を行う。

そして、上記データ処理回路（17）は、上記撮像素子
（1R），（1G），（1B）の黒シェーディング特性及び白
シェーディング特性に応じた黒シェーディング補正デー
タＤ〔B_RSH/B_GSH/B_BSH〕及び白シェーディング補正デー
タＤ〔W_RSH/W_GSH/W_BSH〕を上記データセレクタ（16）か
ら供給される点順次データＤ〔R/G/B〕に基づいて求め
て第３図に示すように上記ワーキングメモリ（18）に点
順次に記憶する。さらに、上記データ処理回路（17）
は、実際の撮像動作時に、上記ワーキングメモリ（18）
から上記黒シェーディング補正データＤ〔B_RSH/B_GSH/B
_BSH〕及び白シェーディング補正データＤ〔W_RSH/W_GSH/W
_BSH〕を点順次に読み出して、上記各セレクタ（20），
（21）を介して出力する。

この実施例において、上記データ処理回路（17）は、
上記撮像素子（1R），（1G），（1B）の各全画素S₁₁〜S
_MNの８画素毎の信号電荷による撮像出力信号の信号レベ
ルを点順次に示す点順次データＤ〔R/G/B〕について、
第２図に示すように、水平方向で同じ位置P_h1〜P_hmにあ
る画素の撮像出力レベルを示すレベルデータを積分する
ことにより、S/Nを高めたレベルデータを用いて水平方
向のシェーディング特性を示すデータ列Ｄ〔l_h1〜l_hm〕
を得て、このデータ列Ｄ〔l_h1〜l_hm〕から水平方向のシ
ェーディング補正データを点順次に形成するともに、垂
直方向で同じ位置P_v1〜P_vmにある画素の撮像出力レベル
を示すレベルデータを積分することにより、S/Nを高め
たレベルデータを用いて垂直方向のシェーディング特性
を示すデータ列Ｄ〔l_v1〜l_vm〕を得て、このデータ列Ｄ
〔l_v1〜l_vm〕から垂直方向のシェーディング補正データ
を点順次に形成する。

このようなデータ処理回路（17）は、例えば第４図の
ように構成される。

すなわち、第４図に示すデータ処理回路（17）におい
て、上記データセレクタ（15）からの点順次データＤ
〔R/G/B〕は、クリップ回路（31）に供給される。この
クリップ回路（31）は、上記点順次データＤ〔R/G/B〕
について、上記撮像素子（1R），（1G），（1B）の各全
画面毎の平均値を点順次に減じた後に、下位ｎビットに
クリップする処理を行い、このクリップ処理済の点順次
データＤ〔R/G/B〕をダウンサンプリング回路（32）に
供給する。このダウンサンプリング回路（32）は、上記
クリップ処理済の点順次データＤ〔R/G/B〕について例
えば、 の伝達関数Ｈ（ｚ）を有するディジタルフィルタによ
り、上記撮像素子（1R），（1G），（1B）のシェーディ
ング特性を示す上記点順次データＤ〔R/G/B〕の帯域を1
/16に帯域制限する。

このダウンサンプリング回路（32）によるダウンサン
プリング処理済の点順次データＤ〔R/G/B〕は、アキュ
ムレータ（33）に供給される。このアキュームレータ
（33）は、上記点順次データＤ〔R/G/B〕について、上
記ワーキングメモリ（18）を用いて、第２図に示すよう
に、水平方向で同じ位置P_h1〜P_hnにある画素の撮像出力
レベルを示すレベルデータを同時加算して積分すること
により、各撮像素子（1R），（1G），（1B）毎の水平方
向のシェーディング成分に応じたシェーディング補正デ
ータとして黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕_Ｈ及び白シェーディング補正データＤ〔W_RSH/W
_GSH/W_BSH〕_Ｈをそれぞれ点順次に形成するとともに、垂
直方向で同じ位置P_v1〜P_vmにある画素の撮像出力レベル
を示すレベルデータを積分することにより、各撮像素子
（1R），（1G），（1B）毎の垂直方向のシェーディング
成分に応じたシェーディング補正データとして黒シェー
ディング補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｖ及び白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｖをそれぞ
れ点順次に形成する。ここで、上記水平方向の黒シェー
ディング補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｈ及び白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈは、それ
ぞれレジスタ上での同期加算により形成され、また、上
記垂直方向の黒シェーディング補正データＤ〔B_RSH/B
_GSH/B_BSH〕_Ｖ及び白シェーディング補正データＤ〔W_RSH
/W_GSH/W_BSH〕_Ｖは、上記ワーキングメモリ（18）を用い
て、それぞれメモリ上での同期加算により形成される。

このようにして上記点順次データＤ〔R/G/B〕から形
成される上記撮像素子（1R），（1G），（1B）の水平方
向の黒シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕
_Ｈと及び白シェーディング補正データＤ〔W_RSH/W_GSH/W
_BSH〕_Ｈ及び垂直方向の黒シェーディング補正データＤ
〔B_RSH/B_GSH/B_BSH〕_Ｖと白シェーディング補正データＤ
〔W_RSH/W_GSH/W_BSH〕_Ｖは、それぞれ上記ワーキングメモ
リ（18）に点順次に書き込まれ記憶される。

また、上記ワーキングメモリ（18）に記憶された水平
方向の黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕_Ｈと白シェーディング補正データＤ〔W_RSH/W_GSH/
W_BSH〕_Ｈ及び垂直方向の黒シェーディング補正データＤ
〔B_RSH/B_GSH/B_BSH〕_Ｖと白シェーディング補正データＤ
〔W_RSH/W_GSH/W_BSH〕_Ｖは、シェーディング補正処理をRG
B各チャンネルの撮像出力信号E_R,E_G,E_Bに施す際に、上
記ワーキングメモリ（18）から点順次に読み出され、バ
ッファ（34））を介してデータセパレータ（35）に供給
される。

上記データセパレータ（35）は、水平方向の黒シェー
ディング補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｈ及び白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈと垂直方
向の黒シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕
_Ｖ及び白シェーディング補正データＤ〔W_RSH/W_GSH/
W_BSH〕_Ｖとを分離して、上記水平方向の黒シェーディン
グ補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｈ及び白シェーディ
ング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈを補間処理回路
（36）に供給し、また、上記垂直方向の黒シェーディン
グ補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｖ及び白シェーディ
ング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｖを各加算器（3
7），（38）に供給する。

上記補間処理回路（36）は、上記データセパレータ
（35）からクロック周波数の1/8のデータレートで点順
次に供給される水平方向の黒シェーディング補正データ
Ｄ〔B_RSH/B_GSH/B_BSH〕_Ｈ及び白シェーディング補正デー
タＤ〔W_RSH/W_GSH/W_BSH〕_Ｈについて、平均値補間処理を
施し、上記黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕_Ｈと上記白シェーディング補正データＤ〔W_RSH/W
_GSH/W_BSH〕_Ｈとを分離して1/4のデータレートで出力す
る。

上記補間処理回路（35）により得られる1/4のデータ
レートの水平方向の黒シェーディング補正データＤ〔B
_RSH/B_GSH/B_BSH〕_Ｈは、上記加算器（37）に供給され
る。この加算器（37）は、上記水平方向の黒シェーディ
ング補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｈと上記垂直方向
の黒シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕_Ｖ
とを加算することにより、水平方向及び垂直方向の黒シ
ェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕を形成し
て、クリップ回路（39）を介して出力する。

また、上記補間処理回路（36）により得られる1/4の
データレートの水平方向の及び白シェーディング補正デ
ータＤ〔W_RSH/W_GSH/W_BSH〕_Ｈは、上記加算器（38）に供
給される。この加算器（38）は、上記水平方向の白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈと上記垂
直方向の白シェーディング補正データＤ〔W_RSH/W_GSH/W
_BSH〕_Ｖとを加算して、水平方向及び垂直方向の白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕を形成し
て、上記クリップ回路（39）を介して出力する。

上記データ処理回路（17）から点順次に出力される黒
シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕が供給
される上記セレクタ（20）は、上記黒シェーディング補
正データＤ〔B_RSH/B_GSH/B_BSH〕を上記RGB各チャンネル
のD/A変換器（23R），（23G），（23B）に分配供給する
もので、例えばラッチ回路により構成される。そして、
上記D/A変換器（23R），（23G），（23B）は、上記セレ
クタ（20）から供給される上記黒シェーディング補正デ
ータＤ〔B_RSH〕,D〔B_GSH〕,D〔B_BSH〕をそれぞれアナロ
グ化する。

上記黒シェーディング補正データＤ〔B_RSH〕をアナロ
グ化する上記D/A変換器（23R）の出力信号は、上記ロー
パスフィルタ（25R）を介して上記補正処理回路（３）
のＲチャンネルの減算器（8R）に黒シェーディング補正
信号B_RSHとして供給される。また、上記黒シェーディン
グ補正データＤ〔B_GSH〕をアナログ化する上記D/A変換
器（23G）の出力信号は、上記ローパスフィルタ（25G）
を介して上記補正処理回路（３）のＧチャンネルの減算
器（8G）に黒シェーディング補正信号B_GSHとして供給さ
れる。さらに、上記黒シェーディング補正データＤ〔B
_BSH〕をアナログ化する上記D/A変換器（23B）の出力信
号は、上記ローパスフィルタ（26B）を介して上記補正
処理回路（３）のＢチャンネルの減算器（8B）に黒シェ
ーディング補正信号B_BSHとして供給される。

また、上記データ処理回路（17）から点順次に出力さ
れる上記白シェーディング補正データＤ〔W_RSH/W_GSH/W
_BSH〕が供給される上記セレクタ（21）は、上記白シェ
ーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕を上記RGB
各チャンネルのD/A変換器（24R），（24G），（24B）に
分配供給するもので、例えばラッチ回路により構成され
る。そして、上記D/A変換器（24R），（24G），（24B）
は、上記セレクタ（21）から供給される上記白シェーデ
ィング補正データＤ〔B_RSH〕,D〔B_GSH〕,D〔B_BSH〕をそ
れぞれアナログ化する。

上記白シェーディング補正データＤ〔W_RSH〕をアナロ
グ化する上記D/A変換器（24R）の出力信号は、上記ロー
パスフィルタ（26R）を介して上記補正処理回路（３）
のＲチャンネルの除算器（8R）に白シェーディング補正
信号W_RSHとして供給される。また、上記白シェーディン
グ補正データＤ〔W_GSH〕をアナログ化する上記D/A変換
器（24G）の出力信号は、上記ローパスフィルタ（26G）
を介して上記補正処理回路（３）のＧチャンネルの除算
器（8G）に白シェーディング補正信号W_GSHとして供給さ
れる。さらに、上記白シェーディング補正データＤ〔W
_BSH〕をアナログ化する上記D/A変換器（24B）の出力信
号は、上記ローパスフィルタ（26B）を介して上記補正
処理回路（３）のＢチャンネルの除算器（8B）に白シェ
ーディング補正信号W_BSHとして供給される。

この実施例のシェーディング補正回路は、上記システ
ムコントローラ（27）によって第５図のフローチャート
に示すように制御される。

すなわち、シェディング補正モードが設定されると、
先ず、黒シェーディング特性の検出動作に入り、第１の
ステップS₁では、上記アイリス機構（６）を閉成させ
る。これにより、上記撮像素子（1R），（1G），（1B）
は、各撮像面に光が入射しない状態で撮像動作を行う。

次の第２ステップS₂では、上記ワーキングメモリ（1
8）の黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕を全て０に設定し、また、白シェーディング補正
データＤ〔W_RSH/W_GSH/W_BSH〕を全て１に設定する。

そして、次の第３ステップS₃では、上記各撮像面に光
が入射しない状態で上記撮像素子（1R），（1G），（1
B）により得られる撮像出力信号E_R,E_G,E_Bについて、上
記データ処理回路（17）により点順次データＤ〔R/G/
B〕に基づいて黒シェーディング補正データＤ〔B_RSH/B
_GSH/B_BSH〕を形成して上記ワーキングメモリ（18）に点
順次に記憶する。

次の第４ステップS₄では、上記データ処理回路（17）
により、上記ワーキングメモリ（18）から黒シェーディ
ング補正データＤ〔B_RSH/B_GSH/B_BSH〕及び白シェーディ
ング補正データＤ〔W_RSH/W_GSH/W_BSH〕を点順次に読み出
して、上記撮像素子（1R），（1G），（1B）からの撮像
出力信号E_R,E_G,E_Bに上記補正処理回路（３）によりシェ
ーディング補正処理を施し、シェーディング補正処理済
の撮像出力信号E_R,E_G,E_Bについて黒シェーディング補正
誤差を例えば最少自乗法等により検出する。

次の第５ステップS₅では、上記第４ステップS₄におい
て検出されたシェーディング補正処理済の撮像出力信号
E_R,E_G,E_Bの黒シェーディング補正誤差が所定量以下にな
っているか否かを判定する。この第５ステップS₅におけ
る判定結果が「NO」すなわち上記シェーディング補正誤
差が大きい場合には、第６ステップS₆に移って上記シス
テムコントローラ（27）によりシェーディング補正誤差
を小さくする方向に上記補正処理回路（３）の各可変利
得増幅器（9R），（9G），（9B）の利得制御を行ってか
ら、上記第２ステップS₂に戻り、上記第２ステップS₂か
ら第６ステップS₆までの動作を繰り返し行う。また、上
記第５ステップS₅における判定結果が「YES」すなわち
上記シェーディング補正誤差が大きい場合には、シェー
ディング補正処理済の撮像出力信号E_R,E_G,E_Bのシェーデ
ィング補正誤差が所定量以下になると、黒シェーディン
グ特性の検出動作を終了して、第７ステップS₇に移る。

この第７ステップS₇では、引き続き白シェーディング
特性の検出動作を行うか否かの判定動作を行い、その判
定結果の「NO」すなわち白シェーディング特性の検出動
作を行わない場合にはシェーディング特性の検出モード
の制御動作を終了する。また、上記第７ステップS₇にお
ける判定結果が「YES」すなわち白シェーディング特性
の検出動作を行う場合には、次の第８ステップS₈に移
る。

この第８のステップS₈では、上記アイリス機構（６）
を開成させる。そして、上記撮像素子（1R），（1G），
（1B）は、例えばポルタパターン等の白色パターンを用
いて、撮像面全面に輝度100％に相当する光量の均一な
光が入射する状態で撮像を行う。

そして、次の第９ステップS₉では、上記各撮像面全面
に輝度100％に相当する光量の均一な光が入射する状態
で上記撮像素子（1R），（1G），（1B）により得られる
撮像出力信号E_R,E_G,E_Bについて、上記データ処理回路
（17）により点順次データＤ〔R/G/B〕に基づいて白シ
ェーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕を形成し
て上記ワーキングメモリ（18）に点順次に記憶する。

次の第10ステップS₁₀では、上記データ処理回路（1
7）により、上記ワーキングメモリ（18）から黒シェー
ディング補正データＤ〔B_RSH/B_GSH/B_BSH〕及び白シェー
ディング補正データＤ〔W_RSH/W_GSH/W_BSH〕を点順次に読
み出して、上記撮像素子（1R），（1G），（1B）からの
撮像出力信号E_R,E_G,E_Bに上記補正処理回路（３）により
シェーディング補正処理を施し、シェーディング補正処
理済の撮像出力信号E_R,E_G,E_Bについて白シェーディング
補正誤差を例えば最少自乗法等により検出する。

次の第11ステップS₁₁では、上記第10ステップS₁₂にお
いて検出されたシェーディング補正処理済の撮像出力信
号E_R,E_G,E_Bの白シェーディング補正誤差が所定量以下に
なっているか否かを判定する。この第11ステップS₁₁に
おける判定結果が「NO」すなわち上記白シェーディング
補正誤差が大きい場合には、第12ステップS₁₂に移って
上記システムコントローラ（27）により白シェーディン
グ補正誤差を小さくする方向に上記補正処理回路（３）
の各可変利得増幅器（9R），（9G），（9B）の利得制御
を行い、さらに、第13ステップS₁₃で上記ワーキングメ
モリ（18）上の白シェーディング補正データＤ〔W_RSH/W
_GSH/W_BSH〕を全て１に設定してから、上記第９ステップ
S₉に戻り、上記第９ステップS₉から第13ステップS₁₃ま
での動作を繰り返し行う。また、この第11ステップS₁₁
における判定結果が「YES」すなわちシェーディング補
正処理済の撮像出力信号E_R,E_G,E_Bの白シェーディング補
正誤差が所定量以下になると、白シェーディング特性の
検出動作を終了し、第13ステップS₁₃に移ってホワイト
バランス調整処理を行ってから、シェーディング特性の
検出モードの制御動作を終了する。

上記第13ステップS₁₃では、上記撮像素子（1R），（1
G），（1B）により得られるRGB各チャンネルの撮像出力
信号E_R,E_G,E_Bについて、このようにして上記ワーキング
メモリ（18）に点順次に取り込まれた黒シェーディング
補正データＤ〔B_RSH/B_GSH/B_BSH〕に基づく黒シェーディ
ング補正処理及び白シェーディング補正データＤ〔W_RSH
/W_GSH/W_BSH〕に基づく白シェーディング補正処理を施し
た状態で、各チャンネルの撮像出力同時データD_R,D_G,D_B
が互いに等しい信号レベルを示すように、上記補正処理
回路（３）の各可変利得増幅器（9R），（9G），（9B）
の利得設定を行うことによりホワイトバランス調整を行
う。

ここで、上記撮像素子（1R），（1G），（1B）の各撮
像面に光が入射しない状態でのシェーディング特性すな
わち黒シェーディング特性の検出動作は、上記アイリス
機構（５）を閉成することにより随時行うことができる
のであるが、上記白シェーディング特性の検出動作は、
例えばポルタパターン等の白色パターンを用いて、上記
撮像素子（1R），（1G），（1B）の各撮像面全面に輝度
100％に相当する光量の均一な光が入射する状態で撮像
を行う必要があり、頻繁に行うことができないので、上
記白シェーディング特性の検出動作により求めた最新の
白シェーディング補正データを上記EEPROMによるバック
アップメモリ（19）に記憶しておく。

一般に撮像素子のシェーディング特性は撮像面の中心
部よりも周縁部分の方が大きな変化を示すので、撮像面
の中心部のデータ数が少なくなるようデータを間引くこ
とにより、上記バックアップメモリ（19）の記憶容量を
節約することができる。例えば、水平方向の白シェーデ
ィング補正データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈに対しては、
データ数を撮像面の周縁部で1/8に間引き、中央部では1
/128のデータ数に間引くダウンサンプリング処理を施
し、また、垂直方向の白シェーディング補正データＤ
〔W_RSH/W_GSH/W_BSH〕_Ｖに対しては、データ数を撮像面の
周縁部で1/4に間引き、中央部分では1/32のデータ数に
間引くダウンサンプリング処理を施す。

この実施例では、上記白シェーディング特性の検出動
作により求めた最新の白シェーディング補正データＤ
〔W_RSH/W_GSH/W_BSH〕を上記ワーキングメモリ（18）から
読み出して、ダウンサンプリング処理を施すことにより
データを間引いて上記バックアップメモリ（19）に記憶
し、また、このバッファメモリ（19）から読み出される
データ数の少ない白シェーディング補正データに補間処
理を施して白シェーディング補正データとしてバッファ
回路（41）を介して上記ワーキングメモリ（18）に書き
込む処理回路（40）を上記データ処理回路（17）に設け
てある。

上記処理回路（40）におけるデータの間引き及び補間
処理は、例えば伝達関数Ｈ（ｚ）が、 のディジタルフィルタを用いて、そこに通すデータのレ
ートを順次に1/2（２倍）にすることにより、実現する
ことができる。

また、上記シェーディング補正信号形成部（13）で
は、上記D/A変換器（23R），（23G），（23B）からロー
パスフィルタ（25R），（25G），（25B）を介して上記
補正処理回路（３）に供給されるRGB各チャンネルの黒
シェーディング補正信号B_RSH,B_GSH,B_BSH及び上記D/A変
換器（24R），（24G），（24B）からローパスフィルタ
（26R），（26G），（26B）を介して上記補正処理回路
（３）に供給される白シェーディング補正データW_RSH,W
_GSH,W_BSHは、それぞれ上記ローパスフィルタ（25R），
（25G），（25B），（26R），（26G），（26B）のフィ
ルタ特性により第６図のＡに破線で示すように、立ち上
がりエッジおよび立ち下がりエッジの波形が鈍ってしま
い適正な補正処理を行うこができなくなる虞れがある。
そこで、この実施例におけるシェーディング補正信号形
成部（13）では、上記ワーキングメモリ（18）から上記
水平方向の黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕_Ｈ及び白シェーディング補正データＤ〔W_RSH/W
_GSH/W_BSH〕_Ｈを読み出す際に、各ラインの先頭データを
早めに期間Ｔだけ繰り返し読み出すことにより、第６図
のＢに示すように、上記ローパスフィルタ（25R），（2
5G），（25B），（26R），（26G），（26B）のフィルタ
特性による波形歪みの影響が正規の補正期間T₀に現れな
いようにして、適正な補正処理を行うことができるよう
にする。

上述のようにこの実施例のシェーディング補正回路で
は、アイリス機構（５）により露光制御される第1,第２
及び第３の撮像素子（1R），（1G），（1B）の撮像出力
信号E_R,E_G,E_Bについて、RGB各チャンネルのA/D変換器
（12R），（12G），（12B）によりディジタル化された
撮像出力データD_R,D_G,D_Bから各撮像素子（1R），（1
G），（1B）毎のシューディング補正データを形成してR
AMによるワーキングメモリ（18）に記憶しておくので、
実際の撮影時に、上記ワーキングメモリ（18）から読み
出されるシェーディング補正データに基づいて、各撮像
素子（1R），（1G），（1B）毎のシェーディング補正信
号を形成し、上記各撮像素子（1R），（1G），（1B）の
撮像出力信号E_R,E_G,E_Bにシェーディング補正処理を自動
的に施すことができる。

しかも、この実施例のシェーディング補正回路では、
アイリス機構（５）により第1,第２及び第３の撮像素子
（1R），（1G），（1B）の各撮像面に光が入射しない状
態に露光制御して、この露光制御状態で上記撮像素子
（1R），（1G），（1B）の撮像出力信号E_R,E_G,E_BをRGB
各チャンネルのA/D変換器（12R），（12G），（12B）に
よりディジタル化した撮像出力データD_R,D_G,D_Bから各撮
像素子（1R），（1G），（1B）毎の黒シェーディング補
正データＤ〔B_RSH〕,D〔B_GSH〕,D〔B_BSH〕を形成する。
また、上記アイリス機構（５）により第1,第２及び第３
の撮像素子（1R），（1G），（1B）の各撮像面全面に光
量の均一な光が入射する状態に露光制御して、この状態
で上記撮像素子（1R），（1G），（1B）の撮像出力信号
E_R,E_G,E_Bをディジタル化したRGB各チャンネルの撮像出
力データD_R,D_G,D_Bから各撮像素子（1R），（1G），（1
B）毎の白シェーディング補正データＤ〔W_RSH〕,D〔W
_GSH〕,D〔W_BSH〕を形成する。そして、上記黒シェーデ
ィング補正データＤ〔B_RSH〕,D〔B_GSH〕,D〔B_BSH〕及び
白シェーディング補正データＤ〔W_RSH〕,D〔W_GSH〕,D
〔W_BSH〕をワーキングメモリ（18）に記憶しておくの
で、実際の撮像時に、上記ワーキングメモリ（18）から
読み出される黒シェーディング補正データＤ〔B_RSH〕,D
〔B_GSH〕,D〔B_BSH〕及び白シェーディング補正データＤ
〔W_RSH〕,D〔W_GSH〕,D〔W_BSH〕に基づいて黒シェーディ
ング補正信号B_RSH,B_GSH,B_BSH及び白シェーデング補正信
号W_RSH,W_GSH,W_BSHを形成して、上記各撮像素子（1R），
（1G），（1B）の撮像出力信号E_R,E_G,E_Bに黒シェーディ
ング補正処理及び白シェーディング補正処理を迅速且つ
確実に施すことができる。

また、この実施例のシェーディング補正回路では、第
1,第２及び第３の撮像素子（1R），（1G），（1B）の撮
像出力信号E_R,E_G,E_Bについて、各撮像面に光が入射しな
い状態での撮像出力信号E_R,E_G,E_Bをディジタル化した各
撮像出力データをそれぞれ1/8のデータ数に間引いた点
順次の黒シェーディング補正データＤ〔B_RSH/B_GSH/
B_BSH〕とし、また、各撮像面全面に光量の均一な光が入
射した状態での各撮像出力信号E_R,E_G,E_Bをディジタル化
した各撮像出力データD_R,D_G,D_Bをそれぞれ1/8のデータ
数に間引いた白シェーディング補正データＤ〔W_RSH/W
_GSH/W_BSH〕とするので、シェーディング補正データのデ
ータ量を削減することができ、しかも、上記点順次の黒
シェーディング補正データＤ〔B_RSH/B_GSH/B_BSH〕及び白
シェーディング補正データＤ〔W_RSH/W_GSH/W_BSH〕をワー
キングメモリ（18）にまとめて記憶するので、各撮像素
子毎に黒シェーディング補正データと白シェーディング
補正データを記憶する複数の記憶手段を必要とすること
なく、複数の撮像素子のシェーディング補正に必要な各
種シェーディング補正データを１つのメモリに記憶する
ことができる。

さらに、この実施例のシェーディング補正回路では、
上記RGB各チャンネルのアナログ・ディジタル変換器（1
2R），（12G），（12B）によりディジタル化した撮像出
力データD_R,D_G,D_Bから各撮像素子（1R），（1G），（1
B）毎によりディジタル化された上記撮像素子（1R），
（1G），（1B）の各画素の撮像出力信号E_R,E_G,E_Bのレベ
ルデータを水平方向及び垂直方向に積分して、水平方向
のシェーディング成分に応じた黒シェーディング補正デ
ータＤ〔B_RSH/B_GSH/B_BSH〕_Ｈ及び白シェーディング補正
データＤ〔W_RSH/W_GSH/W_BSH〕_Ｈと垂直方向のシェーディ
ング成分に応じた黒シェーディング補正データＤ〔B_RSH
/B_GSH/B_BSH〕_Ｖ及び白シェーディング補正データＤ〔W
_RSH/W_GSH/W_BSH〕_Ｖをシェーディング補正データとして
形成するので、シェーディング補正に用いるシェーディ
ング補正データのデータ量を削減することができ、記憶
容量の少ないワーキングメモリ（18）を用いてシェーデ
ィング補正データを記憶することができる。

さらにまた、この実施例のシェーディング補正回路で
は、シェーディング補正データを記憶する記憶手段とし
てRAMによるワーキングメモリ（18）とEEPRPMによるバ
ックアップメモリ（19）を備えることにより、上記ワー
キングメモリ（18）を用いてシェーディング補正データ
の形成処理やこのシェーディング補正データに基づくシ
ェーディング補正処理を行うことができ、上記バックア
ップメモリ（19）を用いて上記シェーディング補正デー
タを長期間保存することができる。しかも、上記バック
アップメモリ（19）には、撮像素子の端部に対応する出
力データに比べて中心部に対応する出力データの数が少
なくなるように間引いたシェーディング補正データを記
憶させるので、記憶容量の少ない比較的に安価なEEPROM
を用いることができる。

なお、本発明は、上記の実施例のみに限定されるもの
でなく、例えば、上述の実施例では、第1,第２及び第３
の撮像素子（1R），（1G），（1B）の撮像出力信号E_R,E
_G,E_Bについて、補正処理回路（３）によりアナログ的に
シェーディング補正処理を施すようにしたが、RGB各チ
ャンネルのA/D変換器（12R），（12G），（12B）の後段
にディジタル的なシェーディング補正処理を行う補正処
理回路を設け、この補正処理回路に上記各セレクタを
（20），（21）を介して黒シェーディング補正データＤ
〔B_RSH〕,D〔B_GSH〕,D〔B_BSH〕及び白シェーディング補
正データＤ〔W_RSH〕,D〔W_GSH〕,D〔W_BSH〕を供給するよ
うにしてもよい。

Ｈ 発明の効果 以上のように、本発明に係るシェーディング補正回路
では、記憶手段から読み出される水平方向のシェーディ
ング補正データ及び垂直方向のシェーディング補正デー
タに基づいて乾設信号形成手段によりシェーディング補
正信号を形成し、実際の撮影時に上記補正信号形成手段
からのシェーディング補正信号に基づいて補正処理手段
により上記撮像素子の撮像出力信号にシェーディング補
正処理を自動的に施すことができる。例えば、露光制御
手段によって露光制御され撮像素子の撮像面に光が入射
しない状態でアナログ・ディジタル変換器によりディジ
タル化された撮像出力信号のレベルデータを黒シェーデ
ィング補正データとして上記記憶手段に記憶するととも
に上記撮像素子の撮像面全面に光量の均一な光が入射し
た状態で上記アナログ・ディジタル変換器によりディジ
タル化された撮像出力信号のレベルデータを白シェーデ
ィング補正データとして上記記憶手段に記憶し、上記記
憶手段から読み出される上記黒シェーディング補正デー
タ及び白シェーディング補正データに基づいて前記補正
信号形成手段により黒シェーディング補正信号及び白シ
ェーディング補正信号を形成し、撮影時に、上記補正信
号形成手段により形成される黒シェーディング補正信号
を上記撮像素子の撮像出力信号から減算することによ
り、該撮像出力信号に黒シェーディング補正処理を上記
補正処理手段により施すとともに、上記補正信号形成手
段により形成される白シェーディング補正信号で上記撮
像素子の撮像出力信号を除算することにより、該撮像出
力信号に白シェーディング補正処理を上記補正処理手段
により施すことができる。

本発明に係るシェーディング補正回路において、上記
記憶手段は、露光制御手段により露光制御された撮像素
子の撮像出力信号について、アナログ・ディジタル変換
器によりディジタル化された撮像出力信号のレベルデー
タを水平方向に積分して得られる水平方向のシェーディ
ング成分に応じたシェーディング補正データと、上記レ
ベルデータを垂直方向に積分して得られる垂直方向のシ
ェーディング成分に応じたシェーディング補正データを
記憶するので、記憶容量の少ないメモリにより構成する
ことができる。

【図面の簡単な説明】

第１図は本発明に係るシェーディング補正回路の構成を
示すブロック図、第２図は上記シェーディング補正回路
に撮像出力信号を供給する固体撮像素子の画素の配置状
態とその水平方向及び垂直方向のシェーディング特性の
一例を示す説明図、第３図は上記シェーディング補正回
路においてメモリに記憶する黒シェーディング補正デー
タ及び白シェーディング補正データのデータ列を示す説
明図、第４図は上記シェーディング補正回路のシェーデ
ィング補正信号形成部のデータ処理回路の具体的な構成
を示すブロック図、第５図は上記シェーディング補正回
路のシステムコントローラによる制御内容を示すフロー
チャート、第６図は上記シェーディング補正信号形成部
により形成されるシェーディング補正信号の波形図であ
る。 （1R），（1G），（1B）……撮像素子 （３）……補正処理回路 （５）……アイリス機構 （8R），（8G），（8B）……減算器 （9R），（9G），（9B）……除算器 （12R），（12G），（12B）……A/D変換器 （14）……シェーディング補正信号形成部 （16）……データセレクタ （17）……データ処理回路 （18），（19）……メモリ （20），（21）……セレクタ （27）……システムコントローラ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/30 - 5/335 H04N 5/14 - 5/217

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の画素がマトリクス状に配置された撮
   像素子の撮像出力信号のシェーディング成分を除去する
   シェーディング補正回路であって、 上記撮像素子の露光制御手段と、 上記撮像素子の撮像出力信号をディジタル化するアナロ
   グ・ディジタル変換器と、 上記露光制御手段により露光制御された上記撮像素子の
   撮像出力信号について、上記アナログ・ディジタル変換
   器によりディジタル化された撮像出力信号のレベルデー
   タを水平方向に積分して得られる水平方向のシェーディ
   ング成分に応じたシェーディング補正データと、上記レ
   ベルデータを垂直方向に積分して得られる垂直方向のシ
   ェーディング成分に応じたシェーディング補正データを
   記憶する記憶手段と、 該記憶手段から読み出される水平方向のシェーディング
   補正データ及び垂直方向のシェーディング補正データに
   基づいてシェーディング補正信号を形成する補正信号形
   成手段と、 撮影時に上記補正信号形成手段により形成されるシェー
   ディング補正信号に基づいて上記撮像素子の撮像出力信
   号にシェーディング補正処理を施す補正処理手段とを備
   え、 上記アナロク・ディジタル変換器の出力信号をシェーデ
   ィング補正処理済の撮像出力信号として後段の信号処理
   回路に供給するようになされていることを特徴とするシ
   ェーティング補正回路。
2. 【請求項２】前記記憶手段は、前記露光制御手段によっ
   て露光制御され前記撮像素子の撮像面に光が入射しない
   状態で上記アナロク・ディジタル変換器によりディジタ
   ル化された撮像出力信号のレベルデータを黒シェーディ
   ング補正データとして記憶するとともに上記撮像素子の
   撮像面全面に光量の均一な光が入射した状態で上記アナ
   ログ・ディジタル変換器によりディジタル化された撮像
   出力信号のレベルデータを白シェーディング補正データ
   として記憶し、 該記憶手段から読み出される上記黒シェーディング補正
   データ及び白シェーディング補正データに基づいて前記
   補正信号形成手段により黒シェーディング補正信号及び
   白シェーディング補正信号を形成し、 前記補正処理手段は、撮影時に、上記補正信号形成手段
   により形成される黒シェーディング補正信号を上記撮像
   素子の撮像出力信号から減算することにより、該撮像出
   力信号に黒シェーディング補正処理を施すとともに、上
   記補正信号形成手段により形成される白シェーディング
   補正信号で上記撮像素子の撮像出力信号を除算すること
   により、該撮像出力信号に白シェーディング補正処理を
   施すことを特徴とする請求項第１項に記載のシェーディ
   ング補正回路。