KR100202134B1 - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100202134B1 KR100202134B1 KR1019960008334A KR19960008334A KR100202134B1 KR 100202134 B1 KR100202134 B1 KR 100202134B1 KR 1019960008334 A KR1019960008334 A KR 1019960008334A KR 19960008334 A KR19960008334 A KR 19960008334A KR 100202134 B1 KR100202134 B1 KR 100202134B1
- Authority
- KR
- South Korea
- Prior art keywords
- pass transistor
- transistor
- light pass
- gate electrode
- light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 15
- 238000003860 storage Methods 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000007796 conventional method Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 본 발명의 구성은 라이트용 패스 트랜지스터와, 라이트용 패스 트랜지스터의 드레인 전극단에 연결된 스토리지 트랜지스터와, 스토리지 트랜지스터의 드레인단에 연결된 리드용 패스 트랜지스터를 구비하여 형성되는 반도체 소자에 있어서, 상기 라이트용 패스 트랜지스터의 게이트 전극의 평면상이 ▣자 형태로 형성되는 것을 특징으로 한다.
Description
제1도는 일반적인 3개의 트랜지스터를 갖는 반도체 디램 소자의 회로도.
제2도는 종래의 방법에 따라 형성된 3개의 트랜지스터를 갖는 디램 소자를 나타내는 반도체 디램 소자의 평면도.
제3도는 종래의 방법에 따른 3개의 트랜지스터를 갖는 반도체 소자의 제조방법을 설명하기 위한, 제2도의 선 X-X'의 단면도.
제4도는 본 발명의 일실시예에 따른 3개의 트랜지스터를 갖는 반도체 디램 소자를 나타내는 평면도.
제5도는 (a) 및 (b)는 본 발명의 일실시예에 따른 반도체 디램 소자의 제조방법을 설명하기 위한, 제4도의 X-X'의 단면도.
* 도면의 주요부분에 대한 부호의 설명
AA,AA' : 액티브 영역 BB1,BB2,BB3 : 게이트 전극 영역
CC : 콘택 영역 C1 : 기생용량
C2 : 라이트용 컬럼 캐패시턴스 C3 : 리드용 컬럼 캐패시턴스
M1 : 라이트용 패스 트랜지스터 M2 : 스토리지 트랜지스터
M3 : 리드용 패스 트랜지스터 1 : 반도체 기판
2 : 소자 분리 절연막 3 : 게이트 절연막
4A : 라이트용 패스 트랜지스터의 게이트 전극
4B : 스토리지 트랜지스터의 게이트 전극
4C : 리드용 패스 트랜지스터의 게이트 전극
5A,5B : 라이트용 패스 트랜지스터의 소오스/드레인 전극
5C : 스토리지 트랜지스터의 소오스 전극
5D : 스토리지 트랜지스터 및 리드용 패스 트랜지스터의 공통 드레인 전극
5E : 리드용 패스 트랜지스터의 소오스 전극
6 : 층간 절연막 7A,7B,7C,7E : 배선
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 구체적으로는 소오스 드레인 전극의 누설전류를 최소화하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
[종래기술]
일반적으로 논리(logic) 반도체 장치에서 사용되는 메모리 소자는 하이-스피드가 요구되며, 따라서 6개의 트랜지스터를 구비한 풀 씨모오스 에스램(full CMOS SRAM)을 널리 사용하고 있다. 이러한 풀 씨모오스 에스램은 셀 크기가 상대적으로 크다는 문제점을 지니고 있다.
이에 따라, 제안된 종래의 3개의 트랜지스터를 구비한 메모리 소자는 리드(read)와 라이트 억세스 포트(write access port)가 별도로 사용되므로 하이-스피드를 달성하면서, 동시에 셀 크기도 풀 씨모오스 에스램에 비해 절반이하로 할 수 있어 초고집적화를 달성하는데 큰 장점을 갖는다.
또한, 3개의 트랜지스터 셀은 1개의 디램 셀에 비해 셀 크기는 2배 이상이 크나, 로직 기술과 동일하게 단일 폴리실리콘 구조를 사용하므로써 공정이 단순하며, 하이-스피드를 달성할 수 있고, 리드와 라이트 억세스 포트를 별도로 사용할 수 있으므로 큰 장점을 지닌다.
이와같은 3개의 트랜지스터를 구비한 디램 셀 기생용량은 스토리지 트랜지스터의 게이트 캐패시턴스와, 라이트용 패스 트랜지스터의 접합 캐패시턴스가 합쳐진 값이며, 라이트용 패스 트랜지스터의 접합 영역에서의 누설 전류는 저장된 데이타의 보유 시간(retention time)을 결정하는 요인중의 하나이고, 이 보유시간은 디램의 특성에 지대한 영향을 미친다.
여기서, 종래의 3개의 트랜지스터를 갖는 디램 소자에 대하여 설명하기로 한다.
첨부한 도면, 제1도는 3개의 트랜지스터를 갖는 디램 소자의 회로도를 나타낸 것이고, 제2도는 제1도의 디램 소자를 종래의 방법에 따라 형성한 반도체 소자의 평면도이고, 제3도는 제2도의 평면도를 X-X'축에 의하여 절단한 단면도이다.
우선, 제1도에 도시된 바와 같이, 리드용 워드 라인(WL:read)과 라이트용 워드 라인(WL:write)과 일정한 간격을 두고 평행하게 위치하고, 각각의 워드 라인과 수직으로 교차되도록 데이타 인(data-in) 라인과, 데이타 아웃(data-out) 라인이 각각 배열된다. 따라서, 각각의 데이터 라인은 서로 평행하게 위치하게 된다.
그리고, 리아트용 워드 라인에서는 패스 트랜지스터(M1)의 게이트 전극이 연결되고, 그의 소오스 전극단은 데이타 인 라인(data-in)에 연결되며, 드레인 전극단은 스토리지 트랜지스터(M2)의 게이트 전극과 연결된다.
그리고, 스토리지 트랜지스터(M2)의 소오스 전극단은 접지되고, 그의 드레인 전극단은 리드용 패스 트랜지스터(M3)의 드레인 전극단에 접속된다. 그리고, 리드용 패스 트랜지스터(M3)의 소오스 전극단은 데이타 아웃 라인에 연결된다. 또한, 리드용 패스 트랜지스터(M3)의 게이트 전극은 리드용 워드라인(WL:read)에 연결된다.
이러한 구성을 갖는 디램 소자의 동작은 다음과 같다.
먼저, 디램 소자의 라이트(write) 동작시에는 라이트용 워드 라인(WL:write)을 억세스하여 라이트용 패스 트랜지스터(M1)를 턴온시킨다. 그러면, 패스 트랜지스터(M1)에 연결된 데이타 인 라인(data-in)을 통하여 원하는 데이타가 입력되어, 기생 용량 캐패시터(C1)의 전하 저장 전극에 저장된다.
그리고, 디램 소자의 리드하는 동작시에는, 리드용 워드 라인을 억세스 하여 리드용 패스 트랜지스터(M3)를 턴온 시킨다. 그러면, 기생 용량 캐패시터(C1)에 저장된 데이타 값에 따라 스토리지 트랜지스터(M2)가 동작하게 되어 디램 셀에 저장되어 있는 데이타르 읽을 수 있다.
이러한 구성을 갖는 디램 소자를 종래의 방법에 의하여 형성된 평면도가 제2도에 도시되어 있다. 반도체 기판에 소자 분리 영역을 형성함에 의하여 소자의 액티브 영역(AA)이 형성되고, 액티브 영역(AA)의 적소에 라이트 패스 트랜지스터, 스토리지 트랜지스터, 리드 패스 트랜지스터 각각의 게이트 전극(BB1,BB2,BB3)이 일정 거리를 두고 형성된다. 그리고, 각각의 게이트 전극(BB1,BB2,BB3)의 양측의 액티브 영역(AA)에 이온 주입 또는 불순물 도핑 등의 방법에 의하여 소오스, 드레인 전극이 형성되고, 이 소오스, 드레인 전극은 금속 배선과 콘택(CC)된다.
이와 같이 형성된 반도체 소자의 단면은 제3도에 도시된 바와 같이, 반도체 기판(1)의 소정 영역에 트랜지스터와 트랜지스터 사이를 분리하기 위한 소자 분리 영역(2)이 형성되고, 구조물 전면에 열산화 방식에 의하여 게이트 절연막(3)이 형성된다. 그리고, 게이트 절연막(3) 상부의 적소에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터 각각의 게이트 전극(4A,4B,4C)이 형성된다. 여기서, 상기 스토리지 트랜지스터의 게이트 전극(4B)은 그의 크기가 증가할 수록 기생 용략 캐패시터 용량이 증대되므로 라이트용 패스 트랜지스터 및 리드용 패스 트랜지스터의 게이트 전극(4A 및 4C)의 크기보다 크게 형성된다. 그런다음, 각각의 게이트 전극(4A,4B,4C)의 양측 기판상에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터이 소오스, 드레인 영역(5A,5B,5C,5D,5E)이 불순물 이온 주입 또는 불순물 도핑에 의하여 형성된다. 전체 구조물 상부에 층간 절연막이 통상의 방식에 의하여 증착되고, 층간 절연막의 소정 부분이 식각되어 콘택홀이 형성되고, 콘택홀에 의하여 노출된 기판부에 금속층을 형성하고, 금속 배선(7A,7B,7C,7E)을 이룬다.
그러나, 상기에 전술한 종래의 방법에 따르면, 종래와 같은 스토리지 트랜지스터의 게이트 전극은 고집적화 되어가는 현재의 추세를 감안하여 그의 크기를 증대시키는데 어려움이 존재하며, 종래의 크기로는 빠른 동작 속도와 대용량을 실현할 만큼의 기생 용량 캐패시턴스를 형성하기 어렵게 되어 소자의 신뢰성을 저하시키게 되는 문제점이 존재하였다.
[발명이 이루고자 하는 기술적 과제]
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 3개의 트랜지스터를 구비한 반도체 소자 및 그의 제조방법에 있어서, 라이트용 패스 트랜지스터의 소오스 또는 드레인 영역과 소자 분리 영역간에 발생하는 누설 전류를 최소화하므로써, 소자의 보유시간을 증가시킬 수 있는 반도체 소자 및 그의 제조방법을 제공하는 것을 목적으로 한다.
[발명의 구성 및 작용]
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자는, 라이트용 워드 라인을 엑세스함에 따라 동작하는 라이트용 패스 트랜지스터와, 상기 라이트용 패스 트랜지스터의 드레인 전극단에 연결된 스토리지 트랜지스터와, 상기 스토리지 트랜지스터의 드레인단에 연결된 리드용 패스 트랜지스터를 구비하여 형성되는 반도체 소자에 있어서, 상기 라이트용 패스 트랜지스터의 게이트 전극의 평면상이 ▣자 형태로 형성되는 것을 특징으로 한다.
또한 본 발명에 따른 반도체 소자의 제조방법은, 라이티용 패스 트랜지스터와 스토리지 트랜지스터와 리드용 패스 트랜지스터간을 분리하기 위한 소자 분리막이 형성된 반도체 기판에 게이트 절연막을 형성하는 단계; 전체 구조 상부에 라이트용 패스 트랜지스터와 스토리지 트랜지스터와 리드용 패스 트랜지스터의 각각의 게이트 전극을 형성하는 단계; 게이트 전극의 양측 노출된 기판부에 각 트랜지스터의 소오스, 드레인 전극을 형성하는 단계; 게이트 전극이 형성된 구조물 상부에 층간 절연막을 형성하는 단계; 상기 라이트용 패스 트랜지스터의 소오스, 드레인 전극과, 스토리지 트랜지스터의 소오스 전극과 리드용 패스 트랜지스터의 드레인 전극이 노출되도록 층간 절연막을 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀이 매립되도록 금속 배선을 형성하는 단계를 포함하며; 상기 라이트용 패스 트랜지스터의 게이트 전극의 형성방법은 라이트 패스 트랜지스터의 게이트 예정 영역 및 라이트용 패스 트랜지스터와 스토리지 트랜지스터의 액티브 영영을 분리하는 소자 분리 절연막 상부 및 라이트용 패스 트랜지스터의 액티브 영역의 일부를 포함하도록 식각하여 게이트 전극을 형성하는 것을 특징으로 한다.
[실시예]
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하도록 한다.
첨부한 도면 제4도는 본 발명에 따라 제조된 반도체 소자의 평면도이고, 제5도(a) 내지 (c)는 본 발명에 따라 제조된 반도체 소자의 단면도이다.
먼저, 제4도에 도시된 바와 같이, 반도체 기판에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터를 형성하기 위한 액티브 영역(AA)이 형성된다, 이때, 스토리지 트랜지스터, 리드용 패스 트랜지스터는 동일 액티브 영역(AA')에 형성된다.
그리고, 액티브 영역(AA,AA')의 적소에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터 각각의 게이트 전극(BB1,BB2,BB3)이 일정 거리 만큼 이격되어 형성된다, 이때, 라이트용 패스 트랜지스터의 게이트 전극(BB1)은 이후의 소오스, 드레인 전극 형성공정시 소자 분리막과의 접촉을 방지하기 위하여, 소자 분리막과 액티브 영역의 일부를 점유하도록 ▣자 형태로 형성된다. 그리고 상기 게이트 전극(BB1,BB2,BB3)들 양측의 액티브 영역(AA,AA')에는 각각의 트랜지스터의 소오스, 드레인 전극이 형성되고, 이 영역에 전원 전압 또는 접지시키기 위한 콘택(CC)이 형성된다.
이와 같이 형성된 반도체 소자의 제조방법은, 제5도(a)에 도시된 바와 같이, 반도체 기판(1)에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터를 분리시키기 위한 소자 분리 절여막(2)이 국부 산화방법 또는 트랜치 산화막 방법등에 의하여 형성된다. 그리고, 전체 구조물 상부에 게이트 절연막(3)이 공지된 방법에 의하여 형성되고, 게이트 절연막 상부에 라이트용 패스 트랜지스터, 스토리지 트랜지스터, 리드용 패스 트랜지스터의 게이트 전극(4A,4A',4B,4C)이 형성된다. 이때, 라이트용 패스 트랜지스터의 게이트 전극은 평면상으로는 ▣형태이므로, 라이트용 패스 트랜지스터의 액티브 영역의 중앙 부분과 라이트용 패스 트랜지스터의 액티브 영역과 스토리지 트랜지스터의 액티브 영역을 분리하는 소자 분리 절연막(2) 및 액티브 영역의 소정 부분 상부에 형성되도록 식각된다. 따라서, 본 도면상에서는, 라이트용 패스 트랜지스터의 게이트 전극(4A,4A')은 2개가 된다.
그런다음, 제5도(b)에 도시된 바와 같이, 게이트 전극(4A,4B,4C)들로 부터 노출된 반도체 기판 영역에 소오스, 드레인 전극 영역을 형성하기 위한 불순물이 이온 주입된다. 그러면, 게이트 전극의 양측 기판부에 소오스, 드레인 전극(5A,5B,5C,5D,5E)이 형성된다. 이때, 소자 분리 절연막(4A) 상부에 있는 라이트용 패스 트랜지스터의 게이트 전극(4A')은 일정 부분이 액티브 영역쪽으로 이동되어 존재하므로, 라이트용 패스 트랜지스터의 드레인 전극(5B) 영역은 게이트 전극(4A')가 이동된 거리만큼 이격되어 형성된다. 이로써, 드레인 영역과 소자 분리 절연막(2)이 일정 거리만큼 이격되어 누설 전류를 감소시키게 된다.
그리고나서, 전체 구조물 상부에 층간 절연막이 증착 방식에 의하여 소정 두께로 증착되고, 라이트용 패스 트랜지스터의 소오스, 드레인 전극(5A,5B) 영역과 스토리지 트랜지스터의 소오스 전극(5C) 및 리드용 패스 트랜지스터의 소오스 전극(5E)영역이 노출되도록 식각된다음, 공지된 방법에 의하여 금속 배선(7A,7B,7C,7E)이 형성된다.
[발명의 효과]
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 라이트용 패스 트랜지스터의 게이트 전극을 ▣자 형태로 제작하여, 라이트용 패스 트랜지스터의 게이트 전극 예정 영역 이외에도, 소자 분리 영역 상부 및 액티브 영역의 일부를 공유하는 게이트 전극이 형성하므로써, 이후의 소오스, 드레인 형성 공정시, 액티브 영역에 일부를 공유하는 만큼 소자 분리 절연막과의 접합 영역이 이격되므로 반도체 소자의 누설 전류를 최소화할 수 있다.
Claims (4)
- 라이트용 워드 라인을 엑세스 함에 따라 동작하는 라이트용 패스 트랜지스터와, 상기 라이트용 패스 트랜지스터의 드레인 전극단에 연결된 스토리지 트랜지스터와, 상기 스토리지 트랜지스터의 드레인단에 연결된 리드용 패스 트랜지스터를 구비하여 형성되는 반도체 소자에 있어서, 상기 라이트용 패스 트랜지스터의 게이트 전극의 평면상이 ▣자 형태로 형성되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 게이트 전극중 좌측 끝단 부분은 라이트용 패스 트랜지스터의 게이트 전극 예정 영역에 위치하고, 우측 끝단은 라이트용 패스 트랜지스터와 스토리지 트랜지스터를 분리하는 소자분리 절연막에 위치하며, 상기 우측 끝단의 타측단은 라이트용 패스 트랜지스터의 액티브 영역 일부를 공유하는 것을 특징으로 하는 반도체 소자.
- 제1항 또는 제2항에 있어서, 상기 라이트용 패스 트랜지스터의 소오스 전극은 라이트용 패스 트랜지스터의 게이트 전극이 액티브 영역을 공유하고 있는 만큼 소오스 전극과 소자 분리막과 이격되어 형성되는 것을 특징으로 하는 반도체 소자.
- 라이트용 패스 트랜지스터와 스토리지 트랜지스터와 리드용 패스 트랜지스터간을 분리하기 위한 소자 분리막이 형성된 반도체 기판에 게이트 절연막을 형성하는 단계; 전체 구조 상부에 라이트용 패스 트랜지스터와 스토리지 트랜지스터와 리드용 패스 트랜지스터 각각의 게이트 전극을 형성하는 단계; 게이트 전극의 양측 노출된 기판부에 각 트랜지스터의 소오스, 드레인 전극을 형성하는 단계; 게이트 전극이 형성된 구조물 상부에 층간 절연막을 형성하는 단계; 상기 라이트용 패스 트랜지스터의 소오스, 드레인 전극과, 스토리지 트랜지스터의 소오스 전극과 리드용 패스 트랜지스터의 드레인 전극이 노출되도록 층간 절연막을 식각하여 콘택홀을 형성하는단계; 및 상기 콘택홀이 매립되도록 금속 배선을 형성하는 단계를 포함하며; 상기 라이트용 패스 트랜지스터의 게이트 전극의 형성방법은 라이트 패스 트랜지스터의 게이트 예정 영역 및 라이트용 패스 트랜지스터와 스토리지 트랜지스터의 액티브 영역을 분리하는 소자 분리 절연막 상부 및 라이트용 패스 트랜지스터의 액티브 영역의 일부를 포함하도록 식각하여 게이트 전극을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008334A KR100202134B1 (ko) | 1996-03-26 | 1996-03-26 | 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008334A KR100202134B1 (ko) | 1996-03-26 | 1996-03-26 | 반도체 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970067880A KR970067880A (ko) | 1997-10-13 |
| KR100202134B1 true KR100202134B1 (ko) | 1999-06-15 |
Family
ID=19453955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960008334A KR100202134B1 (ko) | 1996-03-26 | 1996-03-26 | 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202134B1 (ko) |
-
1996
- 1996-03-26 KR KR1019960008334A patent/KR100202134B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067880A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007331B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US5798289A (en) | Method of manufacturing stacked capacitors in a DRAM with reduced isolation region between adjacent capacitors | |
| US5216266A (en) | Semiconductor memory device having memory cells formed in trench and manufacturing method therefor | |
| US5541427A (en) | SRAM cell with capacitor | |
| US5032882A (en) | Semiconductor device having trench type structure | |
| US7214572B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US5381365A (en) | Dynamic random access memory having stacked type capacitor and manufacturing method therefor | |
| US5012309A (en) | Semiconductor memory device comprising capacitor portions having stacked structures | |
| US20040058506A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US5977580A (en) | Memory device and fabrication method thereof | |
| US5691559A (en) | Semiconductor devices with load elements | |
| US5299155A (en) | Dynamic random access memory device with capacitor between vertically aligned FETs | |
| JPH0566027B2 (ko) | ||
| US5323343A (en) | DRAM device comprising a stacked type capacitor and a method of manufacturing thereof | |
| KR0139863B1 (ko) | 반도체장치 및 그의 제조방법 | |
| EP0177066B1 (en) | Semiconductor memory device with information storage vertical trench capacitor and method of manufacturing the same | |
| US4921815A (en) | Method of producing a semiconductor memory device having trench capacitors | |
| KR100190522B1 (ko) | 반도체 메모리 집적회로 및 그 제조방법 | |
| US5721163A (en) | Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate | |
| US5057893A (en) | Static RAM cell with soft error immunity | |
| JPH03268462A (ja) | メモリセルを作成する方法 | |
| KR100202134B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2518147B2 (ja) | 半導体メモリ装置とその製造方法 | |
| KR0172734B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US4958212A (en) | Trench memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |