KR100200910B1 - 브이씨디법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치 - Google Patents

브이씨디법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치 Download PDF

Info

Publication number
KR100200910B1
KR100200910B1 KR1019910005132A KR910005132A KR100200910B1 KR 100200910 B1 KR100200910 B1 KR 100200910B1 KR 1019910005132 A KR1019910005132 A KR 1019910005132A KR 910005132 A KR910005132 A KR 910005132A KR 100200910 B1 KR100200910 B1 KR 100200910B1
Authority
KR
South Korea
Prior art keywords
high vacuum
titanium nitride
layer
nitride layer
alkyl
Prior art date
Application number
KR1019910005132A
Other languages
English (en)
Inventor
쾨르너 하인리히
트라이헬 헬무트
히버 콘라트
Original Assignee
디어터 크리스트; 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어터 크리스트; 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 디어터 크리스트; 베르너 뵈켈
Application granted granted Critical
Publication of KR100200910B1 publication Critical patent/KR100200910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

CVD 법에의해 초고밀도 집적회로용 티타늄질화물층을 제조하기 위한 방법 및 장치
초 고밀도 집적회로에서 접착, 콘택트 및 장벽층으로 사용되는 티타늄 질화물층의 제조를 위해 다중챔버 고진공장치에서 CVD 법이 사용되며, 이경우 출발물질로서 질소함유 유기티타늄화합물의 선택에의해 그리고, 열적, 광학적 및/또는 플라즈마여기의 사용에 의해 200~550℃의 낮은 온도범위에서도 층부착이 가능해진다. 얻어지는 층은 좁은 콘택트홀에서도 높은 에지 커버리지를 가지며 양호한 전기적 화학적 특성을 가진다. 본 방법을 수행하기위한 본 발명에 따른 장치는, 챔버(1~6)가 고진공 록(7)에의해 결합되어 있기 때문에 고진공상태의 중단없이 다수의 상이한 공정의 바람직한 조합을 가능하게 하는 다중챔버 고진공장치로 이루어진다.

Description

VCD 법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치
제1도는 본 발명에 따른 장치를 나타낸 개략도.
* 도면의 주요부분에 대한 부호의 설명
1~6 : 고진공챔버 7 : 고진공록
8, 9 : 공급챔버
본 발명은 고진공챔버 내에 화학증착법(이하 CVD 법이라 한다)에의해 초고밀도 집적회로용 티타늄질화물층을 제조하는 방법 및 상기 방법을 실시하기 위한 장치에 관한 것이다.
티타늄 질화물층은 특히, 반도체기판으로서 실리콘이 사용될때 반도체기술의 집적회로에 많은 목적을 위해 사용된다 :
1. 확산 장벽으로서
실리콘 또는 폴리실리콘을 함유하는 반도체기판이 알루미늄 프린트 도체에 의해 접촉되면, 알루미늄 내에서의 실리콘의 가용성으로 인해 소위 스파이킹(spiking)이 발생한다. 즉, 실리콘이 알루미늄 프린트 도체 내로 확산된후 다시 침전된다. 이러한 알루미늄 내의 침전 및 그와 관련된 실리콘 기판 내에서의 재료손실은, 특히 최소 구조의 영역, 에컨대 소위 콘택트홀에서 스파이킹효과가 발생하는 경우에 전기콘택트의 약화를 야기시킬 수 있다. 선행기술에서는 예컨대, 티타늄질화물 또는 티타늄/텅스텐으로된 확산장벽을 적어도 콘택트홀에서 기판과 프린트도체 사이에 삽입함으로써 실리콘과 알루미늄의 상호 확산을 방지하였다. 그러나 상기 층의 도전성이 알루미늄 프린트도체의 도전성 보다 훨씬 낮기 때문에, 그 두께가 가급적 얇으면서 동시에 충분한 장벽효과가 얻어져야 한다. 장벽층에 의한 콘택트홀 측벽의 균일하며 충분한 커버리지는 그것이 필요에 따라 전류도전을 수행하기 때문에 바람직하다.
2. 프린트 도체의 전기 특성의 개선을 위해
티타늄 질화물층에 의해 그후에 부착되는 알루미늄층 내에 111-구조의 바람직한 형성이 촉진될 수 있으며 그결과 그 안정성 및 전자 이주 저항이 증가된다. 알루미늄 프린트도체 내에 또는 알루미늄 프린트도체 상에 부가적으로 부착되는 얇은 티타늄질화물층이 동일한 목적에 사용된다 ; 상기 수단은 또한 알루미늄 내에 바람직하지 않은 재료의 약한 장소가 형성되는 것(예컨대, 힐럭(hillock) )을 억제한다.
3. 텅스텐으로 채워진 콘택트홀에서 접착 및 장벽층으로서
상기 적용에 있어서, 중간의 티타늄질화물층에의해 하부에 놓인 층에 대한텅스텐의 접착력이 개선된다. 더우기, 이것은 종래의 텅스텐 부착공정에서 방출되는 활성 불소화합물의 화학적 침식으로부터 자유 실리콘 또는 알루미늄 표면을 보호한다. 자유표면과의 반응은 전기 경계 저항에 영향을 주는 불소화합물의 형성을 야기시킬 것이다.
상기 적용의 경우에 있어서의 요구를 충족시키기위해, 티타늄질화물층에 대한 제조공정에서 균일하며 고밀도의 완벽한 층이 형성되어야하며 애스펙트비 A(A=콘택트홀/직경의 깊이)≥1을 가진 콘택트홀에서도 양호한 에지 커버리지를 가져야 한다.
티나늄질화물층에 대해 하기의 제조방법이 공지되어 있다 :
1. 물리적 스퍼터링
이러한 방법은 예컨대 유럽출원 제 0,280,089 호에 상세히 기재되어 있으며, 코팅되어야 하는 표면이 애스펙트비 A1를 가진 구조를 가질때 적용될 수 있다. 그러나 물리적 스퍼터링기술의 경우에 통상적인 바와같이, 특히 애스펙트비 A≥1일때 불량한 에지 커버리지를 가지며 부착된 층의 일치성이 부족하다는 단점을 갖는다. 따라서, 좁은 콘택트홀의 바닥면 상에 충분한 두께의 티타늄질화물층을 형성하기 위해서는 수평 표면 상에 훨씬 더 두꺼운 층(100㎚ 이상)이 부착되어야 한다. 그러나 이것은 전술한 이유로 인해 삼가되어야 한다. 결국, 애스펙트비 A≥1를 가진 구조의 경우에는 상기 방법이 더 이상 적용될수 없다. 상기 방법과 관련된 또다른 단점은 다음과 같다 :
a) 공정동안 스퍼터링 타켓 또는 그밖의 부품으로부터 방출되는 많은 수의 입자는 제조되어질 반도체회로에서 단락을 일으킬 수 있다.
b) 상기 층의 충분한 장벽효과는 상기 층이 상승된 온도에서 공기와 접촉될 때만 나타난다. 상기 공정에 발생하는, 바람직하게는 스퍼터링된 티타늄 질화물의 결정 입자 경계에서 발생하는 부분 산화로 인해, 실리콘과 알루미늄의 상호 확산이 억제된다. 그러나 이러한 필수적인 산화단계는 또다른 오염의 위험을 증대시키고, 제조공정시간을 증가시키며 특히, 다른 공정과의 통합 예컨대, 바로 다음의, 동일한 고진공 장치에서의 알루미늄층의 부착을 방해한다.
c) 스퍼터링 공정에 의해, 전술한 적용에 있어 필수적이었던 바와같은 낮은 기계적 응력과 동시에 양호한 장벽효과를 가진 티타늄질화물층을 부착시키는 것은 일반적으로 불가능하다. 이것은 예컨대, Thin Solid Films, 136(1986), 195 내지 214 페이지의 S. Kanamori의 논문에 상세히 설명되어 있다.
d) 실리콘 기판과의 재생 가능한 그리고 낮은 저항의 콘택트를 형성하기 위해서는 상기 방법에서 티타늄 질화물 부착전에 부가적으로 예컨대 티타늄으로된 약 20㎚ 두께의 금속층이 부착되어야 한다.
2. 화학증착(CVD)
간행물 Electrochemical Society 136, 3호(1989), 882 내지 883 페이지의 N. Yokohama 등의 논문에 상세히 기재된 이 방법은 출발물질로서 티타늄염화물 및 암모니아를 사용하였고 지금까지 주로 경질코팅에 적용을 위해 연구되었다. 스퍼터링 방법에 비해 부착조건의 적합한 선택시 최소의 구조에서도 훨씬 더 양호한 에지 커버리지가 얻어질 수 있다 ; 그러나 하기 단점으로 인해 매우 제한적으로만 초소형 전자기술에 사용될 수 있다.
a) 500 내지 700℃의 비교적 높은 부착온도는 한편으로는 실리콘표면의 강한 산화를 일으키며 이로인해 전기 경계저항이 너무 강하게 증가될 수 있다. 다른 한편으로는 상기 부착온도는 이미 알루미늄층을 가진 기판에 대한 이 방법의 적용을 불가능하게 하는데, 그 이유는 상기와 같은 기판은 450℃ 이상의 공정온도에서 예컨대 힐럭의 형성과 같은 재료변형을 일으키기 때문이다.
b) 부착된 층에 염소 및 수소가 혼입되기 때문에, 전기적 특성, 재료의 밀도 및 층의 장벽효과가 악화된다.
c) 염소함유 출발물질의 사용으로 인해, 펌프, 부착챔버 및 층이 침식되고 손상을 받으며 공정 안전성에 대한 요구가 증가된다.
본 발명의 목적은 위험한 또는 부식성 출발물질을 줄이거나 없애는 것을 특징으로 하며, 450℃이하의 온도에서 제조를 가능하게 하고, 선행 또는 후속공정과 통합 가능한, 초고밀도 집적회로용 콘택트, 장벽 또는 접착층으로서 티타늄 질화물층의 제조방법을 제공하는데 있다. 또한 상기 방법으로 부착된 층은 균일하며 고밀도이고 결점이 없어야 하며, 낮은 기계적응력, 하부에 놓인 층에 대한 양호한 접착력 및 애스펙트 비 A≥1을 가진 구조에서도 높은 에지 커버리지를 가져야 한다.
상기 목적은 열적으로 여기된 질소함유 유기 티타늄화합물을 출발물질로 사용하고 수소 및/또는 암모니아를 환원제로서 부가함으로써 달성된다.
본 발명을 첨부한 도면을 참고로 설명하면 다음과 같다.
Electrochem. Soc. 122, 11호(1975), 1545 내지 1549 페이지의 K. Sugiyama의 논문에는 질소함유 유기 티타늄화합물을 사용한 티타늄질화물층의 제조방법이 기술되어 있으나, 상기 CVD 법은 만족할만한 결과를 얻기위해서는 약 400℃의 공정온도를 필요로 한다. 상기 방법은 초고밀도 집적회로의 경우에는 적용될 수 없으며, 한편으로는 균일한 층을 제공하지 못하며 다른 한편으로는 부착된 티타늄질화물층이 공지된 방법으로 제조된 티타늄질화물층 보다 인자 104만큼 더큰 층 저항을 가지기 때문에도 적합하지 못하다. 또한 본 발명에 따른 방법과는 달리 환원제를 사용하지 않고 출발물질의 열적 여기만이 제공된다.
티타늄질화물층이 전술한 용도에 필요한 특성 예컨대, 일치성, 낮은 응력, 양호한 에지 커버리지, 높은 장벽효과, 양호한 도전성을 가져야하고 낮은 온도에서도 제조될 수 있어야 한다는 문제점은, 본 발명에 따라 티타늄과질소를 이미 분자상태로 함유한 출발물질(이하 질소함유 유기 티타늄화합물이라 한다)을 사용하고, 열적 또는 광학적 여기 또는 전자 교번 장 내에서의 여기(소위 플라즈마 여기) 또는 상기 형태의 여기의 조합을 사용함으로써 해결된다. 출발물질로는 예컨대 하기의 물질이 고려된다.
1. Ti(NR2)4여기서 R=알킬, 아릴, CF3
2. Ti(NHR)4여기서 R=알킬, 아릴, CF3
3. Ti(NR2)2R1 2여기서 R=알킬,
R1=알킬, 아릴, CF3
본 발명에 따라 티타늄-질소 비 및 부착된 티타늄질화물층의 구조는 출발화합물의 적합한 선택, 잔기 R, R1의 변형, 부착공정의 파라메터변동 및 기체 질소 또는 암모니아의 부가에의해 작은 범위로 조절될 수 있다.
일치성 및 그에따라 양호한 에지 커버리지는 표면 제어되는 반응으로서 진행되는 부착공정을 사용함으로써 좁은 구조에서도 얻어진다. 이것은 질소함유 티타늄화합물의 충분히 높은 정지부분 압력의 선택에 의해(즉, 상기 화합물의 방출속도가 반응에의해 소비되는 것의 속도 보다 훨씬 높다) 그리고 H2및 NH3와 같은 적합한 환원제의 선택에의해 이루어진다. 상기 두 분자는 특히 반응성 원자수소를 형성하면서 금속 및 금속과 유사한 표면에서 바람직하게 분해하며, 상기 수소는 재차 표면에서 직접 질소함유 유기 티타늄화합물의 분해를 가능하게 한다. 상기 반응은 약 200℃의 공정온도에서 이루어진다.
본 발명에 따라 출발물질은 광학적으로 또는 실온에서 플라즈마에의해 여기될 수 있다. 미리 선택된 공정온도에서 보다 높은 부착속도를 얻기 위해서는 열적 여기와 다른 형태의 여기 예컨대 플라즈마에 의한 여기를 조합하는 것이 바람직하다. 환원제의 부가는 생략될 수 있다.
제1도에 도시된 실시예에 따라 상이한 공정에 대한 다수의 고진공챔버(1)~(6) 및 이 챔버를 결합시키는 고진공 록(lock) (7)을 가진 고진공장치의 사용은 보다 상세히 설명되어지는 바와같이, 진공상태를 중단시키지 않으면서 바람직하게 조합될 수 있는 다수의 공정이 직접 연이어 수행될 수 있기 때문에 본 발명에 따른 방법을 수행하는데 특히 유리하다. 코팅되어야할 반도체기판 즉, 이미 부분적으로 완성된 회로를 가진 대개 실리콘 웨이퍼는 최소한 하나의 공급챔버(8), (9)로부터 나왔거나 그안에 놓여있다.
본 발명에 따른 방법으로 부착된 티타늄질화물층은 공지된 방법으로 제조된 층과는 달리 부착직후 훨씬더 양호한 장벽효과를 나타냈다. 이것은 특히 산소의 혼입을 기초로하며, 그결과 층은 티타늄질화물 및 티타늄탄화물의 공지된 유리한 장벽효과를 결합한다. 결과적으로, 스퍼터링 방법에서와 같이, 장벽효과를 개선시키기위해 공기접촉에의해 층을 부분적으로 산화시킬 필요가없다. 또한 본 발명에 따라 제조된 티타늄질화물층은 고밀도의, 다공이 적은 구조를 가지며 따라서 보다 적은 확산경로를 제공한다. 부착공정의 파라메터의 적합한 선택에의해 고밀도의 다결정구조를 가지면서 최소의 기계적응력을 가진 층의 제조가 가능해지며, 그결과 장벽층으로서의 신뢰도가 증가되며, 티타늄질화물층 자체의 접착력이 개선되어 다른층과의 양립성이 증가된다. 이러한 층 특성의 개선으로 인해 동일한 고진공장치에서 다른 선행하는 또는 후속하는 공정과 본 발명의 통합이 가능해진다 ; 이것은 모든 공지된 방법에 비해 특별한 장점이 된다.
본 발명에 따른 방법은 선행기술에 비해 하기의 장점을 갖는다 :
위험한 또는 부식성 출발물질의 배제로 인해 종래의 CVD 법에 비해 절차가 훨씬 용이해졌으며, 사용되는 장치의 수명이 연장되고 고도의 안전성이 보장된다.
하나의 고진공 록(7) 및 최소한 하나의 고진공 부착챔버(1)~(6)로 이루어진 장치에서 본 발명을 수행하므로써, 부착 전 실리콘표면의 재산화가 방지되고, 층의 습기흡수가 줄어들며 따라서 하부에 놓인 실리콘에 대한 접착력 및 경계저항이 개선된다. 더욱이 이로인해 그리고 전술한 층 특성의 개선으로 인해 특히, 상이한 공정에 사용 가능한 다수의 챔버를 가진 고진공 장치를 사용하는 경우 선행 및/또는 후속공정과 본 방법의 원위치 통합(in-situ integration)이 가능해 진다. 고진공 상태의 중단없이 예컨대 하기의 공정조합이 가능하다 : 챔버(1)에서 예컨대 티타늄으로 이루어진 금속 콘택트층의 예비부착, 챔버(2)에서 티타늄질화물층의 본 발명에 따른 부착, 챔버(3)에서 가열단계 및/또는 가능한 다른 챔버(4)~(6)에서 콘택트홀을 채우기 위해 텅스텐과 같은 다른 층의 부착 또는 그밖의 도전성 또는 비도전성층의 부착, 상기 및 다른 공정조합은 한편으로는 예컨대 콘택트저항을 보다 낮게 그리고 재생 가능하게 하는 것과 같이, 회로의 특성을 개선시키고 다른 한편으로는 공정 안정성을 증가시키며 공정시간을 단축시킨다.
특히 출발물질의 선택에 의해 그리고 경우에 따라서는 비열적 여기의 지지에 의해 본 발명은 450℃ 이하의 온도에서 티타늄질화물부착의 수행을 가능하게 한다. 따라서 본 방법은 코팅되어야할 기판이 이미 알루미늄을 가지고있는 경우에도 사용될수 있다.
[실시예]
본 발명에 따른 방법에는 제1도에 도시되어 있는, 다수의 챔버(1)~(6) 및 고진공 록(7)을 가지며 5×10-6mbar×1×S-1이하의 누설율에서 5×10-7이하의 기본 압력이 얻어지는 고진공 장치가 사용된다. 코팅되어야할 반도체기판, 특히 이미 부분적으로 제조된 집적회로를 가진 소위 실리콘 웨이퍼가 공급챔버(8), (9)로부터 CVD 공정에 적합한 챔버(2)로 넣어진다. 상기 챔버는 바람직하게는 플라즈마를 발생시키기위한 최소한 2개의 전극 및, 유입된 가스의 광학적 여기를 가능하게하는 장치, 예컨대 적합한 윈도우를 가진다. 25 내지 120℃의 증발온도를 가지는, 전술한 물질중 하나로부터 선택된 질소함유 유기 티타늄화합물이 운반기체(예컨대, H2, N2, He)에 의해 또는 흡인에 의해 챔버내로 유입된다. 또한, H2, N2및 NH3, 가 가공가스로서 챔버내로 유입될 수 있다. 티타늄질화물층의 부착은 전술한 여기의 형태중 최소한 하나를 사용하면서 0.1 내지 100mbar의 압력, 200 내지 550℃의 온도범위에서 일어난다.
예컨대, 물질1로 부터의 선택된 질소함유 유기티타늄화합물로서 Ti[N(CH3)2]4는 환원제로서 H2및/또는 NH3에 의해 열적으로 분해될수 있다 :
2Ti[N(CH3)2]4+3H2→2TiN+6HN(CH3)2+2C2H6
N2또는 NH3의 부가에의해 티타늄이 많은 티타늄질화물층의 부착이 억제될 수 있다.
또다른 실시예로는 열적 여기 대신에 또는 열적 여기에 부가해서 두전극 사이의 플라즈마의 점화에 의한 플라즈마 여기 또는 질소함유 유기 티타늄화합물의 광학적 여기가 사용될 수 있고, 이것에 의해 N-C결합이 분해된다.
상기 실시예에서 부착공정에 대한 파라메터는 하기 범위에 놓인다.
온도 : 200 ~ 550℃
압력 : 0.1 ~ 133mbar
플라즈마여기의 RF 출력 : 0 ~ 800 W
전극간격 : 0.3 ~ 1.5cm
운반가스의 유동속도 : 0 ~ 600sccm N2, H2또는 He
N2또는 NH3의 유동속도 : 0 ~ 300sccm
H2의 유동속도 : 100 ~ 1,000sccm
증발온도 : 25 ~ 120℃
부착율 : 500nm/min

Claims (8)

  1. 고진공챔버 내에 CVD법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법에 있어서, 열적으로 및/또는 광학적으로 및/또는 플라즈마에 의해 여기된 질소함유 유기티타늄 화합물을 출발물질로 사용하고 수소 및/또는 암모니아를 환원제로서 부가하는 것을 특징으로 방법.
  2. 제1항에 있어서, 질소함유 유기티타늄 화합물을 하기 물질중 하나로부터 선택하는 것을 특징으로 하는 방법 : Ti(NR2)4여기서 R=알킬, 아릴, CF3Ti(NHR)4여기서 R=알킬, 아릴, CF3Ti(NR2)2R'2여기서 R=알킬, R'=알킬, 아릴, CF3.
  3. 제2항에 있어서, 200 내지 550℃의 온도범위에서 부착을 수행하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 질소함유 유기티타늄 화합물의 선택 및/또는 적합한 공정 파라메터의 선택에 의해 부착되는 티타늄 질화물층의 기계적, 전기적 또는 화학적 특성을 조절하는 것을 특징으로 하는 방법.
  5. 제2항에 있어서, 하기 범위내에서 공정 파라메터를 선택하는 것을 특징으로 하는 방법 ; 온도 : 200~550℃, 압력 : 0.1~133mbar, 플라즈마 여기의 RF, 출력 : 0~800W, 전극간격 : 0.3~1.5cm, 운반가스의 유동속도 : 0~600sccm, N2, H2또는 He N2또는 NH3의 유동속도 : 0~300sccm, H2의 유동속도 : 100~1,000sccm, 증발온도 : 25~120℃, 부착율 : ≒500㎚/min.
  6. 제5항에 있어서, 반도체 기판에 대한 고진공 상태를 유지하면서 바로 선행하는 도전층의 부착을 수행하는 것을 특징으로 하는 방법.
  7. 제5항 또는 6항에 있어서, 반도체 기판에 대한 고진공 상태를 유지하면서 바로 후속하는 도전층 또는 비도전층의 부착을 수행하는 것을 특징으로 하는 방법.
  8. 챔버(1~6)가 고진공 록(7)에 의해 결합되어 있고, 고진공 상태의 중단없이 다수의 상이한 공정의 조합을 가능하게 하는 다중챔버 고진공 장치로 이루어지는 것을 특징으로 하는 제1, 2, 3, 4, 5, 6 또는 7항에 따른 방법을 수행하기 위한 장치.
KR1019910005132A 1990-03-30 1991-03-30 브이씨디법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치 KR100200910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90106137A EP0450106A1 (de) 1990-03-30 1990-03-30 Verfahren und Vorrichtung zur Herstellung einer Titannitrid-Schicht für höchstintegrierte Schaltungen mittels chemischer Dampfphasenabscheidung
EP90106137.4 1990-03-30

Publications (1)

Publication Number Publication Date
KR100200910B1 true KR100200910B1 (ko) 1999-06-15

Family

ID=8203838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005132A KR100200910B1 (ko) 1990-03-30 1991-03-30 브이씨디법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치

Country Status (4)

Country Link
EP (1) EP0450106A1 (ko)
JP (1) JPH04225225A (ko)
KR (1) KR100200910B1 (ko)
IE (1) IE911058A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089438A (en) * 1991-04-26 1992-02-18 At&T Bell Laboratories Method of making an article comprising a TiNx layer
US5278100A (en) * 1991-11-08 1994-01-11 Micron Technology, Inc. Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US5534072A (en) * 1992-06-24 1996-07-09 Anelva Corporation Integrated module multi-chamber CVD processing system and its method for processing subtrates
EP0610728A1 (de) * 1993-02-09 1994-08-17 Siemens Aktiengesellschaft Verfahren zur mikrowellenunterstützten chemischen Abscheidung von Metall- und Metalloidschichten aus der Gasphase
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6617231B1 (en) * 2002-03-06 2003-09-09 Texas Instruments Incorporated Method for forming a metal extrusion free via

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0174743A3 (en) * 1984-09-05 1988-06-08 Morton Thiokol, Inc. Process for transition metal nitrides thin film deposition

Also Published As

Publication number Publication date
EP0450106A1 (de) 1991-10-09
IE911058A1 (en) 1991-10-09
JPH04225225A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
US7419904B2 (en) Method for forming barrier film and method for forming electrode film
US7196020B2 (en) Method for PECVD deposition of selected material films
KR960011927B1 (ko) 장벽층 야금재료 스퍼터링 공정, 불침투성 금속 또는 불침투성 금속 합금층을 디포지트하는 스퍼터링 공정, Ti/TiN 장벽층 형성 공정 및 티타늄 질화물층 스퍼터링 공정
US5306666A (en) Process for forming a thin metal film by chemical vapor deposition
US5529670A (en) Method of depositing conductors in high aspect ratio apertures under high temperature conditions
USRE35785E (en) Low-pressure chemical vapor deposition process for depositing high-density highly-conformal, titanium nitride films of low bulk resistivity
EP0536664B1 (en) A method for forming a thin film
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
KR20020040663A (ko) 불소 함유 공급원 전구체를 사용하여 형성시킨 탄탈 및탄탈계 피막 및 그 제조방법
EP0566040A2 (en) Process for selectively depositing copper aluminum alloy onto a substrate
KR20020089381A (ko) 루테늄 금속막의 제조 방법
JP2002515649A (ja) コンフォーマルな層の多段階形成方法
US6383302B2 (en) Apparatus and method for manufacturing semiconductor device
US6812146B2 (en) Chemical vapor deposition process for depositing titanium nitride films from an organo-metallic compound
KR100200910B1 (ko) 브이씨디법에 의해 초고밀도 집적회로용 티타늄 질화물층을 제조하는 방법 및 장치
US7285493B2 (en) Methods of forming a metal layer using transition metal precursors
KR100379308B1 (ko) 불소 첨가 탄소막으로 이루어지는 절연막을 구비하는반도체 디바이스 및 그 제조 방법
Cooke A review of LPCVD metallization for semiconductor devices
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
JP3200085B2 (ja) 高密度集積回路用導電層又は構造物の製法及び装置
US6482477B1 (en) Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto
US7338903B2 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
KR20000076639A (ko) 배리어막제조방법및배리어막
KR100522762B1 (ko) 금속막의 화학기상증착법
KR100493707B1 (ko) 루테늄 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee