KR100200365B1 - 엔티에쓰씨/팔 겸용 행 구동 회로 - Google Patents

엔티에쓰씨/팔 겸용 행 구동 회로 Download PDF

Info

Publication number
KR100200365B1
KR100200365B1 KR1019960051370A KR19960051370A KR100200365B1 KR 100200365 B1 KR100200365 B1 KR 100200365B1 KR 1019960051370 A KR1019960051370 A KR 1019960051370A KR 19960051370 A KR19960051370 A KR 19960051370A KR 100200365 B1 KR100200365 B1 KR 100200365B1
Authority
KR
South Korea
Prior art keywords
register
ntsc
pal
signal
input
Prior art date
Application number
KR1019960051370A
Other languages
English (en)
Other versions
KR19980031808A (ko
Inventor
이승준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960051370A priority Critical patent/KR100200365B1/ko
Publication of KR19980031808A publication Critical patent/KR19980031808A/ko
Application granted granted Critical
Publication of KR100200365B1 publication Critical patent/KR100200365B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/06Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

이 발명은 엔티에쓰씨/팔 겸용 행 구동 회로에 관한 것으로서, 일정 개수의 시프트 레지스터(Shift Register)마다 하나의 더미 레지스터(Dummy Register)가 주기적으로 포함되어 있으며 입력되는 스타트 버티칼 신호를 클럭 신호에 따라 한 주기씩 지연시켜 출력하는 시프트 레지스터부와, 상기 더미 레지스터를 제외한 각 시프트 레지스터의 출력단에 버퍼가 연결되어 있어 표시 패널의 각 라인을 순차적으로 스캐닝(Scanning)하기 위한 구동 신호를 발생시켜 출력하는 버퍼부와, 상기 더미 레지스터를 포함하여 전단에 있는 시프트 레지스터들의 출력을 데이터 입력으로 받고 외부로부터 선택 신호를 입력받아 입력된 선택 신호에 따라 데이터 입력 중 하나를 선택하여 이를 상기 더미 레지스터의 후단 레지스터로 출력하는 변환 수단을 포함하여 이루어져 있으며, 어떠한 규격의 영상 신호가 입력되더라도 화면을 1:1로 표시할 수 있도록 한 엔티에쓰씨/팔 겸용 행 구동 회로에 관한 것이다.

Description

엔티에쓰씨/팔 겸용 행 구동 회로
이 발명은 엔티에쓰씨/팔 겸용 행 구동 회로에 관한 것으로서, 더욱 상세히 말하자면 영상 신호를 표시하는 표시 장치에 있어서, 간단한 논리 회로를 사용하여 사용하는 제품에 무관하게 엔티에쓰씨(NTSC)와 팔(PAL) 신호 모두를 표시할 수 있도록 한 엔티에쓰씨/팔 겸용 행 구동 회로에 관한 것이다.
영상 신호의 규격은 전세계적으로 크게 엔티에쓰씨(이하 NTSC; National Television System Committee)와 팔(이하 PAL; Phase Alternating by Line system)로 구분되어 있다. NTSC는 한국을 비롯하여 일본, 미국 등에서 영상 신호 규격으로 채택되어 있고, PAL은 유럽의 영상 신호 규격으로 채택되어 사용되고 있다.
NTSC 신호는 구체적으로 525개의 수직 라인으로 구성되어 60Hz의 수직 주파수로 처리되며, PAL 신호는 625개의 수직 라인으로 구성되어 50Hz의 수직 주파수로 처리된다. 그러므로, 텔레비젼이나 모니터 등과 같은 표시 장치의 경우 각각 전용의 영상 신호 규격 제품에 대해서만 수신 및 표시가 가능하다.
특히, 플랫 패널 디바이스(Flat Panel Device)와 같은 경우는 수직 주파수차(NTSC 60Hz, PAL 50Hz)에 의한 영향은 적으나, 수직 라인수차(NTSC 525 라인, PAL 625 라인)에 의해 화면을 1:1 비율로 표시하지 못하기 때문에 반드시 전용의 영상 신호 규격 제품만을 사용해야 하는 불편함이 있다.
도 1은 수직 라인별로 영상 신호가 표시될 수 있도록 구동 신호를 발생시키는 종래 행 구동 회로의 블록도이다.
도 1에 도시되어 있는 바와 같이 종래의 행 구동 회로는, 입력되는 스타트 버티칼 신호(STV)를 클럭 신호(CPV)에 따라 한 주기씩 지연시켜 출력하는 시프트 레지스터부(100)와, 상기 시프트 레지스터부(100)의 출력 신호를 표시 패널을 구동하기 위한 구동 신호로서 출력하는 출력 버퍼부(200)를 포함하여 이루어져 있다.
이와 같이 구성되어 있는 종래의 행 구동 회로를 사용하게 되면, 앞에서 설명한 이유 때문에 반드시 전용의 영상 신호 규격 제품만을 사용해야 한다. 그렇게 하지 않고, 예를 들어 NTSC 규격의 수직 라인을 갖는 패널에 PAL 신호가 입력되도록 하면 도 2의 (b)에 도시된 바와 같이 액티브 화면의 100 라인 정도가 표시되지 않는 일이 발생하게 된다. 또, PAL 규격의 수직 라인을 갖는 패널에 NTSC 신호가 입력되도록 하면 도 2의 (c)에 도시된 바와 같이 화면이 전부 표시되고 나머지 100 라인 정도가 공백으로 처리되어 출력된다.
따라서 상기와 같은 불편함을 해결하기 위해, NTSC와 PAL 신호의 변환 전용 인터페이스 IC를 설계하여 사용하여 왔다. 즉, NTSC와 PAL의 수직 라인수차(NTSC 525 라인, PAL 625 라인)를 대략 5:6의 구성비로 하여, 매 다섯 라인 또는 여섯 라인마다 하나의 라인을 반복하여 표시하거나 삭제시키는 방법으로 NTSC와 PAL 신호 간의 변환이 가능하게 하였다. 그러나 매 다섯 라인 또는 여섯 라인마다 하나의 라인을 반복하여 표시하거나 삭제시키는 것과 같은 기술을 적용하려면 이를 위한 별도의 라인 메모리(Line Memory)가 필요하다. 즉, 별도의 인터페이스 IC와 별도의 라인 메모리의 사용은 비용의 증가 및 회로가 복잡해지게 하는 문제점을 유발한다.
따라서 이 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 기존의 행 구동 회로에 간단한 논리 회로를 첨부하여 사용하는 제품에 무관하게 NTSC와 PAL 신호 모두를 표시할 수 있도록 한 NTSC/PAL 겸용 행 구동 회로를 제공하는 데에 있다.
도 1은 종래 행 구동 회로(Prior Art Row Drive IC)의 블록도,
도 2의 (a)는 입력되는 영상 신호를 나타낸 도면,
(b)는 엔티에쓰씨 제품에 팔 신호가 입력되는 경우 화면에 표시되는 상태를 나타낸 도면,
(c)는 팔 제품에 엔티에쓰씨 신호가 입력되는 경우 화면에 표시되는 상태를 나타낸 도면,
도 3은 이 발명의 실시예에 따른 엔티에쓰씨/팔(NTSC/PAL) 겸용 행 구동 회로의 블록도이다.
상기의 과제를 달성하기 위한 이 발명의 행 구동 회로는,
일정 개수의 시프트 레지스터(Shift Register)마다 하나의 더미 레지스터(Dummy Register)가 주기적으로 포함되어 있으며, 입력되는 스타트 버티칼 신호를 클럭 신호에 따라 한 주기씩 지연시켜 출력하는 시프트 레지스터부와;
상기 더미 레지스터를 제외한 각 시프트 레지스터의 출력단에 버퍼가 연결되어 있어, 표시 패널의 각 라인을 순차적으로 스캐닝(Scanning)하기 위한 구동 신호를 발생시켜 출력하는 버퍼부와;
상기 더미 레지스터를 포함하여 전단에 있는 시프트 레지스터들의 출력을 데이터 입력으로 받고 외부로부터 선택 신호를 입력받아, 입력된 선택 신호에 따라 데이터 입력 중 하나를 선택하여 이를 상기 더미 레지스터의 후단 레지스터로 출력하는 변환 수단을 포함하여 이루어져 있다.
상기 시프트 레지스터부에는 표시 패널의 특정 라인에 해당하는 부분 마다 주기적으로 더미 레지스터가 포함되어 있으며, 버퍼부의 버퍼는 상기 더미 레지스터를 제외한 각 시프트 레지스터 출력단에만 연결되어 있기 때문에, 상기 변환 수단의 선택에 따라서 시프트 레지스터부의 출력 순서를 변경하여 표시 패널의 일정 라인마다 하나의 라인을 반복하여 표시하거나 삭제할 수 있도록 구동 신호를 출력할 수 있다. 또, 상기 변환 수단 역시 상기 더미 레지스터의 수와 동일하게 일정 개수의 시프트 레지스터마다 하나씩 포함되어 있다.
이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
도 3은 이 발명의 실시예에 따른 NTSC/PAL 겸용 행 구동 회로의 블록도이다.
도 3에 도시되어 있듯이, 이 발명의 실시예에 따른 NTSC/PAL 겸용 행 구동 회로에서, 시프트 레지스터부(110)에는 5개의 시프트 레지스터(1, 2, 3, 4, 5)마다 하나의 더미 레지스터(5')가 주기적으로 포함되어 있으며, 입력되는 스타트 버티칼 신호(STV)를 클럭 신호(CPV)에 따라 한 주기씩 지연시켜 출력한다.
버퍼부(220)에는 상기 더미 레지스터(5')를 제외한 각 시프트 레지스터 출력단에 버퍼가 연결되어 있어, 표시 패널의 각 라인을 순차적으로 스캐닝하기 위한 구동 신호를 발생시켜 출력한다.
멀티플렉서(300)는 상기 더미 레지스터(5')를 포함하여 전단에 있는 시프트 레지스터들(4, 5)의 출력을 데이터 입력으로 받고 외부로부터 선택 신호(S0, S1)를 입력받아, 입력된 선택 신호(S0, S1)에 따라 데이터 입력 중 하나를 선택하여 이를 상기 더미 레지스터(5')의 후단 레지스터(6)로 출력한다. 결국 상기 멀티플렉서(300)는 5개 또는 6개의 시프트 레지스터마다 하나씩 연결되어 있다.
상기와 같이 이루어져 있는 이 발명의 실시예에 따른 NTSC/PAL 겸용 행 구동 회로의 동작은 다음과 같다.
이 발명은 플랫 패널 디바이스와 같이 정해진 수직 라인을 갖는 표시 장치에 대해 어떠한 규격의 영상 신호가 입력되더라도 화면을 1:1로 표시할 수 있도록 하기 위한 행 구동 회로에 관한 것이다.
이를 실현하기 위해서 이 발명의 실시예에 따른 NTSC/PAL 겸용 행 구동 회로에서는, 시프트 레지스터부(110)에 있는 시프트 레지스터 6개마다 하나의 멀티플렉서(300)를 두고 선택 신호(S0, S1)를 조정함으로써 상기 시프트 레지스터부(110)의 출력 순서를 변경 가능하게 하였다.
아래 표 1은 상기 멀티플렉서(300)의 선택 신호(S0, S1)에 따른 시프트 레지스터의 출력 순서를 나타낸 표이다.
제 품 NTSC NTSC PAL PAL
입력된영상신호 NTSC PAL PAL NTSC
S1, S0 0, 1 1, 0 0, 1 0, 0
시프트레지스터출력 순서 K+4, K+5,(멀티플렉서통과)K+6 K+4, K+5, K+5'(멀티플렉서통과)K+6 K+4, K+5,(멀티플렉서통과)K+6 K+4,(멀티플렉서통과)K+5,K+6동시출력
여기서, K=정수(0, 1, 2 ...)
표 1
상기 표 1에서 볼 수 있는 것처럼, 제품에 맞는 규격의 영상 신호가 입력되면, 시프트 레지스터부(110)는 순차적으로 신호를 출력한다.
그러나, PAL 제품보다 수직 라인수가 적은 NTSC 제품에 PAL 신호가 입력될 경우, 4개의 클럭이 카운트되면서 4개의 레지스터(4, 5, 5', 6)로부터 순차적으로 신호가 출력되지만 그 중 하나의 레지스터(5')가 더미 레지스터이기 때문에 실제로 표시 패널에는 공급되지 않고 삭제된다. 이러한 삭제 과정을 통해 화면에 영상 신호가 완전히 출력되지 않는 현상을 방지할 수 있다.
또, NTSC 제품보다 수직 라인수가 많은 PAL 제품에 NTSC 신호가 입력될 경우에는, 단지 2개의 클럭만이 카운트되지만 두 번째 클럭에서 2개의 시프트 레지스터(5, 6)로부터 신호가 동시에 출력되므로 실제로 표시 패널에는 하나의 라인이 반복되어 표시된다. 이러한 반복 표시 과정은 화면의 여백 발생을 방지할 수 있게 한다. 그리고 상기 더미 레지스터 및 멀티플렉서의 위치는 K값에 따라 바뀔 수 있다.
다시 말해서, 이 발명은 행 구동 회로의 구동 신호 출력 순서를 변환 가능하도록 함으로써, NTSC와 PAL의 수직 라인차에 의한 화면 미출력 현상과 여백 발생 현상을 해결할 수 있게 한 것이다.
따라서, 이 발명의 실시예에 따른 NTSC/PAL 겸용 행 구동 회로의 효과는 어떠한 규격의 영상 신호가 입력되더라도 화면을 1:1로 표시할 수 있다는 것이다.

Claims (6)

  1. 일정 개수의 시프트 레지스터마다 하나의 더미 레지스터가 주기적으로 포함되어 있으며, 입력되는 스타트 버티칼 신호를 클럭 신호에 따라 한 주기씩 지연시켜 출력하는 시프트 레지스터부와;
    상기 더미 레지스터를 제외한 각 시프트 레지스터의 출력단에 버퍼가 연결되어 있어, 표시 패널의 각 라인을 순차적으로 스캐닝하기 위한 구동 신호를 발생시켜 출력하는 버퍼부와;
    상기 더미 레지스터를 포함하여 전단에 있는 시프트 레지스터들의 출력을 데이터 입력으로 받고 외부로부터 선택 신호를 입력받아, 입력된 선택 신호에 따라 데이터 입력 중 하나를 선택하여 이를 상기 더미 레지스터의 후단 레지스터로 출력하는 변환 수단을 포함하여 이루어져 있는 NTSC/PAL 겸용 행 구동 회로.
  2. 청구항 1에 있어서, 상기 시프트 레지스터부는, 5개 또는 6개의 시프트 레지스터마다 하나의 더미 레지스터를 주기적으로 포함하는 NTSC/PAL 겸용 행 구동 회로.
  3. 청구항 1에 있어서, 상기 변환 수단은, 상기 더미 레지스터의 수와 동일하게 포함되어 있는 NTSC/PAL 겸용 행 구동 회로.
  4. 청구항 1에 있어서, 상기 변환 수단은, NTSC 제품에 PAL 신호가 입력될 경우 카운트되는 클럭수보다 적은 수의 라인이 표시되도록 하는 NTSC/PAL 겸용 행 구동 회로.
  5. 청구항 1에 있어서, 상기 변환 수단은, PAL 제품에 NTSC 신호가 입력될 경우 카운트되는 클럭수보다 많은 수의 라인이 표시되도록 하는 NTSC/PAL 겸용 행 구동 회로.
  6. 청구항 1에 있어서, 상기 변환 수단은 멀티플렉서인 NTSC/PAL 겸용 행 구동 회로.
KR1019960051370A 1996-10-31 1996-10-31 엔티에쓰씨/팔 겸용 행 구동 회로 KR100200365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051370A KR100200365B1 (ko) 1996-10-31 1996-10-31 엔티에쓰씨/팔 겸용 행 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051370A KR100200365B1 (ko) 1996-10-31 1996-10-31 엔티에쓰씨/팔 겸용 행 구동 회로

Publications (2)

Publication Number Publication Date
KR19980031808A KR19980031808A (ko) 1998-07-25
KR100200365B1 true KR100200365B1 (ko) 1999-06-15

Family

ID=19480483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051370A KR100200365B1 (ko) 1996-10-31 1996-10-31 엔티에쓰씨/팔 겸용 행 구동 회로

Country Status (1)

Country Link
KR (1) KR100200365B1 (ko)

Also Published As

Publication number Publication date
KR19980031808A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US5640502A (en) Bit-mapped on-screen-display device for a television receiver
US6664970B1 (en) Display apparatus capable of on-screen display
EP0609980A2 (en) Motion detection method and apparatus
JPH06189231A (ja) 液晶表示装置
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
JP2000206492A (ja) 液晶表示装置
KR100200365B1 (ko) 엔티에쓰씨/팔 겸용 행 구동 회로
JP2760670B2 (ja) 表示素子の駆動用集積回路
JP3850034B2 (ja) ライン数変換手段付き画像表示装置
EP0264603B1 (en) Raster scan digital display system
JP3573406B2 (ja) 画像処理装置
JP3262175B2 (ja) 液晶駆動法
JPH08331486A (ja) 画像表示装置
US4901062A (en) Raster scan digital display system
KR100405275B1 (ko) 문자표시장치
KR100283467B1 (ko) 표시 데이터 구동회로
KR19980060002A (ko) 액정 표시 장치의 게이트 구동 집적 회로
KR100243432B1 (ko) 평면 표시기기에서의 화면 변환장치
KR940001381Y1 (ko) 모니터의 주사선수 변환장치
JPH07261722A (ja) 画像信号処理装置
JPH0435284A (ja) 液晶表示装置
JPH08286638A (ja) 液晶表示装置
JPS61121677A (ja) 高品位テレビジヨン受像機
JP2004118217A (ja) 液晶表示装置
JPH02253775A (ja) 倍速変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee