KR100199280B1 - Module case and electric semiconductor module - Google Patents

Module case and electric semiconductor module Download PDF

Info

Publication number
KR100199280B1
KR100199280B1 KR1019960004927A KR19960004927A KR100199280B1 KR 100199280 B1 KR100199280 B1 KR 100199280B1 KR 1019960004927 A KR1019960004927 A KR 1019960004927A KR 19960004927 A KR19960004927 A KR 19960004927A KR 100199280 B1 KR100199280 B1 KR 100199280B1
Authority
KR
South Korea
Prior art keywords
module case
module
wall surface
power semiconductor
case
Prior art date
Application number
KR1019960004927A
Other languages
Korean (ko)
Other versions
KR970063693A (en
Inventor
백준영
최연식
이근혁
Original Assignee
김충환
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 한국전자주식회사 filed Critical 김충환
Priority to KR1019960004927A priority Critical patent/KR100199280B1/en
Publication of KR970063693A publication Critical patent/KR970063693A/en
Application granted granted Critical
Publication of KR100199280B1 publication Critical patent/KR100199280B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

본 발명은 전력 반도체 모듈 케이스 내벽면에, 내벽면의 표면장력을 줄이기 위한 미러(Mirror) 처리; 내벽면의 상단부, 즉 기밀성 재료와의 접합부에 접합 면적 확대를 위한 매트(Matt)면 형성; 및 실리콘겔이 충진되어 채워지는 상단부에 실리콘겔이 내벽면을 타고 상승하는 것을 억제시키기 위한 복수개의 요조 형성을 선택적으로 실시하여, 모듈케이스와 기밀성 재료인 에폭시 수지와의 접합 면적을 증대시켜 모듈의 외부 환경으로부터 반도체 소자를 보호할 수 있게 한 것이다.The present invention is a mirror (Mirror) treatment on the inner wall surface of the power semiconductor module case, to reduce the surface tension of the inner wall surface; Forming a matt surface for enlarging the bonding area at the upper end of the inner wall surface, that is, at the junction with the airtight material; And selectively forming a plurality of recesses to prevent the silicone gel from rising on the inner wall of the upper end filled with the silicone gel, thereby increasing the bonding area between the module case and the epoxy resin, which is an airtight material. It is to protect the semiconductor device from the external environment.

Description

기밀성이 향상된 모듈 케이스 및 이를 채용한 전력 반도체 모듈Module case with improved airtightness and power semiconductor module employing the same

본 발명은 전력 반도체 모듈에 관한 것으로, 보다 상세하게는 내부에 충전되는 에폭시 수지와의 접합 면적을 확대하도록 내벽면을 형성하여 기밀성을 증가시킨 고기밀성 모듈케이스 및 이를 이용한 전력반도체모듈에 관한 것이다.The present invention relates to a power semiconductor module, and more particularly, to a high-density module case having an airtightness by forming an inner wall surface to enlarge a bonding area with an epoxy resin filled therein and a power semiconductor module using the same.

종래의 전력반도체모듈은 제1도에 도시된 바와 같이, 금속 방열판(10), 금속 배선을 형성하고 있는 세라믹판(20), 외부와의 전기적 입, 출력을 위하여 와이어 본딩 또는 전극 단자로 연결되어 있는 반도체 소자(30)가 순차적으로 접합되어 있으며, 외부의 기계적 충격으로부터 반도체 소자(30)를 보호하기 위하여 방열판(10)이 모듈 케이스(60)의 하부와 접합된 상태에서 반도체 소자(30)의 상부에 실리콘겔(40)과 기밀용 에폭시 수지(50)가 충전되어 있는 구조이다.As shown in FIG. 1, the conventional power semiconductor module is connected to the metal heat sink 10, the ceramic plate 20 forming the metal wiring, and wire bonding or electrode terminals for electrical input and output to and from the outside. The semiconductor device 30 is sequentially bonded, and in order to protect the semiconductor device 30 from external mechanical shock, the heat sink 10 is bonded to the lower portion of the module case 60 to protect the semiconductor device 30. It is a structure in which the silicon gel 40 and the airtight epoxy resin 50 are filled in the upper part.

그러나 종래 모듈 케이스 성형 때에는 제2도에 도시된 바와 같이, 내벽면에 작은 스크래치(Scratch:틈새)(62)가 많이 생기기 때문에 반도쳄(30) 위에 실리콘겔(40)을 충전하면 상기 스크래치(62)가 모세관 현상을 유발시키는 매개체로 작용하고 또한 실리콘겔(40)과 모듈 케이스(60)사이의 표면 장력으로 인하여 실리콘겔(40)이 모듈 케이스(60)의 내벽면을 타고 상승하는 현상이 발생하였다.However, when molding a conventional module case, as shown in FIG. 2, since a large number of small scratches 62 are formed on the inner wall surface, when the silicon gel 40 is filled on the peninsula 30, the scratches 62 ) Acts as a medium to induce a capillary phenomenon, and also due to the surface tension between the silicone gel 40 and the module case 60, the silicone gel 40 rises on the inner wall surface of the module case 60. It was.

이러한 현상은 실리콘겔(40)이 모듈 케이스(60)의 내벽면에 넓게 접합되도록 하기 때문에 그 위에 충전되는 기밀용 에폭시 수지(50)와 모듈케이스(60)의 접합 면적이 줄어들게 된다.This phenomenon causes the silicon gel 40 to be widely bonded to the inner wall of the module case 60, thereby reducing the bonding area between the airtight epoxy resin 50 and the module case 60 filled thereon.

따라서, 종래 전력 반도체 모듈의 에폭시 수지(50)와 모듈 케이스(60)의 접합 부위는 내구력이 약하여 열적 사이클 동안 각 재료간의 열팽창 차이로 인하여 기계적 응력에 견디지 못하고 기밀성을 상실하기 때문에 외부로부터 모듈 내부로 습기가 침투하여 결국 반도체 소자에 치명적 불량을 유발시키게 된다.Therefore, the bonding portion of the epoxy resin 50 and the module case 60 of the conventional power semiconductor module has a weak durability and thus does not endure mechanical stress and loses airtightness due to the difference in thermal expansion between the materials during the thermal cycle. Moisture can penetrate and eventually cause fatal defects in the semiconductor device.

본 발명은 이러한 종래 기술의 문제점을 해결하고자 한 것으로, 그 목적은 전력 반도체모듈을 밀봉함에 있어서 밀봉 재료와의 접합 면적을 넓혀 모듈 안에 수분이 침투되지 못하도록 한 고기밀성 모듈 테이스를 제공하는 데 그 목적이 있다.The present invention has been made to solve the problems of the prior art, an object of the present invention is to provide a high-density module tape that prevents moisture from penetrating the module by enlarging the bonding area with the sealing material in sealing the power semiconductor module. There is a purpose.

또한 본 발명의 다른 목적은 상기 모듈 케이스를 사용하여 제조한 전력 반도체 모듈을 제공하는 데에 있다.In addition, another object of the present invention to provide a power semiconductor module manufactured using the module case.

제1도는 종래 전력 반도체 모듈의 단면도.1 is a cross-sectional view of a conventional power semiconductor module.

제2도는 종래 모듈 케이스의 내벽면 상태를 보이는 도면.2 is a view showing a state of the inner wall surface of the conventional module case.

제3도 내지 제5도는 본 발명에 따른 전력 반도체 모듈 케이스의 내벽면 상태를 보이는 도면.3 to 5 are views showing an inner wall state of the power semiconductor module case according to the present invention.

제6도는 제4도의 모듈 케이스를 사용한 전력 반도체 모듈의 단면도.6 is a sectional view of a power semiconductor module using the module case of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 방열판 20 : 세라믹판10: heat sink 20: ceramic plate

30 : 반도체소자 40 : 실리콘겔30 semiconductor device 40 silicon gel

50 : 에폭시 수지 60 : 모듈 케이스50: epoxy resin 60: module case

62 : 스크래치 64 : 미러(Mirror)면62: scratch 64: mirror surface

66 : 매트(Matt)면 68, 68a, 68b, 68c : 요조66 Matt surface 68, 68a, 68b, 68c

상기 본 발명의 목적을 달성하기 위한 고기밀성 모듈 케이스는, 첫째 내벽면에 표면장력을 줄이기 위해 미러(Mirror)처리하였고, 둘째, 내벽면의 상단부, 즉 기밀성 재료와의 접합부에 매트(Matt)면을 형성하여 접합 면접을 확대시켰으며, 셋째, 실리콘겔이 충전되어 채워지는 상단부에 실리콘겔이 내벽면을 타고 상승하는 것을 억제시키기 위하여 수평으로 복수개의 요조를 형성하였다.The high-tight module case for achieving the object of the present invention, first, the mirror (Mirror) treatment to reduce the surface tension on the inner wall surface, second, the mat (Matt) surface at the upper end of the inner wall surface, that is, the junction with the airtight material Third, the joint interview was enlarged, and third, a plurality of yaw was formed horizontally to prevent the silicone gel from rising on the inner wall at the upper end of the silicone gel.

이하, 본 발명에 따른 고기밀성 모듈 케이스와 이를 이용한 전력 반도체 모듈을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a high-density module case and a power semiconductor module using the same according to the present invention will be described in detail with reference to the accompanying drawings.

제3도 내지 제5도는 전력 반도체모듈의 밀봉 수지인 에폭시와의 접합면적을 넓히기 위해 개발된 모듈 케이스의 내벽면을 도시한 것이다.3 to 5 show the inner wall surface of the module case developed to increase the bonding area with the epoxy, which is a sealing resin of the power semiconductor module.

제3도에 도시된 모듈 케이스의 내벽면은, 실리콘겔이 모듈에 충전될 때 모세관 현상 및 내벽면에 표면장력에 의하여 벽면을 타고 올라가는 형상을 방지하기 위하여, 즉 실리콘겔과 모듈 케이스의 접합 면적을 줄이기 위해 내벽을 미러면(64)으로 처리한 것이다.The inner wall surface of the module case shown in FIG. 3 is used to prevent the capillary phenomenon and the shape of rising up the wall by the surface tension on the inner wall surface when the silicon gel is filled in the module, that is, the bonding area between the silicon gel and the module case. In order to reduce the inner wall is treated with a mirror surface (64).

제4도에 도시된 모듈케이스의 내벽면은, 제3도에서와 같은 미러면(64)의 상단부, 즉 기밀성 재료와의 접합부에 접합 면적의 확대를 위해 매트면(66)을 형성한 것이다.The inner wall surface of the module case shown in FIG. 4 is formed with the mat surface 66 for the expansion of the bonding area at the upper end of the mirror surface 64 as shown in FIG.

제5도(a)는 제4도의 내벽면 구조에서 미러면(64)의 중단 즉, 모듈 제조때에 실리콘겔(40)이 채워지는 상부 근방에 수평으로 4개의 요조(68), (68a), (68b), (68c)를 형성한 것을 보여주며, 모듈케이스(60)의 성형성을 좋게 하기 위하여 제5도(b)와 같이 요조(68), (68a), (68b), (68c)의 파인 부분을 라운드(Round)처리하였다.FIG. 5 (a) shows four recesses 68 and 68a horizontally in the inner wall structure of FIG. 4 near the top where the mirror face 64 is filled, i.e., the silicon gel 40 is filled during module manufacture. , (68b), (68c) is formed, and in order to improve the formability of the module case 60, as shown in Figure 5 (b) (68), (68a), (68b), (68c) The fine part of the round was rounded.

이러한 모듈케이스(60)의 내벽면 처리는 미러면(64), 매트면(66) 및 요조(68)를 모두 함께 형성하거나 선택적으로 하나 또는 둘을 함께 형성하여도 무방하다.The inner wall surface treatment of the module case 60 may form the mirror surface 64, the mat surface 66, and the recess 68 together, or may optionally form one or two together.

상기와 같이 내벽면 처리가 된 모듈 케이스(60)를 전력반도체모듈에 적용하면, 실리콘겔(40)과 접하는 모듈 케이스(60)의 내벽면을 미러면(64)으로 처리하였기 때문에 실리콘겔(40)의 충전 때에 모세관 현상이 없어짐은 물론 표면장력이 기존에 비해 훨씬 줄어들기 때문에 실리콘겔(40)의 상부에 충전되는 기밀성 재료인 에폭시 수지(50)와의 접합 면적이 넓어지게 되고, 한편 모듈 케이스(60)의 내벽면 상단부에 매트면(66)을 더 형성한 경우에는 에폭시 수지의 접합 면적이 더욱 확대된다.When the inner wall surface treated module case 60 is applied to the power semiconductor module as described above, since the inner wall surface of the module case 60 in contact with the silicon gel 40 is treated with the mirror surface 64, the silicon gel 40 ), The capillary phenomenon is eliminated and the surface tension is much reduced compared to the conventional one, so that the bonding area with the epoxy resin 50, which is an airtight material filled on the upper part of the silicone gel 40, becomes wider. In the case where the mat surface 66 is further formed at the upper end of the inner wall surface of 60), the bonding area of the epoxy resin is further enlarged.

또한 모듈 케이스(60)의 내벽면 중앙에 수평으로 형성한 요조(68), (68a), (68b), (68c)에 의해 실리콘겔(40)의 충전 때에 모듈 케이스(60)의 내벽면과의 접합 부위가 상승되는 현상, 즉 실리콘겔(40)의 케이스 내벽면을 타고 올라가는 현상이 억제된는데 이는 실리콘겔(40) 위에 충전되는 에폭시 수지(50)와 모듈 케이스(60)의 내벽면과의 접합 면적을 기존에 비해 확대한다.In addition, the inner wall surface of the module case 60 and the inner wall surface of the module case 60 are filled with the recesses 68, 68a, 68b, and 68c formed horizontally in the center of the inner wall surface of the module case 60. Phenomenon in which the bonding site is raised, that is, the phenomenon of climbing up the inner wall surface of the case of the silicone gel 40 is suppressed, which is the inner wall surface of the epoxy resin 50 and the module case 60 filled on the silicone gel 40. The junction area of is enlarged compared with the existing one.

이상에서 상세히 설명한 바와 같이, 본 발명은 모듈 케이스의 기밀성 유지를 위하여 모듈에 충전하는 에폭시 수지와의 접합 면적을 증대시켜 모듈의 외부 환경으로부터 반도체 소자를 안전하게 보호할 수 있는 전력 반도체 모듈을 제조할 수 있게 되는 것이다.As described in detail above, the present invention can manufacture a power semiconductor module that can safely protect the semiconductor device from the external environment of the module by increasing the bonding area with the epoxy resin filling the module in order to maintain the airtightness of the module case. Will be.

Claims (4)

반도체 모듈을 봉지하는 모듈케이스에 있어서, 내부에 충전되는 실리콘겔이 내벽면을 타고 올라가는 현상을 방지하기 위하여 상기 내벽면이 미러(Mirror) 면을로 형성되고, 상기 실리콘겔의 상부에 충전되는 기밀성 재료와의 접합 면적을 늘리기 위해 상기 미러면의 상단부에 매트(Matt) 면이 형성한 것을 특징으로 하는 고기밀성 모듈 케이스.In a module case for encapsulating a semiconductor module, the inner wall surface is formed of a mirror surface in order to prevent the silicon gel charged therein from rising up the inner wall surface, and the airtightness is filled in the upper portion of the silicon gel. A high density module case, characterized in that the mat surface is formed in the upper end of the mirror surface in order to increase the bonding area with the material. 제1항에 있어서, 상기 실리콘겔이 상기 미러면을 타고 올라가는 현상을 방지하기 위하여 상기 실리콘겔이 충전되어 채워지는 미러면의 상단부에 복수개의 요조가 형성된 것을 특징으로 하는 고기밀성 모듈 케이스.The high density module case according to claim 1, wherein a plurality of recesses are formed at an upper end of the mirror surface in which the silicon gel is filled to prevent the silicon gel from rising up the mirror surface. 제2항에 있어서, 상기 요조의 파인 부분을 라운드 처리한 것을 특징으로 하는 고기밀성 모듈 케이스.The high-density module case according to claim 2, wherein the fine part of the urine is rounded. 제1항, 제2항 및 제3항 중 어느 한 항의 모듈 케이스를 이용한 전력 반도체 모듈.A power semiconductor module using the module case of any one of claims 1, 2 and 3.
KR1019960004927A 1996-02-27 1996-02-27 Module case and electric semiconductor module KR100199280B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004927A KR100199280B1 (en) 1996-02-27 1996-02-27 Module case and electric semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004927A KR100199280B1 (en) 1996-02-27 1996-02-27 Module case and electric semiconductor module

Publications (2)

Publication Number Publication Date
KR970063693A KR970063693A (en) 1997-09-12
KR100199280B1 true KR100199280B1 (en) 1999-06-15

Family

ID=19451951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004927A KR100199280B1 (en) 1996-02-27 1996-02-27 Module case and electric semiconductor module

Country Status (1)

Country Link
KR (1) KR100199280B1 (en)

Also Published As

Publication number Publication date
KR970063693A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
US5891759A (en) Method of making a multiple heat sink resin sealing type semiconductor device
US6958259B2 (en) Method of stacking semiconductor element in a semiconductor device
IT1280673B1 (en) MODULE OF HIGH POWER SEMICONDUCTOR DEVICES WITH LOW THERMAL RESISTANCE AND SIMPLIFIED MANUFACTURING METHOD
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
EP0384482A2 (en) Composite semiconductor device
KR100591509B1 (en) Semiconductor device
KR100199280B1 (en) Module case and electric semiconductor module
US6020638A (en) Packaging structure of BGA type semiconductor device mounted on circuit substrate
KR100241056B1 (en) Power semiconductor module
JPS59136953A (en) Composite element
KR920007131A (en) Semiconductor devices
KR100198996B1 (en) Power semiconductor module
JPH0662550U (en) Composite semiconductor device
JPH0334863B2 (en)
JPS6148947A (en) Semiconductor device
JP2621722B2 (en) Semiconductor device
JPH05267503A (en) Semiconductor device
KR100403129B1 (en) electronic semiconductor module
KR200235914Y1 (en) semiconductor module for electric power
JPH02298051A (en) Semiconductor device
JPH0927590A (en) Composite semiconductor device
JPS60103649A (en) Semiconductor device
JPH0236281Y2 (en)
JPS62274651A (en) Semiconductor device
KR100193337B1 (en) Electrode terminal of power semiconductor module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 17

EXPY Expiration of term