KR100196523B1

KR100196523B1 - Method of manufacturing semiconductor device

Info

Publication number: KR100196523B1
Application number: KR1019950050964A
Authority: KR
Inventors: 윤용혁; 정의삼
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1995-12-16
Filing date: 1995-12-16
Publication date: 1999-06-15
Also published as: KR970053113A

Abstract

본 발명은 반도체소자의 제조공정중 폴리실리콘 식각후 폴리실리콘 패턴의 측면에 형성된 폴리머를 제거하는 방법에 관한 것으로, NH4F와 HF의 농도를 감소시킨 NH4F용액과 HF용액을 혼합하여 제조한 BOE용액을 사용하여 폴리머를 제거함으로써 폴리실리콘 하부막의 손실을 최대로 감소시킬 수 있으며, 특히 게이트 폴리실리콘 식각공정에 적용할 경우 게이트산화막의 손실을 방지하여 소자 제조공정에 있어서의 신뢰성을 향상시킬 수 있게 된다.The present invention relates to a method for removing the polymer formed on the side of the polysilicon pattern after polysilicon etching during the manufacturing process of a semiconductor device, a BOE solution prepared by mixing a NH4F solution and a HF solution with a reduced concentration of NH4F and HF By removing the polymer, the loss of the polysilicon underlayer can be reduced to the maximum. In particular, when applied to the gate polysilicon etching process, the loss of the gate oxide film can be prevented to improve the reliability in the device manufacturing process.

Description

Semiconductor device manufacturing method

제1도는 폴리실리콘 패터닝 공정도.1 is a polysilicon patterning process diagram.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 폴리실리콘 패턴1 substrate 2 polysilicon pattern

3 : 감광막 패턴 4 : 폴리머3: photosensitive film pattern 4: polymer

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 폴리실리콘 건식식격 공정시 폴리머(polymer) 제거방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for removing a polymer during a polysilicon dry etching process.

일반적으로, 반도체 소자 제조시 도전체로 폴리실리콘층을 많이 이용하는데 폴리실리콘을 증착하고 예정된 전극으로 패턴을 형성하기 위해서는 제1(a)도에 도시된 바와 같이 기판(1)상에 형성된 폴리실리콘층 상부에 에정된 감광막 패턴(3)을 형성한 다음, CCl₄, HCl, Cl₂, SiCl₄등의 클로린계 가스의 플라츠마를 이용하여 폴리실리콘층을 식각하여 폴리실리콘 패턴(2)을 형성한다. 이때, 감광막 패턴과 폴리실리콘 측벽에 SiClx 또는 CClx 계열의 폴리머(4)가 형성되는데 이 폴리머(4)는 폴리실리콘 측벽을 보호하며, 폴리실리콘중 식각후 프로파일(profile)을 허용오차 범위내에서 조절할 수 있도록 한다.Generally, a polysilicon layer is formed on the substrate 1 in order to deposit polysilicon and to form a pattern with a predetermined electrode. After forming the photoresist pattern 3 etched on the top, the polysilicon layer is etched using a plasma of chlorine-based gas such as CCl ₄ , HCl, Cl ₂ , and SiCl ₄ to form the polysilicon pattern 2. . At this time, SiClx or CClx-based polymers 4 are formed on the photoresist pattern and the polysilicon sidewalls, which protect the polysilicon sidewalls and control the profile after etching of polysilicon within the tolerance range. To help.

또한, 폴리실리콘 패턴(2)을 형성한 다음, 감광막 패턴(3)을 제거하면 제1도(b)도에 도시된 바와 같이 폴리실리콘 패턴(2) 측벽에 폴리머(4)가 남게 되는데 이러한 폴리머(4)를 제거하기 위해서 종래에는 불산 용액(HF) 또는 BOE(buffered oxide etchant) 용액을 사용하였다. 그러나 불산 용액 또는 BOE 용액으로 폴리머(4)를 제거하는 경우, 노출된 산화막의 손실 또는 손상을 유발시킨다. 따라서 폴리실리콘 패턴(2)을 게이트전극으로 사용할 경우 게이트전극 하부의 게이트산화막의 손상을 인해 소자의 불량을 야기시킨다. 이에 따라 종래에는 BOE 용액 내의 NH₄F와 HF의 조성비를 변화시켜 하부의 산화막 손실을 최소화시키는 방법을 사용하기도 하였다.In addition, when the polysilicon pattern 2 is formed, and then the photoresist pattern 3 is removed, the polymer 4 remains on the sidewalls of the polysilicon pattern 2 as shown in FIG. To remove (4), a hydrofluoric acid solution (HF) or a buffered oxide etchant (BOE) solution was conventionally used. However, if the polymer 4 is removed with a hydrofluoric acid solution or a BOE solution, it causes a loss or damage of the exposed oxide film. Therefore, when the polysilicon pattern 2 is used as the gate electrode, the device may be defective due to damage of the gate oxide layer under the gate electrode. Accordingly, in the related art, a method of minimizing the loss of an oxide layer at the bottom by changing the composition ratio of NH ₄ F and HF in a BOE solution has been used.

폴리실리콘 식각후 패턴의 측벽에 형성되는 폴리머층은 치밀한 결합구조를 가지고 있는 것이 아니기 때문에 BOE 용액에 의해 쉽게 제거되는 특성을 나타낸다.Since the polymer layer formed on the sidewall of the pattern after polysilicon etching does not have a dense bonding structure, it is easily removed by the BOE solution.

BOE 용액의 특성을 살펴보면, 용액중의 이온 상태는Looking at the properties of the BOE solution, the ionic state in the solution

HF ----→ H+ ＋ F- -------- (1)HF ---- → H + + F- -------- (1)

NH4F ----→ NH4+＋ F- -------- (2)NH4F ---- → NH4 +＋ F- -------- (2)

HF ＋ F- -----→ HF2- --------- (3)HF + F- ----- → HF2- --------- (3)

이고, 다음과 같은 화학반응식에 의해 산화막을 식각하게 된다.The oxide film is etched by the following chemical reaction formula.

SiO2 ＋ 2HF2- ＋ 3NH4+ --→ SiF62- ＋ NH3 ＋ 2H2O --→ (NH4)2SiF6 --- (4)SiO2 + 2HF2- + 3NH4 +-→ SiF62- + NH3 + 2H2O-→ (NH4) 2SiF6 --- (4)

상기 반응식(4)에서 식각반응에 크게 관여하는 이온은 HF2- 이온이다. 따라서 HF와 NH4F의 농도가 같은 몰비(mole ratio)로 존재하는 상태에서는 식각속도는 NH4F의 농도와는 무관하고 HF의 농도에 의해 결정되어진다. 상기 반응식에서 산화막이 식각속도를 감소시키기 위해서는 HF2- 이온의 발생을 억제하여야 하는데 종래 기술에서는 NH4F의 농도를 크게 증가시켜 HF2- 이온의 발생을 억제하는 방법을 사용하고 있다. BOE 용액에서 HF와 NH4F의 조성이 [NH4F]/[HF] = 1인 경우에는 식각속도가 NH4F농도에 거의 의존하지 않지만 NH4F 의 농도를 증가시키면 일정한 범위내에서는 HF2- 이온의 형성이 증가하지만 일정한 농도 이상 증가시키면 역으로 이온의 형성을 반대하는 특성을 이용한 것이다.In the reaction scheme (4), ions that are largely involved in the etching reaction are HF 2-ions. Therefore, in the state where the concentrations of HF and NH4F exist at the same mole ratio, the etching rate is independent of the concentration of NH4F and is determined by the concentration of HF. In the above scheme, in order to reduce the etching rate of the oxide film, the generation of HF 2-ions must be suppressed. In the prior art, a method of suppressing the generation of HF 2-ions by greatly increasing the concentration of NH 4 F is used. When the composition of HF and NH4F in the BOE solution is [NH4F] / [HF] = 1, the etch rate is hardly dependent on the concentration of NH4F, but increasing the concentration of NH4F increases the formation of HF2- ions within a certain range. Increasing the concentration or more reverses the formation of ions.

그러나 종래 기술에서 사용하는 BOE 용액은 일반적으로 40% NH₄F 용액과 49% HF 용액의 혼합액이므로 NH4F 농도를 증가시켜 산화막의 식각속도를 증가시키려고 할지라도 HF 용액의 농도가 높기 때문에 그 자체에 의한 산화막의 식각을 방지할 수 없는 문제점이 있다.However, the BOE solution used in the prior art is generally a mixture of 40% NH ₄ F solution and 49% HF solution. Therefore, even if the concentration of NH4F is increased to increase the etching rate of the oxide film, the concentration of HF solution is high. There is a problem that can not prevent the etching of the oxide film.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 폴리실리콘 건식식격시 발생한 폴리머 제거를 위해 사용되는 BOE 용액에 의한 주변 산화막의 손실을 최소화 할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can minimize the loss of the peripheral oxide film by the BOE solution used for removing the polymer generated during polysilicon dry etch.

상기 목적을 달성하기 위한 본 발명은 소정의 하부층 상에 형성된 폴리실리콘막을 선택적으로 건식식각하여 폴리실리콘막 패턴을 형성하는 단계와, 15∼20wt%의 농도로 희석된 NH₄F 용액과 0.1wt% 이하의 농도로 희석된 HF용액을 100:1 이상의 조성비로 혼합한 완충 산화막 식각제(BOE) 용액을 사용하여 상기 폴리실리콘막 패턴 측벽에 형성된 폴리머를 제거하는 단계를 포함하여 이루어진다.The present invention for achieving the above object is to selectively dry-etch the polysilicon film formed on a predetermined lower layer to form a polysilicon film pattern, and NH ₄ F solution diluted to a concentration of 15 to 20wt% 0.1wt% And removing the polymer formed on the sidewalls of the polysilicon layer using a buffered oxide etchant (BOE) solution in which the HF solution diluted to the following concentration is mixed in a composition ratio of 100: 1 or more.

본 발명은 폴리머가 매우 취약한 상태로 결합되어 있으며 약한 농도의 HF 성분에 의해서도 제거되는 점을 이용하여 BOE 용액 합성시 NH₄F 용액의 NH₄F 농도는 15∼20wt%로 하고, HF 용액의 HF 농도는 0.1wt% 이하로 하며, NH₄F 용액과 HF 용액의 조성비는 100:1 이상으로 하여 주변 산화막의 손실을 최소화하는 기술이다.The invention polymers are combined with a very vulnerable and BOE solution during synthesis using a point that is removed by the HF component of the weak concentration of NH ₄ F concentration of NH ₄ F solution and with 15~20wt%, the HF solution HF The concentration is 0.1wt% or less, and the composition ratio of NH ₄ F solution and HF solution is 100: 1 or more to minimize the loss of the surrounding oxide film.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced so that those skilled in the art can more easily implement the present invention.

우선, 소정의 하부층 공정을 마친 실리콘 기판 상에 게이트 산화막을 성장시키고, 그 상부에 폴리실리콘막을 증착한다. 이어서, 게이트 전극 형성용 감광막 패턴을 폴리실리콘막 상부에 형성하고 이를 식각 마스크로 사용하여 폴리실리콘막의 건식식각을 수행한다. 이때, 폴리실리콘 패턴 측벽에 폴리머가 형성된다.First, a gate oxide film is grown on a silicon substrate that has undergone a predetermined lower layer process, and a polysilicon film is deposited thereon. Subsequently, a photoresist pattern for forming a gate electrode is formed on the polysilicon layer, and dry etching of the polysilicon layer is performed using the photoresist layer as an etching mask. At this time, a polymer is formed on the sidewalls of the polysilicon pattern.

이어서, 폴리실리콘 패턴 측벽의 폴리머를 제거하기 위하여 본 발명에서는 한 것으로, 폴리머 제거를 위한 BOE 용액을 합성할 때 BOE 용액을 이루는 NH₄F 용액과 HF 용액에서 NH4F와 HF의 농도를 감소시킨 용액을 사용한다. 즉, NH₄F 용액이나 HF용액은 순수 100% 화학 용액을 사용하는 것이 아니고 H₂O 용액에 희석시킨 상태로 사용하는 것이므로 용액 자체에서 NH₄F나 HF의 농도를 감소시켜 사용할 경우 종래 기술에서 사용하던 혼합비를 그대로 사용할지라도 HF의 농도에 의한 폴리실리콘 패턴 하부의 산화막의 식각을 억제할 수 있게 된다.Subsequently, in the present invention, in order to remove the polymer of the polysilicon pattern sidewall, a solution in which the concentration of NH4F and HF is reduced in the NH ₄ F solution and the HF solution, which forms the BOE solution, is synthesized when the BOE solution for polymer removal is use. In other words, since NH ₄ F solution or HF solution is not used 100% pure chemical solution, but diluted in H ₂ O solution, when the concentration of NH ₄ F or HF in the solution itself is used in the prior art Even if the used mixing ratio is used as it is, the etching of the oxide film under the polysilicon pattern due to the HF concentration can be suppressed.

이를 위해 BOE 용액의 합성시 NH4F 용액의 NH₄F 농도는 15∼20wt%로 하고, HF 용액의 HF 농도는 0.1wt% 이하로 하는 것이 바람직하며, NH₄F 용액과 HF 용액의 조성비는 100:1 이상으로 하는 것이 바람직하다.To this end, when the BOE solution is synthesized, the NH ₄ F concentration in the NH ₄ F solution is preferably 15 to 20 wt%, the HF concentration in the HF solution is preferably 0.1 wt% or less, and the composition ratio of the NH ₄ F solution and the HF solution is 100: It is preferable to set it as 1 or more.

또한, 폴리머 제거공정시 BOE 용액의 온도는 25∼35℃로 하는 것이 바람직하며, 이와 같은 조건에서 게이트 산화막의 식각속도는 0.5A/sec 이하가 되어 손실을 최소화할 수 있다.In addition, the temperature of the BOE solution in the polymer removal process is preferably set to 25 ~ 35 ℃, under such conditions, the etching rate of the gate oxide film is 0.5A / sec or less can minimize the loss.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

진술한 본 발명에 따르면, 폴리실리콘 건식식각후 폴리실리콘 패턴 측면에 형성되는 폴리머를 제거하는 공정에서 주변 산화막의 손실을 최소화할 수 있으며, 특히 게이트 폴리실리콘 식각공정에 적용할 경우 게이트 산화막의 손실을 방지하여 소자의 신뢰성을 향상시킬 수 있게 된다.According to the present invention, the loss of the peripheral oxide layer can be minimized in the process of removing the polymer formed on the side of the polysilicon pattern after polysilicon dry etching, and especially when applied to the gate polysilicon etching process, the loss of the gate oxide layer is reduced. It is possible to improve the reliability of the device by preventing.

Claims

Selectively dry-etching the polysilicon film formed on the predetermined lower layer to form a polysilicon film pattern, NH ₄ F solution diluted to a concentration of 15 to 20 wt% and HF solution diluted to a concentration of 0.1 wt% or less Removing the polymer formed on the sidewalls of the polysilicon layer using a buffered oxide etchant (BOE) solution mixed at a composition ratio of 100: 1 or more.

The method of claim 1, wherein in the removing of the polymer, the buffer oxide etchant has a temperature of 25 ° C. to 35 ° C. 5.

A method according to claim 1 or 2, wherein the lower layer comprises an oxide film.