KR100196513B1 - Pre-repair circuit - Google Patents
Pre-repair circuit Download PDFInfo
- Publication number
- KR100196513B1 KR100196513B1 KR1019960026544A KR19960026544A KR100196513B1 KR 100196513 B1 KR100196513 B1 KR 100196513B1 KR 1019960026544 A KR1019960026544 A KR 1019960026544A KR 19960026544 A KR19960026544 A KR 19960026544A KR 100196513 B1 KR100196513 B1 KR 100196513B1
- Authority
- KR
- South Korea
- Prior art keywords
- repair
- spare
- signal
- address
- pad
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 작동하지 않는 메모리셀을 보수가능한 다이로 리페어 하기전의 프리 테스트과정에서 선택된 스페어 셀의 동작상태를 미리 테스트 할 수 있는 반도체 메모리셀의 프리 리페어회로에 관한 것으로, 웨이퍼 상태에서 여분의 패드를 구성하여 여분의 패드에 전압상태에 따라 칩내부의 리페어로직을 선택할 수 있고, 다른 패드인 리페어 패드의 신호에 의해 제어받는 리페어 디코더와, 상기 리페어 디코더신호에 의해 제어받고 선택된 리페어 로직에 작동되지 않는 어드레스를 래치할 수 있는 래치회로와, 래치된 어드레스와 인가된 어드레스를 비교할 수 있는 비교기와, 비교기의 출력에 따라 스페어셀을 선택하기 위한 신호를 출력하는 머지수단을 구비하여 이루어진 것을 특징으로 하며, 상기한 구성에 의하면 프리테스트 과정에서 리페어 가능한 다이를 찾은 다음에 퓨즈를 취입시키지 않고 스페어셀을 선택해서 동작상태를 미리 확인한 다음에 퓨즈를 취입시킴으로써 퓨즈 취입후에 포스트 테스트를 수행하지 않아도 되므로, 작동되지 않는 다이의 보수가 간단하고 보수시간을 감소시키는 효과가 있다.The present invention relates to a pre-repair circuit of a semiconductor memory cell capable of pre-testing the operating state of a selected spare cell prior to repairing an inoperable memory cell with a repairable die. It is possible to select the repair logic within the chip according to the voltage state of the spare pad, and to repair the decoder which is controlled by the signal of the repair pad, which is another pad, and the repair logic controlled by the repair decoder signal and not operated by the selected repair logic. And a latch circuit capable of latching an address, a comparator capable of comparing a latched address with an applied address, and merge means for outputting a signal for selecting a spare cell according to the output of the comparator. According to the above configuration, repair is possible in the pre-test process. After finding the die, you can select the spare cell to check the operating condition in advance without blowing the fuse, and then insert the fuse so that you do not have to perform post-test after the fuse is blown. It is effective to let.
Description
제1도는 종래의 작동하지 않는 다이의 리페어회로 블럭도 이고,1 is a repair circuit block diagram of a conventional non-operating die,
제2도는 종래 퓨즈를 사용해서 작동되지 않는 어드레스를 프로그램하는 회로의 일예를 나타낸 도면.2 is a diagram showing an example of a circuit for programming an address that is not operated using a conventional fuse.
제3도는 본 발명에 따른 프리 리페어회로의 블럭도 이고,3 is a block diagram of a pre-repair circuit according to the present invention,
제4도는 본 발명에 따른 일예의 리페어 디코더의 회로구성도 이고,4 is a circuit diagram of an example of a repair decoder according to the present invention.
제5도는 본 발명의 단위비교기 로직의 회로구성도 이고,5 is a circuit diagram of the unit comparator logic of the present invention,
제6도는 본 발명의 비교기 회로이다.6 is a comparator circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
51 : 래치수단 52 : 비교기51 latch means 52 comparator
61 : 모지수단61: Moji means
본 발명은 반도체 메모리장치의 리페어회로에 관한 것으로, 특히 작동하지 않는 메모리셀을 보수가능한 다이로 리페어하기 전의 프리 테스트과정에서 선택된 스페어 셀의 동작상태를 미리 테스트할 수 있는 반도체 메모리셀의 프리 리페어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a repair circuit of a semiconductor memory device, and in particular, a pre-repair circuit of a semiconductor memory cell capable of pre-testing an operation state of a selected spare cell in a pre-test process before repairing an inoperable memory cell to a repairable die. It is about.
종래, 반도체 메모리장치의 제조과정에서 작업공정 또는 작업환경상의 문제로 인해 페일(fail)되는 메모리장치의 수율을 향상시키기 위해서 스페어 로우 또는 스페어 컬럼을 사용해서 작동되지 않는 메모리셀을 대체하는 방법이 일반화되어 있다. 또한, 작동되지 않는 메모리셀의 어드레스를 프로그램 시킬때 리페어 로직내에 있는 퓨즈를 취입시키는 방법 역시 일반화되어 있다. 이러한 종래의 리페어회로의 블럭도와, 퓨즈를 사용하여 작동되지 않는 어드레스를 프로그램하는 회로의 일예를 제1도 및 제2도에 나타내었다.Conventionally, in order to improve the yield of a memory device that is failed due to a work process or a work environment problem in the manufacturing process of a semiconductor memory device, a method of replacing a memory cell that is not operated using a spare row or a spare column is generalized. It is. In addition, a method of injecting a fuse in the repair logic when programming an address of an inoperable memory cell is also generalized. A block diagram of such a conventional repair circuit and an example of a circuit for programming an address which is not operated using a fuse are shown in FIGS. 1 and 2.
종래 리페어장치를 이용하여 작동되지 않는 어드레스를 리페어하는 방법을 살펴보면, 먼저 리페어를 하지 않는 경우에는 마스터 퓨즈 F1을 취입하지 않게 되어 노드 1은 항상 하이레벨 상태를 유지하므로, 모든 전송게이트(T1∼T12)는 턴-오프 상태가 되어 노드 2∼노드 4는 항상 로우레벨상태를 유지한다. 따라서, 스페어셀을 선택하기 위한 신호인 RED신호는 항상 로우레벨 상태가 된다. 이 RED신호는 스페어셀과 노말 디코더를 제어하므로 RED신호가 로우레벨 상태가 되면 스페어셀로우 또는 스페어 컬럼은 선택되지 않고 노말 디코더만 어드레스 신호에 의해 선택되어 진다.Referring to a method of repairing an inoperable address using a conventional repair apparatus, if a repair is not performed first, the master fuse F1 is not blown, and node 1 always maintains a high level, and thus all transmission gates T1 to T12 are repaired. ) Is turned off so that nodes 2 through 4 always remain low. Therefore, the RED signal, which is a signal for selecting a spare cell, is always at a low level. Since the RED signal controls the spare cell and the normal decoder, when the RED signal is in the low level, only the spare decoder or the spare column is selected, and only the normal decoder is selected by the address signal.
한편, 리페어를 하는 경우에는 마스터 퓨즈 F1가 취입되고, 작동하지 않는 어드레스를 제외한 나머지 어드레스에 연결된 퓨즈를 취입시킨다. 예를 들면, 작동되지 않는 어드레스가 A0A1, A2/A3, A4A5 라면, 퓨즈 F3, F4, F5, F6, F7, F9, F11, F12, F13을 취입시켜야 한다. 이 경우에, 작동되지 않는 어드레스가 선택되면, A0A1, A2/A3, A4A5 신호는 하이레벨의 상태가 되고, 나머지 어드레스 신호들은 모두 로우레벨의 상태가 된다. 마스터 퓨즈 F1을 취입시켰기 때문에 모든 전송게이트들(T1∼T12)은 턴-온 상태이므로, 노드2, 노드3, 노드4는 하이레벨의 상태가 된다. 따라서, RED신호가 하이레벨이 되므로 스페어셀이 선택되고 노말 디코더는 디스에이블 된다.On the other hand, in the case of repairing, the master fuse F1 is blown in, and a fuse connected to the remaining addresses is blown except for an inactive address. For example, if the addresses that are not working are A0A1, A2 / A3, A4A5, fuses F3, F4, F5, F6, F7, F9, F11, F12, F13 must be blown. In this case, when an inactive address is selected, the A0A1, A2 / A3, and A4A5 signals are in the high level state, and the remaining address signals are all in the low level state. Since the transfer fuses T1 to T12 are turned on because the master fuse F1 is blown, the nodes 2, 3, and 4 are at a high level. Therefore, the spare cell is selected because the RED signal is at a high level, and the normal decoder is disabled.
작동되지 않는 어드레스 이외의 어드레스가 선택되면, A0A1, A2/A3, A4A5 신호중 적어도 하나의 신호가 로우레벨의 상태가 되므로, 노드2, 노드3, 노드4 중 어느 하나의 노드가 로우레벨의 상태가 되므로 RED신호는 로우레벨이 되어 스페어셀은 선택되지 않는다.If an address other than an inactive address is selected, at least one of the A0A1, A2 / A3, and A4A5 signals is in the low level state, and thus, any node among the node 2, the node 3, and the node 4 is in a low level state. As a result, the RED signal goes low and the spare cell is not selected.
이와 같이, 종래에는 웨이퍼상에 반도체장치의 제조공정이 완료되면, 프리테스트를 진행하고, 그 테스트결과 리페어가 가능한 다이를 찾아서 퓨즈를 취입시킨 다음, 다시 포스트테스트를 진행하는 과정으로 작동되지 않는 어드레스를 리페어하게 되므로, 퓨즈의 취입 전후에 테스트를 진행해야 하므로 테스트시간이 길어지는 단점이 있다.As described above, when a semiconductor device manufacturing process is completed on a wafer, a pretest is performed, and as a result of the test, a die that can be repaired is found, a fuse is blown, and a post test is performed again. Since repairing, the test must be carried out before and after the injection of the fuse has a disadvantage that the test time is long.
본 발명은 상기한 종래기술의 단점을 해소하기 위하여 창안한 것으로, 반도체 메모리장치에 있어서 보수가능한 다이를 퓨즈 취입에 의해 스페어셀로 대체하기 전에 상기 스페어셀의 동작을 미리 확인할 수 있는 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned drawbacks of the prior art, and provides a device capable of confirming the operation of the spare cell in advance in the semiconductor memory device before replacing the repairable die with the spare cell by fuse injection. The purpose is.
상기한 목적을 달성하기 위하여 본 발명의 장치는 웨이퍼 상태에서 여분의 패드를 구성하여 여분의 패드에 전압상태에 따라 칩내부의 리페어로직을 선택할 수 있고, 다른 패드인 리페어 패드의 신호에 의해 제어받는 리페어 디코더와, 상기 리페어 디코더 신호에 의해 제어받고 선택된 리페어 로직에 작동되지 않는 어드레스를 래치할 수 있는 래치회로와, 래치된 어드레스와 인가된 어드레스를 비교할 수 있는 비교기와, 비교기의 출력에 따라 스페어셀을 선택하기 위한 신호를 출력하는 머지수단을 구비하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the apparatus of the present invention configures an extra pad in a wafer state, and selects a repair logic inside the chip according to a voltage state of the extra pad, and is controlled by a signal of a repair pad, which is another pad. A repair decoder, a latch circuit capable of latching an address which is controlled by the repair decoder signal and which is not operated by the selected repair logic, a comparator capable of comparing the latched address with an applied address, and a spare cell according to the output of the comparator Characterized in that it comprises a merge means for outputting a signal for selecting the.
이하, 첨부도면을 참조하여 본 발명에 따른 프리 리페어로직을 보다 상세히 설명하기로 한다.Hereinafter, the pre-repair logic according to the present invention will be described in more detail with reference to the accompanying drawings.
제3도는 본 발명에 따른 프리 리페어회로의 블럭도이고, 제4도는 본 발명에 따른 일예의 리페어 디코더의 회로구성도이고, 제5도는 본 발명에 따른 단위비교기 로직의 회로구성도이고, 제6도는 본 발명의 비교기 회로이다.3 is a block diagram of a pre-repair circuit according to the present invention, FIG. 4 is a circuit diagram of an example of a repair decoder according to the present invention, and FIG. 5 is a circuit diagram of a unit comparator logic according to the present invention. Fig. Is a comparator circuit of the present invention.
본 발명은 종래기술에서 사용된 퓨즈를 사용한 리페어 로직은 그대로 존재하면서 본 발명에서 제시한 리페어회로를 부가하여 퓨즈를 취입시키기 전에 사전에 스페어셀의 동작을 확인하는 방법을 사용하고 있다.The present invention uses a method of confirming the operation of the spare cell before the blown fuse by adding the repair circuit proposed in the present invention while the repair logic using the fuse used in the prior art remains.
본 발명의 리페어회로를 사용하기 위해선느 여분의 패드를 사용하여 리페어 어드레스를 프로그램시켜 주어야 하는데, 스페어 로우 또는 스페어컬럼의 어드레스를 프로그램시켜 주어야 하는데, 스페어 로우 또는 스페어컬럼의 숫자에 따라서 여분의 패드수가 정해진다. 예를 들어서, 스페어로우와 스페어컬럼의 숫자가 8개이면 여분의 패드가 3개 필요하다.In order to use the repair circuit of the present invention, a spare address must be programmed using an extra pad, and an address of a spare row or a spare column must be programmed, and the number of spare pads depends on the number of spare rows or spare columns. It is decided. For example, if the number of spares and spare columns is eight, you need three extra pads.
각 패드신호는 제4도에서 보드시 리페어 디코더에 의해서 M1∼Mn신호를 파생시킨다. 즉, 2개의 패드에 의해서 파생될 수 있는 리페어신호는 4개의 M1, M2, M3, M4신호가 리페어 디코더에 의해 발생된다.Each pad signal derives the M1 to Mn signals by the bodhi repair decoder in FIG. That is, in the repair signal that can be derived by the two pads, four M1, M2, M3, and M4 signals are generated by the repair decoder.
이 경우를 표로 설명하면 아래와 같다.If this is described in a table as follows.
즉, 4개의 스페어로우 및 스페어컬럼 로직을 PAD1 및 PAD2 신호에 의해 지정할 수가 있다. 제4도는 이를 로직으로 구현한 회로도이다. 도면에서 보드시 리페어 디코더는 다른 PAD신호인 REDT신호에 의해서 제어를 받아 REDT 패드신호가 하이레벨의 상태일때에만 리페어 디코더가 동작한다.That is, four spare and spare column logics can be designated by the PAD1 and PAD2 signals. 4 is a circuit diagram implementing this in logic. In the drawing, the repair decoder operates only when the REDT pad signal is in a high level under the control of the REDT signal, which is another PAD signal.
작동되지 않는 어드레스를 프로그램 시킬때는 REDT신호를 하이레벨 상태로 하고, 리페어하고자 하는 로직에 맞는 신호를 여분의 패드(PA1, PAD2, . . . PADn)에 인가하면 하나의 M신호가 하이레벨 상태로 된다.When programming an address that is not working, set the REDT signal to the high level state, and apply an appropriate signal to the spare pad (PA1, PAD2, ... PADn) to apply one M signal to the high level state. do.
제5도의 단위비교가 로직에 M1신호가 하이레벨이면 NMOS가 턴온 상태가 된다. 이때, 작동되지 않는 어드레스를 모든 어드레스 패드에 인가하면, 단위비교기의 래치(51)에 작동되지 않는 어드레스가 래치된다.In the unit comparison of FIG. 5, when the M1 signal is high in logic, the NMOS is turned on. At this time, when an inoperative address is applied to all address pads, an inactive address is latched in the latch 51 of the unit comparator.
그리고, 여분의 패드신호를 리세트시키면 M1신호는 다시 로우레벨 상태가 된다. 작동되지 않는 어드레스가 래치된 후에 다시 테스트를 진행하면, 작동되지 않는 어드레스가 선택되며 제5도의 단위비교기 로직에서 모든 REP신호가 하이레벨이 되므로 RED신호가 하이레벨이 되어 스페어 로우 및 스페어컬럼이 선택되고 노말 디코더는 디스에이블된다.When the extra pad signal is reset, the M1 signal is brought back to a low level. If the test is performed again after the inactive address is latched, the inactive address is selected and all REP signals are high level in the unit comparator logic of FIG. 5, so the RED signal becomes high level and the spare low and spare columns are selected. And the normal decoder is disabled.
상술한 바와 같은 본 발명에 따르면, 프리테스트과정에서 리페어 가능한 다이를 찾은 다음에 퓨즈를 취입시키지 않고 스페어셀을 선택해서 동작상태를 미리 확인한 다음에 퓨즈를 취입시킴으로써 퓨즈 취입후에 포스트 테스트를 수행하지 않아도 되므로, 작동되지 않는 다이의 보수가 간단하고 보수시간을 감소시키는 효과가 있다.According to the present invention as described above, after finding a die that can be repaired in the pre-test process, the spare cell is selected without checking the fuse, and the operation state is checked in advance, and then the fuse is blown so that the post test is not performed after the fuse is blown. Therefore, the maintenance of the die that is not operated is simple and the maintenance time is reduced.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026544A KR100196513B1 (en) | 1996-06-29 | 1996-06-29 | Pre-repair circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026544A KR100196513B1 (en) | 1996-06-29 | 1996-06-29 | Pre-repair circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005064A KR980005064A (en) | 1998-03-30 |
KR100196513B1 true KR100196513B1 (en) | 1999-06-15 |
Family
ID=19465211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026544A KR100196513B1 (en) | 1996-06-29 | 1996-06-29 | Pre-repair circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100196513B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818100B1 (en) | 2006-09-29 | 2008-04-01 | 주식회사 하이닉스반도체 | Repair fuse circuit and repair fuse test method |
-
1996
- 1996-06-29 KR KR1019960026544A patent/KR100196513B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818100B1 (en) | 2006-09-29 | 2008-04-01 | 주식회사 하이닉스반도체 | Repair fuse circuit and repair fuse test method |
Also Published As
Publication number | Publication date |
---|---|
KR980005064A (en) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940765B2 (en) | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test | |
KR0144711B1 (en) | Test control circuit and method of semiconductor memory apparatus | |
EP0283186B1 (en) | Semiconductor integrated circuit with a plurality of circuit blocks having equivalent functions | |
US7486577B2 (en) | Repair circuit and method of repairing defects in a semiconductor memory device | |
US4435805A (en) | Testing of logic arrays | |
WO1981002360A1 (en) | Block redundancy for memory array | |
JPH0658936B2 (en) | Latch assist fuse test circuit and latch assist fuse test method | |
KR940002863A (en) | Low Redundancy Circuit Sharing Fuse Box | |
US6016264A (en) | Antifuse programming and detecting circuit | |
US6208570B1 (en) | Redundancy test method for a semiconductor memory | |
KR100196513B1 (en) | Pre-repair circuit | |
US5923672A (en) | Multipath antifuse circuit | |
KR0172382B1 (en) | Semiconductor memory device capable of re-arranging memory array bloc. | |
KR20020074511A (en) | Testable rom chip for a data memory redundant logic | |
US5717696A (en) | Circuit for testing a semiconductor chip having embedded arrays intermixed with logic | |
US6381115B1 (en) | Redundant electric fuses | |
KR100631911B1 (en) | method for testing redundancy memory cells in semiconductor memory device | |
KR100268434B1 (en) | Semiconductor memory device and burn-in test method thereof | |
JP3198546B2 (en) | Semiconductor device having redundant memory cells | |
KR100761399B1 (en) | Redundancy circuit | |
KR100268787B1 (en) | Repair method of semiconductor apparatus | |
KR0144059B1 (en) | Spare decoder for repairing failed cell | |
KR960012793B1 (en) | Fail repair method and circuit for semiconductor memory device | |
KR100197997B1 (en) | Local repair column line selecting apparatus of a semiconductor memory device | |
KR20030083920A (en) | Semiconductor memory device capable of performing laser repair and electrical repair |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |