KR100196401B1 - Digital convergence compensation apparatus and method for multi-sink - Google Patents

Digital convergence compensation apparatus and method for multi-sink Download PDF

Info

Publication number
KR100196401B1
KR100196401B1 KR1019960002600A KR19960002600A KR100196401B1 KR 100196401 B1 KR100196401 B1 KR 100196401B1 KR 1019960002600 A KR1019960002600 A KR 1019960002600A KR 19960002600 A KR19960002600 A KR 19960002600A KR 100196401 B1 KR100196401 B1 KR 100196401B1
Authority
KR
South Korea
Prior art keywords
interpolation
data
vertical
convergence
digital
Prior art date
Application number
KR1019960002600A
Other languages
Korean (ko)
Other versions
KR970064272A (en
Inventor
이원필
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960002600A priority Critical patent/KR100196401B1/en
Publication of KR970064272A publication Critical patent/KR970064272A/en
Application granted granted Critical
Publication of KR100196401B1 publication Critical patent/KR100196401B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor
    • H04N9/3185—Geometric adjustment, e.g. keystone or convergence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3191—Testing thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

본 발명은 프로젝션 텔레비전의 화면에 디스플레이되는 R(red), G(green), B(blue) 패턴의 미스-컨버전스(mis-convergence)를 단시간내에 보정하여 연속적인 입력모드의 전환시 매끄러운 대응을 가능하게 하는 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법에 관한 것으로서, 마이컴의 연산시간을 최소화하여 단시간 내에 컨버전스 보정데이터를 구할 수 있기 때문에 컨버전스 보정시간이 현저히 단축되어 연속적인 입력모드의 전환에 빠른 대응을 할 수 있고, 고해상도를 가지는 입력모드에도 효과적으로 적용될 수 있는 잇점이 있다.The present invention corrects mis-convergence of R (red), G (green), and B (blue) patterns displayed on the screen of a projection television in a short time, so that a smooth response can be obtained when switching between continuous input modes. The present invention relates to a multi-sync digital convergence correction device and a method thereof. Since the convergence correction data can be obtained within a short time by minimizing the computation time of the microcomputer, the convergence correction time is significantly shortened, thereby making it possible to quickly respond to continuous input mode switching. In addition, there is an advantage that can be effectively applied to the input mode having a high resolution.

Description

멀티싱크용 디지털 컨버전스 보정장치 및 그 방법Digital Convergence Corrector for Multi-Sync and Method

제1도는 종래 기술에 의한 멀티싱크용 디지털 컨버전스 보정장치의 구성을 나타내는 블록도.1 is a block diagram showing a configuration of a digital sync correction device for multi-sync according to the prior art.

제2도는 크로스 해칭(cross-hatching) 패턴을 나타내는 도면.2 shows a cross-hatching pattern.

제3도는 종래 기술에 따른 수직 및 수평방향의 보간방법을 나타내는 흐름도.3 is a flow chart showing a vertical and horizontal interpolation method according to the prior art.

제4도는 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치의 구성을 나타내는 블록도.4 is a block diagram showing a configuration of a digital sync correction device for multi-sync according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2 : 마이컴 3 : 메모리2: microcomputer 3: memory

4 : 확장 메모리 10 : 수직보간부4: expansion memory 10: vertical interpolation unit

11 : 디지털/아날로그 변환기 12 : S/H 및 LPF11 digital / analog converter 12 S / H and LPF

13, 15 : 제1, 2 스위치 14 : 아날로그/디지털 변환기13, 15: 1st, 2nd switch 14: analog-to-digital converter

본 발명은 프로젝션 텔레비전에 관한 것으로서, 특히 프로젝션 텔레비전의 화면에 디스플레이되는 R(red), G(green), B(blue) 패턴의 미스-컨버전스(mis-convergence)를 단시간 내에 보정하여 연속적인 입력모드의 전환시 매끄러운 대응을 가능하게 하는 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a projection television, and in particular, a continuous input mode by correcting mis-convergence of R (red), G (green), and B (blue) patterns displayed on the screen of a projection television in a short time. The present invention relates to a multi-sync digital convergence correction device and a method for enabling a smooth correspondence when switching over.

현재의 추세에 따라 프로젝션 텔레비전에 멀티 미디어 개념이 도입되면서 상기 프로젝션 텔레비전의 R, G, B 패턴의 미스-컨버전스를 보정하는 디지털 컨버전스 보정장치에도 멀티싱크의 개념이 도입되어 최근에는 다양한 입력모드의 신호 포맷에 대응을 할 수 있는 멀티싱크용 디지털 컨버전스 보정장치가 컨버전스 보정에 이용되고 있다.In accordance with the current trend, the concept of multi-media has been introduced into projection televisions, and the concept of multi-sync has been introduced in digital convergence correction devices that correct miss-convergence of the R, G, and B patterns of the projection television. Multi-sync digital convergence correction devices that can support formats are used for convergence correction.

종래 기술에 의한 멀티싱크용 디지털 컨버전스 보정장치는 제1도에 도시된 바와 같이 컨버전스 조정용 테스트패턴(51) 조정점 데이터를 저장하는 E2PROM(52)과; 상기 E2PROM(52)로부터 조정점 데이터를 읽어 들인 다음 1차 또는 4차 보간법을 이용하여 상기 조정점 데이터로부터 전체 주사선에 대한 컨버전스 보정데이터를 계산하는 마이컴(53)과; 상기 컨버전스 보정데이터를 저장하는 메모리(54)와 ; 수평 편향 블랭킹신호(H.BLK)에 동기된 시스템의 기준클록을 발생하는 PLL(phase locked loop, 55)과; 상기 기준클럭에 따라 상기 메모리(54)로부터 컨버전스 보정데이터를 읽어 들여 출력하는 게이트 어레이(gate array, 56)와; 상기 게이트 어레이(56)로부터 입력되는 컨버전스 보정데이터를 아날로그화하는 디지털/아날로그 변환기(57)와; 상기 디지털/아날로그 변환기(57)에 의해 아날로그화된 컨버전스 보정데이터를 수평·수직성분으로 분리한 다음 필터링하여 컨버전스 보정파형을 출력하는 S/H 및 LPF(sample/hold and low pass filter, 58)와; 상기 S/H 및 LPF(58)에서 출력되는 컨버전스 보정파형을 증폭하여 각 R, G, B CRT(cathode ray tube, 59a, 59b, 59c)의 컨버전스 요크로 출력하는 증폭기(690)로 구성된다.The digital sync correction apparatus for multi-sync according to the prior art includes an E 2 PROM 52 for storing the control point data of the convergence adjustment test pattern 51, as shown in FIG. A microcomputer (53) for reading the adjustment point data from the E 2 PROM (52) and then calculating convergence correction data for all the scanning lines from the adjustment point data using first-order or fourth-order interpolation; A memory 54 for storing the convergence correction data; A phase locked loop 55 for generating a reference clock of the system synchronized with the horizontal deflection blanking signal H.BLK; A gate array 56 for reading out and outputting convergence correction data from the memory 54 according to the reference clock; A digital-to-analog converter (57) for analogizing convergence correction data input from the gate array (56); S / H and LPF (sample / hold and low pass filter) 58 which separate the convergence correction data analogized by the digital / analog converter 57 into horizontal and vertical components and then filter them to output a convergence correction waveform. ; The amplifier 690 amplifies the convergence correction waveforms output from the S / H and LPF 58 and outputs them to the converged yokes of R, G, and B CRTs (cathode ray tubes 59a, 59b, 59c).

상기 컨버전스 조정용 테스트패턴(51)은 제2도에 도시된 바와 같이 전체 주사선에 대한 컨버전스 보정데이터의 계산을 위하여 샘플링되는 수평 7개×수직 5개=총 35개의 조정점(도명상 작은 사각형으로 표시된 지점들)을 포함한 크로스 해칭(cross hatching) 패턴이며, 프로젝션 텔레비전의 컨버전스 조정시 화면(61) 상에 디스플레이된다.As shown in FIG. 2, the convergence adjustment test pattern 51 includes 7 horizontal x 5 vertical 5 total 35 adjustment points (represented by small squares in the figure) which are sampled for calculation of convergence correction data for the entire scanning line. Cross hatching pattern), which is displayed on the screen 61 when adjusting the convergence of the projection television.

상기와 같이 구성된 종래의 멀티싱크용 디지털 컨버전스 보정장치를 이용한 컨버전스 보정방법은 다음과 같다.The convergence correction method using the conventional multi-sync digital convergence correction device configured as described above is as follows.

먼저 마이컴(53)은 수직·수형 편향 블랭킹신호(V.BLK, H.BLK)로부터 현재의 입력모드를 인식한 다음 E2PROM(52)으로부터 조정점 데이터를 읽어 들여 상기 입력모드의 전체 주사선에 대한 컨버전스 보정데이터를 1차 또는 4차 보간법을 이용하여 계산하고, 계산된 컨버전스 보정데이터는 메모리(54)에 저장시킨다.First, the microcomputer 53 recognizes the current input mode from the vertical and vertical deflection blanking signals V.BLK and H.BLK. Then, the microcomputer 53 reads the adjustment point data from the E 2 PROM 52 to read the entire scanning line of the input mode. Convergence correction data is calculated using first-order or fourth-order interpolation, and the calculated convergence correction data is stored in the memory 54.

예를 들어, 입력모드가 ED 모드인 경우 마이컴(53)은 E2PROM(52)으로부터 3(컬러수)×2(수평·수직성분)×7(수직라인 1개당 조정점 개수)×5(수평라인 1개당 조정점 개수)=총210개의 조정점 데이터를 읽어 들여 그 조정점 데이터로부터 전체 525 주사선에 대한 3(컬러수)×2(수평·수직성분)×16(수직라인 1개당 조정점 개수)×525(전체 주사선수)=총 50400개의 컨버전스 보정데이터를 계산하고, 계산된 컨버전스 보정데이터를 제3도의 (A)와 같이 메모리(54)에 저장시킨다.For example, when the input mode is the ED mode, the microcomputer 53 is 3 (color) x 2 (horizontal and vertical components) x 7 (number of adjustment points per vertical line) x 5 (from E 2 PROM 52). Number of adjustment points per horizontal line) = reads a total of 210 control point data and 3 (color) x 2 (horizontal and vertical components) x 16 (horizontal and vertical components) for all 525 scan lines from the control point data. Number) x 525 (whole scan shot) = 50,400 total convergence correction data are calculated, and the calculated convergence correction data is stored in the memory 54 as shown in FIG.

그 후, 게이트 어레이(56)는 PLL(55)에서 발생되는 기준클록에 따라 메모리(54)에 저장된 컨버전스 보정데이터를 읽어 들여 디지털/아날로그 변환기(57)로 출력하고, 상기 디지털/아날로그 변환기(57)는 입력되는 컨버전스 보정데이터를 제3도의(B)와 같이 아날로그화하여 S/H 및 LPF(58)로 출력한다.Thereafter, the gate array 56 reads the convergence correction data stored in the memory 54 according to the reference clock generated from the PLL 55, outputs the converted correction data to the digital / analog converter 57, and outputs the digital / analog converter 57. ) Analogizes the input convergence correction data as shown in FIG. 3B and outputs them to the S / H and LPF 58.

상기 S/H 및 LPF(58)는 디지털/아날로그 변환기(57)에 의해 아날로그화된 컨버전스 보정데이타를 제3도의 (C)와 같이 수평·수직성분(RH, RV,GV, GH, BH, BV)으로 분리한 다음 상기 수평·수직성분(RH, RV, GV, GH, BH, BV)이 제3도의 (D)와 같이 각각 부드러운 곡선(컨버전스 보정파형)이 되도록 필터링하여 증폭기(60)로 출력하고, 상기 증폭기(60)는 상기 컨버전스 보정파형을 증폭하여 R, G, B CRT(59a, 59b, 59c)의 컨버전스 요크로 각각 출력한다.The S / H and LPF 58 converts the convergence correction data analogized by the digital / analog converter 57 into the horizontal and vertical components (R H , R V , G V , G H , as shown in FIG. 3C). , B H , B V ) and then the horizontal and vertical components (R H , R V , G V , G H , B H , B V ) are smooth curves (convergence correction) as shown in FIG. Waveform) to be output to the amplifier 60, and the amplifier 60 amplifies the convergence correction waveform and outputs the convergence yokes of the R, G, and B CRTs 59a, 59b, and 59c, respectively.

상기에서 R, G, B CRT(59a, 59b, 59c)의 컨버전스 요크에 각각의 컨버전스 보정파형이 입력되면 상기 R, G, B CRT(59a, 59b, 59c)에서의 전자빔 경로가 조정되어 미러(62)를 거쳐 화면(61) 상에 디스플레이되는 크로스 해칭 패턴(51)의 형상이 변경되고, 상기 크로스 해칭 패턴(51)의 형상 변경은 컨버전스 조정용 틀(63)에 의해 검출되어 마이컴(53)으로 피드백된다.When the convergence correction waveforms are input to the convergence yokes of the R, G, and B CRTs 59a, 59b, and 59c, the electron beam paths of the R, G, and B CRTs 59a, 59b, and 59c are adjusted to provide a mirror ( The shape of the cross hatching pattern 51 displayed on the screen 61 is changed via the 62, and the shape change of the cross hatching pattern 51 is detected by the convergence adjusting frame 63 and transferred to the microcomputer 53. Is fed back.

그 후, 상기 과정이 반복 수행되어 입력모드의 전환시 R, G, B 패턴의 미스-컨버전스가 보정된다.Thereafter, the above process is repeated to correct the mis-convergence of the R, G, and B patterns when switching the input mode.

그러나, 종래 기술에 의한 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법은 마이컴이 1차 보간법을 이용하여 컨버전스 보정데이터를 계산할 경우 주사선 밀도변조 현상 즉, 주사선이 일부분으로 쏠리어 화면의 밝기에 차이가 나는 현상이 발생하기 때문에 화질이 저하되는 문제점이 있었다.However, the conventional digital convergence correction device for multi-sync and its method have a scanning line density modulation phenomenon when the microcomputer calculates the convergence correction data using the first-order interpolation method. Since the phenomenon occurs, there was a problem that the image quality is reduced.

또한, 종래 기술에 의한 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법은 마이컴이 1차 또는 4차 보간법을 이용하여 컨버전스 보정데이터를 계산할 경우 상기 컨버전스 보정데이터의 계산에 많은 시간이 소요되기 때문에 연속적인 입력모드의 전환에 매끄러운 대응을 할 수 없는 문제점이 있었다.In addition, the multi-sync digital convergence correction device and its method according to the prior art have a continuous input because the microcomputer takes a lot of time to calculate the convergence correction data when calculating the convergence correction data using the first or fourth order interpolation. There was a problem that can not be smoothly responded to the mode switch.

예를 들어 해상도가 1024×768인 Super VGA 모드의 경우 소프트웨어적인 1차 보간에 약 1.5초의 시간이 소요되며, 그 시간은 입력모드의 전환시 시청자가 불편함을 느낄 수 있을 만큼 긴 시간이다.For example, the Super VGA mode with a resolution of 1024 × 768 takes about 1.5 seconds for software first interpolation, which is long enough for the viewer to feel uncomfortable when switching between input modes.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 컨버전스 조정용 테스트패턴의 수직방향의 보간을 소프트웨어적인 방법과 하드웨어적인 방법을 병행하여 수행함으로써 컨버전스 보정데이터의 계산시간이 현저히 단축되어 입력모드의 전환시 빠른 대응을 가능하게 하는 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the calculation time of the convergence correction data is remarkably shortened by performing the interpolation in the vertical direction of the convergence adjustment test pattern in parallel with the software method and the hardware method. It is an object of the present invention to provide a multi-sync digital convergence correction device and method for enabling quick response during switching.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치는 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나눈 다음 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산하는 마이컴과, 상기 구간 보간점 데이터를 저장하는 메모리와, 상기 마이컴의 제어를 받아 상기 메모리에 저장된 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 출력하는 수직보간부와, 상기 수직보간부에서 출력되는 컨버전스 보정데이터를 저장하는 확장 메모리를 포함하여 구성된 것을 특징으로 하다.Digital sync convergence correction apparatus for multi-sync according to the present invention for achieving the above object by dividing the vertical interval between each adjustment point of the convergence adjustment test pattern by a predetermined number of minute intervals and then using the software using each adjustment point data Full scan line by performing a vertical interpolation using a microcomputer that calculates data of each interval interpolation point by interpolation, a memory storing the interval interpolation point data, and data of interval interpolation points stored in the memory under control of the microcomputer. And an expansion memory for storing convergence correction data output from the vertical interpolation unit.

또한, 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정방법은 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나누는 제1단계와; 상기 제1단계 후 각 조정점 데이터를 이용한 소프트웨어적인 보간법을 각 구간 보간점의 데이터를 계산한 다음 메모리에 저장시키는 제2단계와; 상기 제2단계 후 상기 메모리에 저장된 각 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 구한 다음 확장 메모리에 저장시키는 제3단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the multi-sync digital convergence correction method according to the present invention comprises a first step of dividing a vertical section between each adjustment point of the convergence adjustment test pattern into a predetermined number of minute sections; A second step of calculating a data of each interval interpolation point by using a software interpolation method using each adjustment point data after the first step and then storing the data in the memory; And a third step of obtaining convergence correction data for all scan lines by performing hardware vertical interpolation using the interpolation point data stored in the memory after the second step.

이하, 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of a multi-sync digital convergence correction device and method according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치는 제4도에 도시된 바와 같이 컨버전스 조정용 테스트패턴 즉, 크로스 해칭 패턴의 조정점 데이터를 저장하는 E2PROM(1)과; 상기 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나눈 다음 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산하는 마이컴(2)과; 상기 구간 보간점 데이터를 저장하는 메모리(3)와; 상기 마이컴(2)의 제어를 받아 상기 메모리(3)에 저장된 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 출력하는 수직보간부(10)와; 상기 수직보간부(10)에서 출력되는 컨버전스 보정데이터를 저정하는 확장 메모리(4)와; 수평 편향 블랭킹신호(H.BLK)에 동기된 시스템의 기준클록을 발생하는 PLL(5)과; 상기 기준클록에 따라 상기 확장 메모리(4)로부터 컨버전스 보정데이터를 읽어 들여 출력하는 게이트 어레이(6)와; 상기 게이트 어레이(6)로부터 입력되는 컨버전스 보정데이터를 아날로그화하는 디지털/아날로그 변환기(7)와; 상기 디지털/아날로그 변환기(7)에 의해 아날로그화된 컨버전스 보정데이터를 수평·수직성분으로 분리한 다음 필터링하여 컨버전스 보정파형을 출력하는 S/H 및 LPF(8)와; 상기 S/H 및 LPF(8)에서 출력되는 컨버전스 보정파형을 증폭하여 각 R, G, B CRT의 컨버전스 요크로 출력하는 증폭기(9)로 구성된다.The digital sync correction apparatus for multi-sync according to the present invention comprises an E 2 PROM (1) for storing the adjustment point data of the convergence adjustment test pattern, that is, the cross hatching pattern, as shown in FIG. A microcomputer (2) for dividing the vertical section between the adjustment points of the convergence adjustment test pattern by a predetermined number of minute sections and then calculating the data of each section interpolation point by software interpolation method using each adjustment point data; A memory (3) for storing the interval interpolation point data; A vertical interpolation unit 10 which performs hardware vertical interpolation using interval interpolation point data stored in the memory 3 under the control of the microcomputer 2 and outputs convergence correction data for all scan lines; An expansion memory (4) for storing convergence correction data output from the vertical interpolation section (10); A PLL 5 for generating a reference clock of the system synchronized with the horizontal deflection blanking signal H.BLK; A gate array (6) for reading out and outputting convergence correction data from said expansion memory (4) in accordance with said reference clock; A digital-to-analog converter (7) for analogizing convergence correction data input from the gate array (6); S / H and LPF (8) for separating the convergence correction data analogized by the digital / analog converter (7) into horizontal and vertical components, and then filtering and outputting the convergence correction waveform; And an amplifier 9 which amplifies the convergence correction waveforms output from the S / H and LPF 8 and outputs the convergence yokes of the respective R, G, and B CRTs.

한편, 컨버전스 조정용 테스트패턴의 수직라인 1개당 조정점 개수를 M, 수평라인 1개당 구간 보간점 개수 N, 수직주기를 T(V), 수평주기를 T(H)라 할 경우, 상기 수직보간부(10)는 T(V)/N마다 메모리(3)로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 읽어 들여 아날로그화하는 디지털/아날로그 변환기(11)와, 상기 디지털/아날로그 변환기(11)에서 아날로그화된 구간 보간점 데이터를 입력받아 각 구간 보간점 사이의 수직구간을 보간하는 M개의 S/H 및 LPF(12)와, 상기 마이컴(2)의 제어를 받아 상기 디지털/아날로그 변환기(11)의 출력단자를 상기 M개의 S/H 및 LPF(12)에 순차적으로 연결시키는 제1 스위치(13)와, 상기 M개의 S/H 및 LPF(12)에서 출력되는 데이터 즉, 컨버전스 보정데이터를 디지털화하여 확장 메모리(4)에 저장시키는 아날로그/디지털 변환기(14)와, 상기 마이컴(2)의 제어를 받아 T(H)에 동기되어 상기 M개의 S/H 및 LPF(12)의 출력단자를 상기 아날로그/디지털 변환기(14)에 순차적으로 하나씩 연결시키는 제2 스위치(15)로 구성된다.On the other hand, when the number of adjustment points per vertical line M of the convergence adjustment test pattern, the number of interpolation points N per horizontal line, the vertical period is T (V), the horizontal period is T (H), the vertical interpolation unit 10 is a digital / analog converter 11 that reads and analogizes M interval interpolation point data existing in one vertical line from memory 3 every T (V) / N, and the digital / analog converter ( 11) M / S S / H and LPF 12 which interpolate the vertical section between each section interpolation point by receiving the analogized section interpolation point data, and the digital / analog converter under the control of the microcomputer 2 A first switch 13 which sequentially connects the output terminals of (11) to the M S / H and LPF 12, and data output from the M S / H and LPF 12, that is, convergence correction Analog-to-digital converter 14 for digitizing data and storing it in expansion memory 4 And a second switch synchronized with T (H) under the control of the microcomputer 2 and sequentially connecting the output terminals of the M S / H and LPF 12 to the analog / digital converter 14 one by one. It consists of 15 pieces.

또한, 상기 컨버전스 조정용 테스트패턴은 종래 기술에서 설명된 제2도의 크로스 해칭 패턴이다.Further, the convergence adjustment test pattern is the cross hatching pattern of FIG. 2 described in the prior art.

상기와 같이 구성된 본 발명의 멀티싱크용 디지털 컨버전스 보정장치를 이용한 컨버전스 보정방법은 다음과 같다.The convergence correction method using the multi-sync digital convergence correction apparatus of the present invention configured as described above is as follows.

먼저 마이컴(2)은 수직·수평 편향 블랭킹신호(V.BLK, H.BLK)로부터 현재의 입력모드를 인식한 다음 상기 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나눈다(제1단계).First, the microcomputer 2 recognizes the current input mode from the vertical and horizontal deflection blanking signals V.BLK and H.BLK, and then sets a vertical interval between each adjustment point of the test pattern for convergence adjustment. Divide by (Step 1).

상기 제1단계 후 마이컴(2)은 E2PROM(1)으로부터 조정점 데이터를 읽어 들인 다음 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산하여 메모리(3)에 저장시킨다(제2단계).After the first step, the microcomputer 2 reads the adjustment point data from the E 2 PROM 1 and then calculates data of each interval interpolation point by software interpolation using each adjustment point data and stores the data in the memory 3. (Step 2).

상기 제2단계 후 디지털/아날로그 변환기(11)는 T(V)/N마다 메모리(3)로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 아날로그화하고, 제1스위치(13)는 마이컴(2)의 제어를 받아 상기 디지털/아날로그 변환기(11)의 출력단자를 M개의 S/H 및 LPF(12)에 순차적으로 하나씩 연결시켜 상기 디지털/아날로그 변환기(11)의 출력 데이터를 M개의 S/H 및 LPF(12)에 순차적으로 입력시킨다(제3단계의 제1, 2과정).After the second step, the digital-to-analog converter 11 analogizes M interval interpolation point data existing in one vertical line from the memory 3 every T (V) / N, and the first switch 13 Under the control of the microcomputer 2, the output terminals of the digital / analog converter 11 are sequentially connected to M S / H and LPF 12 one by one, and the output data of the digital / analog converter 11 is M The S / H and LPF 12 are sequentially input (first and second processes of the third step).

상기 제2과정 후 M개의 S/H 및 LPF(12)는 각각 구간 보간점 사이의 수직구간을 보간하여 컨버전스 보정파형을 출력하고, 제2스위치(15)는 마이컴(2)의 제어를 받아 T(H)에 동기되어 상기 M개의 S/H 및 LPF(12)의 출력단자를 아날로그/디지털 변환기(14)에 순차적으로 하나씩 연결시켜 각각의 컨버전스 보정파형에서 샘플링된 컨버전스 보정데이터를 순차적으로 상기 아날로그/디지털 변환기(14)로 출력시킨다(제3단계의 제3과정).After the second process, the M S / H and LPF 12 output the convergence correction waveform by interpolating the vertical intervals between the interval interpolation points, respectively, and the second switch 15 is controlled by the microcomputer 2. In synchronization with (H), the output terminals of the M S / H and LPF 12 are sequentially connected to the analog / digital converter 14 one by one to sequentially convert the convergence correction data sampled at each convergence correction waveform. To digital converter 14 (third step of the third step).

상기 아날로그/디지털 변환기(14)는 제2스위치(15)를 통해 입력되는 컨버전스 보정데이터를 디지털화하여 확장 메모리(4)에 저장시킨다(제3단계의 제4과정).The analog-to-digital converter 14 digitizes the convergence correction data input through the second switch 15 and stores it in the expansion memory 4 (fourth step of the third step).

그 후, 상기 확장 메모리(4)에 저장된 전체 주사선에 대한 컨버전스 보정데이터를 이용하여 수평방향의 보간을 수행함과 동시애 R, G, B 패턴의 미스-컨버전스를 보정하는 방법은 사전 설명된 종래 기술과 동일하므로 생략한다.Thereafter, a method of performing horizontal interpolation using the convergence correction data for all scan lines stored in the expansion memory 4 and simultaneously correcting the mis-convergence of the R, G, and B patterns is described in the related art. It is the same as, so it is omitted.

한편, 상기 컨버전스 보정데이터는 각각, R, G, B 3색 및 2개의 방향에 대한 6개의 성분(RH, RV, GV, GH, BH, BV)을 포함하며, 1 수직주기 T(V)마다 1개 성분에 대한 데이터가 처리되므로 6×T(V) 내에 모든 컨버전스 보정데이터가 처리된다.On the other hand, the convergence correction data includes six components (R H , R V , G V , G H , B H , B V ) for R, G, B tricolor and two directions, respectively, 1 vertical Since data for one component is processed every cycle T (V), all convergence correction data are processed within 6 x T (V).

따라서, 수직 주파수가 60Hz일 경우 1/60×6=0.1초 내에 컨버전스의 보정이 가능하며, 그로부터 컨버전스 보정시간이 종래에 비해 현저히 단축됨을 쉽게 알 수 있다.Therefore, when the vertical frequency is 60 Hz, it is possible to correct the convergence within 1/60 × 6 = 0.1 seconds, and it can be easily seen that the convergence correction time is significantly shorter than that in the related art.

또한, 본 발명에 의한 R, G, B 패턴의 컨버전스 보정은 소프트웨어적인 1차 보간법을 이용한 컨버전스 보정보다 더 정밀한 화면을 구현할 수 있고, 본 발명에 따른 컨버전스 보정 후 더 정밀한 화면이 요구될 경우 소프트웨어적인 4차 보간법을 이용한 추가 보정이 가능하며, 아울러 컨버전스 조정시에도 이용되어 컨버전스 조정시간을 단축시킬 수 있다.In addition, the convergence correction of the R, G, and B patterns according to the present invention can implement a more accurate screen than the convergence correction using the software first-order interpolation method, and if a more accurate screen is required after the convergence correction according to the present invention, Additional correction using quadratic interpolation is possible, and it can also be used for convergence adjustment to shorten the convergence adjustment time.

이와 같이 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법은 마이컴의 연산시간을 최소화하여 단시간 내에 컨버전스 보정데이터를 구할 수 있기 때문에 컨버전스 보정시간이 현저히 단축되어 연속적인 입력모드의 전환에 빠른 대응을 할 수 있고, 고해상도를 가지는 입력모드에도 효과적으로 적용될 수 있는 잇점이 있다.As described above, the multi-sync digital convergence correction device and method according to the present invention can obtain the convergence correction data within a short time by minimizing the computation time of the microcomputer, thereby significantly reducing the convergence correction time and responding to the continuous switching of the input mode. In addition, the present invention can be effectively applied to an input mode having a high resolution.

Claims (4)

컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나눈 다음 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산하는 마이컴과, 상기 구간 보간점 데이터를 저장하는 메모리와, 상기 마이컴의 제어를 받아 상기 메모리에 저장된 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 출력하는 수직보간부, 상기 수직보간부에서 출려되는 컨버전스 보정데이터를 저장하는 확장 메모리를 포함하여 구성된 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정장치.A microcomputer divides the vertical section between the adjustment points of the convergence adjustment test pattern into a predetermined number of minute sections, and calculates data of each section interpolation point by software interpolation method using each adjustment point data. A vertical interpolation unit configured to perform hardware vertical interpolation using interval interpolation point data stored in the memory under the control of the microcomputer and to output convergence correction data for all scan lines, and a convergence extracted from the vertical interpolation unit. And a expansion memory for storing correction data. 제1항에 있어서, 상기 컨버전스 조정용 테스트패턴의 수직라인 1개다 조정점 개수를 M, 수평라인 1개당 구간 보간점 개수 N, 수직주기를 T(V), 수평주기를 T(H)라 할 경우, 상기 수직보간부는 T(V)/N 마다 상기 메모리로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 읽어 들여 아날로그화하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기에서 아날로그화된 구간 보간점 데이터를 입력받아 각 구간 보간점 사이의 수직구간을 보간하는 M개의 S/H 및 LPF(sample/hold and low pass filter)와, 상기 마이컴의 제어를 받아 상기 디지털/아날로그 변환기의 출력단자를 상기 M개의 S/H 및 LPF 에 순차적으로 연결시키는 제1스위치와, 상기 M개의 S/H 및 LPF에서 출력되는 데이터를 디지털화하여 상기 확장 메모리에 저장시키는 아날로그/디지털 변환기와, 상기 마이컴의 제어를 받아 T(H)에 동기되어 상기 M개의 S/H 및 LPF 의 출력단자를 상기 아날로그/디지털 변환기에 순차적으로 하나씩 연결시키는 제2스위치로 구성된 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정장치.The method of claim 1, wherein the number of adjustment points is M, the number of interval interpolation points N per horizontal line, the vertical period is T (V), and the horizontal period is T (H). The vertical interpolation unit includes a digital / analog converter for reading and analogizing M interval interpolation point data existing in one vertical line from the memory every T (V) / N, and the analogized section in the digital / analog converter. M / S and LPF (sample / hold and low pass filter) interpolating the vertical section between the interpolation points by receiving interpolation point data, and the output terminal of the digital / analog converter under the control of the microcomputer A first switch for sequentially connecting the M S / H and LPFs, an analog / digital converter for digitizing data output from the M S / H and LPFs and storing them in the expansion memory; Under the control of the microcomputer digital convergence correction for multi-sync comprising a second switch for synchronously connecting the output terminals of the M S / H and LPF one by one to the analog / digital converter in synchronization with T (H) Device. 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나누는 제1단계와; 상기 제1단계 후 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산한 다음 메모리에 저장시키는 제2단계와; 상기 제2단계 후 상기 메모리에 저장된 각 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 구한 다음 확장 메모리에 저장시키는 제3단계를 포함하여 이루어진 것으로 특징으로 하는 멀티싱크용 디지털 컨버전스 보정방법.A first step of dividing a vertical section between each adjustment point of the convergence adjustment test pattern into a predetermined number of minute sections; A second step of calculating data of each interval interpolation point by software interpolation method using each adjustment point data after the first step and then storing the data in the memory; And a third step of obtaining convergence correction data for all scan lines by performing hardware vertical interpolation using the interpolation point data stored in the memory after the second step. Digital convergence correction method for sync. 제3항에 있어서, 상기 컨버전스 조정용 테스트패턴의 수직라인 1개당 조정점 개수를 M, 수평라인 1개당 구간 보간점 개수 N, 수직주기를 T(V), 수평주기를 T(H)라 할 경우, 상기 제3단계는 T(V)/N 마다 상기 메모리로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 읽어 들여 아날로그화하는 제1과정과, 상기 제1과정 후 각 구간 보간점 사이의 수직보간을 위하여 상기 제1과정에서 아날로그화된 구간 보간점 데이터를 M개의 S/H 및 LPF에 순차적으로 입력시키는 제2과정과, 상기 제2 과정 후 T(H)에 동기되어 상기 M개의 S/H 및 LPF에서 출력되는 데이터를 순차적으로 하나씩 출력시키는 제3과정과, 상기 제3과정에서 순차적으로 출력되는 데이터를 디지털화하여 확장 메모리에 저장시키는 제4과정으로 이루어진 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정방법.The method of claim 3, wherein the number of adjustment points per vertical line of the convergence adjustment test pattern is M, the number of interval interpolation points N per horizontal line, the vertical period is T (V), and the horizontal period is T (H). The third step includes a first process of reading and analogizing M interval interpolation point data existing in one vertical line from the memory every T (V) / N, and between each interval interpolation point after the first process. A second process of sequentially inputting the interpolated point data analogized in the first process into M S / H and LPF for vertical interpolation of the first step; and synchronizing the T (H) after the second process And a third process of sequentially outputting data output from S / H and LPF one by one, and a fourth process of digitizing data sequentially output in the third process and storing the data sequentially in the extended memory. Digital converter Presence correction method.
KR1019960002600A 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink KR100196401B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Publications (2)

Publication Number Publication Date
KR970064272A KR970064272A (en) 1997-09-12
KR100196401B1 true KR100196401B1 (en) 1999-06-15

Family

ID=19450682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Country Status (1)

Country Link
KR (1) KR100196401B1 (en)

Also Published As

Publication number Publication date
KR970064272A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
CA2039143C (en) Convergence control system for multiple vertical formats
US5382984A (en) Digital convergence correction apparatus for color television receiver with cursor on screen
US5398083A (en) Convergence correction apparatus for use in a color display
JPH04109785A (en) Picture correction device
US5627605A (en) Method for correcting digital convergence of multi-mode projection television
JP2589465B2 (en) Progressive video display
KR100196401B1 (en) Digital convergence compensation apparatus and method for multi-sink
KR100490407B1 (en) Apparatus and method for correcting focus of CRTs
US5963274A (en) Vertical/horizontal interpolation device and method in convergence system
US5523789A (en) High definition television monitor for displaying video images reproduced from normal standard video signals
EP1245120B1 (en) Automated convergence in a projection display apparatus
JP3675357B2 (en) Registration adjustment apparatus and registration adjustment method
KR100220326B1 (en) Display method in convergence system
JPS5842382A (en) Digital convergence device
KR100232600B1 (en) Convergence data generating device of projection image device
JPH11252577A (en) Convergence correcting device
JP3402788B2 (en) Digital convergence device
JP3047433B2 (en) Digital convergence correction device
KR100220329B1 (en) Screen noise elimination method in convergence system
JPH08275186A (en) Digital convergence device
JPH07111656A (en) Convergence correction device
JPH0767119A (en) Digital convergence device
JPH07298087A (en) Digital compander circuit
JPH057367A (en) Digital picture correcting device
JPH07111657A (en) Convergence correction device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee