KR970064272A - Digital Convergence Correction Device and Method Therefor - Google Patents

Digital Convergence Correction Device and Method Therefor Download PDF

Info

Publication number
KR970064272A
KR970064272A KR1019960002600A KR19960002600A KR970064272A KR 970064272 A KR970064272 A KR 970064272A KR 1019960002600 A KR1019960002600 A KR 1019960002600A KR 19960002600 A KR19960002600 A KR 19960002600A KR 970064272 A KR970064272 A KR 970064272A
Authority
KR
South Korea
Prior art keywords
data
vertical
interpolation
interval
memory
Prior art date
Application number
KR1019960002600A
Other languages
Korean (ko)
Other versions
KR100196401B1 (en
Inventor
이원필
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019960002600A priority Critical patent/KR100196401B1/en
Publication of KR970064272A publication Critical patent/KR970064272A/en
Application granted granted Critical
Publication of KR100196401B1 publication Critical patent/KR100196401B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179Video signal processing therefor
    • H04N9/3185Geometric adjustment, e.g. keystone or convergence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/12Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3191Testing thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

본 발명은 프로젝션 텔레비전의 화면에 디스플레이 되는 R(red), G(green), B(blue) 패턴의 미스-컨버전스(mis-convergence)를 단시간 내에 보정하여 연속적인 입력모드의 전환시 매끄러운 대응을 가능하게 하는 멀티싱크용 디지털 컨버전스 보정장치 및 그 방법에 관한 것으로서, 마이컴의 연산시간을 최소화하여 단시간 내에 컨버전스 보정데이터를 구할 수 있기 때문에 컨버전스 보정시간이 현저히 단축되어 연속적인 입력모드의 전환에 빠른 대응을 할 수 있고, 고해상도를 가지는 입력모드에도 효과적으로 적용될 수 있는 잇점이 있다.The present invention corrects mis-convergence of R (red), G (green) and B (blue) patterns displayed on a screen of a projection television in a short time, The present invention relates to a digital convergence correction apparatus and method for multi-sync that minimizes computation time of a microcomputer and enables convergence correction data to be obtained in a short time, thereby significantly reducing the convergence correction time, And can be effectively applied to an input mode having a high resolution.

Description

멀티싱크용 디지털 컨버전스 보정장치 및 그 방법Digital Convergence Correction Device and Method Therefor

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제4도는 본 발명에 의한 멀티싱크용 디지털 컨버전스 보정장치의 구성을 나타내는 블록도.FIG. 4 is a block diagram showing a configuration of a digital convergence correcting apparatus for multi-sync according to the present invention;

Claims (4)

컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나눈 다음 각 조정점 데이터를 이요한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산하는 마이컴과, 상기 구간 보간점 데이터를 저장하는 메모리와, 상기 마이컴의 제어를 받아 상기 메모리에 저장된 구간 보간점 데이터를 이용한 하드웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 출력하는 수직보간부와, 상기 수직보간부에서 출력되는 컨버전스 보정데이터를 저장하는 확장 메모리를 포함하여 구성된 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정장치.A microcomputer for dividing a vertical section between each adjustment point of the convergence adjustment test pattern into a predetermined number of microdivisions and then calculating data of each section interpolation point by software interpolation using each adjustment point data; A vertical interpolator for performing hardware vertical interpolation using interval interpolation point data stored in the memory and outputting convergence correction data for all the scanning lines under the control of the microcomputer; And an expansion memory for storing convergence correction data to be stored in the digital convergence correcting device. 제1항에 있어서, 상기 컨버전스 조정용 테스트패턴의 수직라인 1개당 조정점 개수를 M, 수평라인 1개당 구간 보간점 개수 N, 수직주기를 T(V), 수평주기를 T(H)라 할 경우, 상기 수직보간부는 T(V)/N 마다 상기 메모리로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 읽어 들여 아날로그화하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기에서 아날로그화된 구간 보간점 데이터를 입력받아 각 구간 보간점 사이의 수직구간을 보간하는 M개의 S/H 및 LPF(sample/hold and low pass filter)와, 상기 마이컴의 제어를 받아 상기 디지털/아날로그 변환기의 출력단자를 상기 M개의 S/H 및 LPF에 순차적으로 연결시키는 제1스위치와, 상기 M개의 S/H 및 LPF에서 출력되는 데이터를 디지털화하여 상기 확장 메모리에 저장시키는 아날로그/디지털 변환기와, 상기 마이컴의 제어를 받아 T(H)에 동기되어 상기 M개의 S/H 및 LPF의 출력단자를 상기 아날로그/디지털 변환기에 순차적으로 하나씩 연결시키는 제2스위치로 구성된 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정장치.The method according to claim 1, wherein when the number of adjustment points per vertical line of the convergence adjustment test pattern is M, the number of interval interpolation points per horizontal line is N, the vertical period is T (V), and the horizontal period is T (H) , The vertical interpolator includes a digital-to-analog converter for reading and interpolating M interval interpolation point data existing in one vertical line from the memory for every T (V) / N, M S / H and LPF (sample / hold and low pass filter) for receiving the interpolation point data and interpolating the vertical interval between each interval interpolation point, and an output terminal of the digital / analog converter under the control of the microcomputer A first switch for sequentially connecting the M S / Hs and LPFs to each other; an analog-to-digital converter for digitizing data output from the M S / Hs and LPFs and storing the digitized data in the expansion memory; And a second switch which is controlled by the microcomputer and sequentially connects the output terminals of the M S / H and LPF to the analog-to-digital converter one after another in synchronization with T (H). The digital convergence correction for multi- Device. 컨버전스 조정용 테스트패턴의 각 조정점 사이의 수직구간을 사전 설정된 개수의 미소구간으로 나누는 제1단계와; 상기 제1단계 후 각 조정점 데이터를 이용한 소프트웨어적인 보간법으로 각 구간 보간점의 데이터를 계산한 다음 메모리에 저장시키는 제2단계와; 상기 제2단계 후 상기 메모리에 저장된 각 구간 보간점 데이터를 이용한 하드 웨어적인 수직보간을 수행하여 전체 주사선에 대한 컨버전스 보정데이터를 구한 다음 확장 메모리에 저장시키는 제3단계를 포함하여 이루어진 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정방법.A first step of dividing a vertical section between each adjustment point of the convergence adjustment test pattern into a predetermined number of micro sections; A second step of calculating data of each interval interpolation point by software interpolation using each adjustment point data after the first step and then storing the data in a memory; And a third step of performing hardware-based vertical interpolation using each interval interpolation point data stored in the memory after the second step to obtain convergence correction data for all the scanning lines and storing the convergence correction data in the expansion memory. Digital Convergence Correction Method for Multisync. 제3항에 있어서, 상기 컨버전스 조정용 테스트패턴이 수직라인 1개당 조정점 개수를 M, 수평라인 1개당 구간 보간점 개수 N, 수직주기를 T(V), 수평주기를 T(H)라 할 경우, 상기 제3단계는 T(V)/N 마다 상기 메모리로부터 1개의 수직라인에 존재하는 M개의 구간 보간점 데이터를 읽어 들여 아날로그화하는 제1과정과, 상기 제1과정 후 각 구간 보간점 사이의 수직보간을 위하여 상기 제1과정에서 아날로그화된 구간 보간점 데이터를 M개의 S/H 및 LPF에 순차적으로 입력시키는 제2과정과, 상기 제2과정 후 T(H)에 동기되어 상기 M개의 S/H 및 LPF에서 출력되는 데이터를 순차적으로 하나씩 출력시키는 제3과정과, 상기 제3과정에서 순차적으로 출력되는 데이터를 디지털화하여 화장 메모리에 저장시키는 제4과정으로 이루어진 것을 특징으로 하는 멀티싱크용 디지털 컨버전스 보정방법.4. The method of claim 3, wherein when the number of adjustment points per vertical line is M, the number of interval interpolation points per horizontal line is N, the vertical period is T (V), and the horizontal period is T (H) , The third step is a step of reading out and interpolating M interval interpolation point data existing in one vertical line from the memory for every T (V) / N, and analogizing the interval interpolation point data, A second step of sequentially inputting the section interpolation point data analogized in the first step to the M S / H and LPF for vertical interpolation of the M A third step of sequentially outputting the data output from the S / H and the LPF one by one, and a fourth step of digitally outputting the sequentially outputted data in the third step and storing the digitized data in the makeup memory. Digital Converters How's compensation. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960002600A 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink KR100196401B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Publications (2)

Publication Number Publication Date
KR970064272A true KR970064272A (en) 1997-09-12
KR100196401B1 KR100196401B1 (en) 1999-06-15

Family

ID=19450682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002600A KR100196401B1 (en) 1996-02-03 1996-02-03 Digital convergence compensation apparatus and method for multi-sink

Country Status (1)

Country Link
KR (1) KR100196401B1 (en)

Also Published As

Publication number Publication date
KR100196401B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH0311149B2 (en)
KR940010765A (en) Common reception system of NTSC and HDTV signals
JPS59186472A (en) Raster strain correcting device
JPH03276968A (en) Method and circuit for error correction for nonlinear quantization circuit
JPH0834560B2 (en) Mosaic effect generator
US4670772A (en) Raster distortion correction for progressive scan television system
US5001549A (en) Television signal generator
US5159435A (en) Television signal generator
KR970064272A (en) Digital Convergence Correction Device and Method Therefor
EP0260658B1 (en) Television signal generator
KR100205493B1 (en) Convergence control system
KR100308259B1 (en) Digital convergence corrector
EP0779713A1 (en) Method and circuit for synchronizing phase
JPH0740219Y2 (en) Arbitrary waveform generator
JP3338173B2 (en) Video signal processing device
JP3021140B2 (en) Color signal processing device
JPH0217783A (en) Digital convergence correction device
KR960033144A (en) Digital convergence correction method in multi mode
JPH04196994A (en) Convergence corrector
EP0573104A2 (en) Display device including a correction circuit for correcting pictures to be displayed, and correction circuit for use in a display device
JPS62291283A (en) Digital convergence correction circuit
JPH08328147A (en) Projection type image display device
JPH0420008A (en) Level control circuit
JP2000156795A (en) Sampling clock automatic adjustment device
JPH07222182A (en) Convergence correction signal generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee