KR100191090B1

KR100191090B1 - 전기 아아크로의 개선된 제어 시스템

Info

Publication number: KR100191090B1
Application number: KR1019930703149A
Authority: KR
Inventors: 윌리암이.스타이브; 로버트비.스타이브
Original assignee: 죠지알,에벨; 뉴럴애플리케이션즈코포레이션
Priority date: 1991-04-15
Filing date: 1992-04-03
Publication date: 1999-06-15
Also published as: US5204872A; JP2860504B2; JPH06511593A; WO1992019083A1; EP0580768A4; AU1906992A; EP0580768A1; US5406581A; CA2108003C

Abstract

개선된 아이크로 조절기는 후방 전달 방법에 의해 에러 신호(S)의 함수로서 시간에 다라 자동적으로 변화하는, 연속충돌들 사이에서 여러 가지 가중치 있는 관계를 갖는 다층 회로망 구성으로 연결된 신경 회로망(100)을 사용한다. 그러므로 조절기는 축적된 경험의 결과로 제어 알고리즘을 개선시키게 된다. 이 회로망은 보다 빠른 실행 속도를 위해서, 부가의 보조 계산 능력을 갖는 PC 상에서 개발되어 실행될 수 있는 소프트웨어로 구현된다. 아아크로(120)를 에뮬레이트 하는 제 2의 학습가능 신경 회로망(480)은 애러 신호(S)를 발생하는데 사용되며, 정규 회로망의 학습과 상호 배타적인 시간 구간동안 학습한다.

Description

[발명의 명칭]

전기 아아크로의 개선된 제어 시스템

[발명의 상세한 설명]

[본 발명의 분야]

본 발명은 아아크로와 같은 혼돈(chaotic) 공정 제어, 및 특히 경험에 의해 자동적으로 개선되는 제어 알고리즘을 구현하기 위해 신경 회로망과 같은 학습 가능(trainable) 소자를 사용하는 제어 시스템에 관한 것이다.

[본 발명의 배경]

혼돈 공정을 제어하는 기술은 초보적인 단계에 있다. 혼돈 공정은 성질상 결정론적인 것으로(deterministic) 정의되나, 그럼에도 불구하고 예측하기가 어렵거나 불가능하다. 그 이유는 전시간 동안의 처리 동작이 비주기적인 함수로써 설명되기 때문이다. 실제 산업에서 실행되고 있는 일례는 아아크로에 의해서 고철로부터 강철을 만드는 것이다. 이러한 노는 확장된 처리 주기에 걸쳐 제어된 온도 조건하에서, 재료인 거대한 큰 솥을 용해시키기 위해, 무거운 흑연 전극에 의해 전달된 높은 전류를 사용한다. 이와같은 처리상에서 요구되는 엄격한 조건에도 불구하고, 그 전기적인 파라미터에 대한 정확한 제어는 강철의 최종 제품의 품질을 개선시키고, 검사시 높은 처리 원가를 억제하기 위해서 중요하다. 그리고, 상기 엄격한 조건 때문에, 정확한 제어는 필수적인 안정성을 요구한다. 강철을 제조하는 큰 아아크로에서 통상적으로 사용도는 전력량은, 어떠한 도시전체에서 사용하는 양과 비교될 수 있을 정도로 크다. 포함된 전류는 번개에 비교할 만하고, 지속 기간이 매우 길다. 그럼에도 불구하고, 강철의 열의 온도 및 전류 프로파일(profiles)은 생산된 강철의 성질을 결정하기 위해 용해의 지속 기간에 걸쳐서 정확하게 제어되어야만 된다. 부가적으로, 각각의 전극에 의해 도출된 전류는 경제적인 이유로 제한되는데, 왜냐하면 그 처리에 드는 전기 요금은 강철 생산자에게 막대한 비용 부담이 되기 때문이다. 큰 아아크로에서 전극 전류를 제어하는 수용된 방법은 흑연 전극을 연속적으로 상승시키고 하강시켜서 아아크 길이를 동적으로 조절하는 것인데, 이 흑연 전극은 각각의 노에 대해 통상적으로 세 개가 있다.

충분한 정확성으로 전극 위치를 제어하는데 실패할 때의 불이익은 심각하다. 전극이 충분히 낮지 않으면, 결과적으로 아아크 길이는 더욱 크게 되고, 아아크는 스퍼터(sputter)되고 심지어 소멸되어 열 처리와 심각하게 상충한다. 전극이 매우 낮으면, 아아크 길이는 너무 짧게 되고, 값비싼 과도한 전류가 소비될 뿐만 아니라, 전극의 흑연 재료가 너무 빨리 소모되어 강철 생산 원가를 불필요하게 증가시킨다. 전력 소비는 생산된 강철 톤당 550 KWH 이고, 전극 소비 원가는 생산된 강철 파운드당 통상적으로 6 센트 정도이다. 과도한 아아크 전류는 전기적인 소자의 큰 실패율과 연관된다. 극단적인 경우에서는, 아아크 길이는 제로로 감소되고, 전극은 용량로 내용물과 단락되도록 하고, 그 처리 과정을 방해한다. 아아크가 노내화벽에 대해서 섬락되면, 이 내화벽은 너무 빠르게 소모되고 심지어 손상을 입게되어, 추가적인 수리 비용과 시간 손실을 초래하게 된다.

실험을 통해, 상기 기술은 이러한 재앙들을 피하기 위해 전극을 상승시키고 낮게할때에, 경험의 법칙을 발전시켰다. 상기 법칙은, 불완전하게 이해되는 이유로 인해, 경험에 의해 예측된 값을 가지고 있다고 판단되는 아아크 전력 공급의 전기 파라미터 측정에 달려 있다. 예를들어, 퍼슨의 미국 특허 제 4,620,308호 ; 퍼슨의 제 47 회 전기 노 회의 (1989)의 아아크로의 전기 특성분석; 블리스 하퍼의 아이스(AISE) 철 및 강철 박함회(1989)의 폐루프 제어를 통한 전기 아아크로 전극 제어의 최적화를 참조해 보자.

상기 경험의 법칙은 열의 시간 프로파일을 추적하고 있으며, 예측적인 전기 파라미터 측정을 모니터하는 종래의 법칙을 근거로 한 전문가 시스템내에 저장되어 있다. 그리고 정보는 상기 파라미터에 대한 일련의 설정치를 출력한다는 원리에 근거하고 있다. 상기 장치 형태는 CONTROL TECH 11 라는 상표를 띠고, 아이오와, 다벤포트의 밀테크-HOH 사의 제품이 시장에 나와 있다. 상기 장치는 마이크로 컴퓨터 및 그것과 연관된 I/O 장치, 동작하는 마아크로부터 필요한 전압, 전류, 전력, 전력량 시간 및 전력 인자 신호 모두를 얻을 수 있는 전력 변환기 서브 시스템, 전극 전력 공급의 각 위상요 노 조절기 설정치를 연속적으로 조절할 수 있는 출력 서브 시스템으로 구성된다.

CONTROL TECH 11 장치의 설정치 출력은 노 조절 장치로 전송된다. 상기 노 조절 장치는, 상기 법칙을 근거로 한 장치에 의해 현재 전송된 설정치와 가장 가까운 파라미터를 유지하기 위해 설계된, 선택된 제어 알고리즘에 따라, 노 전극 제어 메커니즘으로 하여금 각각의 노 전극을 상승시키고/또는 낮추게 하는 구동 출력 신호를 발생시킴으로써 상기 정보에 응답한다. 종래 기술의 노 제어기 형태는 펜실 베니아, 피츠버그의 로비콘사에서 현재 일반적으로 사용한다. 미국 특허 제 4,029,888 호를 보시오.

종래 기술의 노 조절기는 학습(learn)을 하거나 또는 동작 경험 결과에 따라서 전시간에 걸쳐서 성능을 개선시킬 능력을 가지지 못한다. 그들은 조절기 회로에 내장되어 있는, 고정된 제어 알고리즘의 기본적인 기능으로 영구히 제한되어 있어 결코 변경될 수 없어, 조절기 회로 하드웨어의 재설계와 대체를 할 수 없다. 노 조절기는 소프트웨어에서 실현된다면, 그것은 물론 큰 유연성을 가질것이고, 제어 알고리즘의 개선은 하드웨어의 변화없이 수행되나, 소스코드의 재기록과 디버깅(debugging), 새로운 목적 코드를 발생시키는 재편집, 및 새로운 알고리즘의 재설치 및 재시험이 여전히 필요하다.

인공 지능 기술은 유용하다. 그러나, 그 자체 성능을 자동적으로 개선시키기 위해, 즉, 어떤 운용자가 하드웨어 또는 소프트웨어 성질을 조정 또는 수정함이 없이, 경험 또는 학습(train) 자체로부터 알게되는 능력을 가지고 있다. 인공 신경 회로망 기술을 언급할 때, 상기 방법은 배선된 회로에서 수행되거나, 종래의 범용 프로그램 가능한 2 진 디지털 컴퓨터의 소프트웨어내에서 시뮤레이트될 수 있다. 상기 디지털 컴퓨터는 애플 매킨토시 또는 IBM-PC 컴퓨터 및 이들의 호환 기종(정상적인 메모리량 또는 동시 처리 속도와 용량보다 큰 경우가 필요하거나 합당하지만)과 같이 오늘날 일반적으로 사용되는 개인 컴퓨터도 포함하고 있다.

상기 신경 회로망 기술은 다수의 값으로 된 논리 회로들을 사용하고 있다. 이들 회로 각각은, 그들이 다수의 값 또는 가중된 입력에 응답하여, 활성화된다는 의미에서 생물학적인 뉴런을 시뮤레이트한다. 그러므로, 신경 회로는 오늘날 일반적으로 사용되는 대다수의 종래의 디지털 컴퓨터에서 발견된 2 진 논리 회로의 2개의 불연적 입력값 특성에 제한되지 않는다. 다수의 상기 논리 회로는 층을 형성 하기 위해 서로 연결되고, 다수의 이러한 층들을 입력(또는 바닥)층, 출력(또는 꼭대기)층, 입력과 출력층간에 삽입된 최소한 하나의 숨겨진 층을 포함하고 있는 망을 형성하기 위해서 서로 연결되어 있다. 라페데스 파버에 의한 HOW Neural Nets Work의 신경 정보 처리 시스템 pp. 442-456(1988)을 참조하자, 망의 내부 알고리즘은 하층의 출력과 그 위에 있는 층의 입력 사이에 있는 다수의 연결부분에 할당된 가중치들을 변경함으로써 변화될 수 있다.

상기 회로 형태는, 가중치의 변경이 제어 에러 측정의 함수로써 자동적으로 행해지는 때에 특히 강력하다. 왜냐하면 망의 제어 알고리즘은, 전시간에 걸쳐서 원래의 망 구성의 프로그래머 조차도 사전에 예측할 수 없는 것을 형성하는데 집중하기 때문이다. Widrow Hoff. Adaptive Switching Circuits. 1960 IRE Wescon Convention Record. part A. PP. 96-104 (1960)를 참조하자. 논문에서 인정된 가중 수정 알고리즘은 후방 전달 방법처럼 공지된 경사 하향 검색(gradient descent search) 기술이 존재한다. Rumelhart, Hinton Williams 의 Learning Internal Representation by Error propagation. Rumelhart Mcclelland 의 parallel Distributive Processing : Explorations in The Microstructure of Cognition. VOL. 1. MIT Press (1986) ; Rumelhart, Hintion williams 의 Learning Representations by Back-propagating Errors, Nature 323 : 533-536 (1986)을 참조하자, 특정하게 변하는 알고리즘은 Minai williams 의 Back-Propagation Heuristics : A study of the Extended Delta-Bar-Delta Algorithm, IJCNN, Voll,pp. 595-600 (1990)에 설명되어 있다.

신경 회로망과 온 더 잡 학습(on-the-job training) 후방 전달 방법은 종래의 프로그램가능한 디지털 컴퓨터의 소프트웨어에서 수행될 수 있는 기술이다. 게다가, 보통의 IBM 과 호환되는 개인 컴퓨터상에 있는 MS-DOS 운영 시스템하에서 작동하며, 후방 전달 방법과, 망의 내부 제어 함수의 자체 수정용 델타-바-델타(Delta-Bar-Delta) 알고리즘을 사용하는 신경 회로망 시뮤레이션의 개발용으로 설계되어 있는 적어도 하나의 상업적으로 유용한 개발 프로그램이 존재한다.

[본 발명의 간단한 요약]

본 발명은 종래의 것보다 더 효과적이고 정교한 방법으로 아아크로와 다른 혼돈 처리를 제어하는 데 알맞은 새로운 형태의 조절기를 제공하기 위해서, 신경 회로망과 후방 전달 (back propagation) 또는 비슷한 자체 학습(training) 기술의 능력을 이용하고 있다. 적당한 제어 구성 형태로 연결될 때, 상기 발명의 조절기는 전류 제어 알고리즘이 할 수 있는 최고 레벨의 효과에서 제어 기능을 할 뿐 아니라 다른 기능을 수행할 수 있다. 왜냐하면 전시간에 걸쳐서 그들은 초기 제어 알고리즘의 문제 때문에 발생한, 어떤 실수로부터 학습하며, 신경 회로망내의 결정 가중치(decision weights)를 반복적으로 재평가하고, 재프로그래밍 함으로써, 어떤 종류의 운용자 조정없이도, 제어 알고리즘을 자동적으로 개선시키기 때문이다.

본 말명의 양호한 실시예에서는, 200 개 이상의 뉴런을 포함하고 있으며, 완전히 연결된 망은 상업적으로 유용한 망 개발 프로그램에 의해 개발된 소프트웨어로 시퓨레이트된다. 개발 프로그램과 최종의 망 에뮬레이션(emulation)은 IBM PC와 호환성있는 디지털 개인 컴퓨터에 작동할 수 있고, 상기 망은 그 학습 모드에서 확대된 델타-바-텔타 적용 알고리즘을 사용한다.

[도면의 간단한 설명]

본 발명의 상기 및 다른 특징은 첨부 도면과 연관된 본 발명의 양호한 실시예에 관한 다음의 상세한 설명을 참고로 하여, 이해될 것이다.

제1도는 본 발명에 따라 구성된 종래 기술의 조절기 또는 적응형 조절기를 사용하는 전기 아아크로를 제어하는 시스템을 도시한 단순 블록도.

제2도는 통상적인 전기 아아크로용 연결을 조절하고 전기 전력 공급을 도시한 전기적인 개략도.

제3도는 로에 대한 최적의 동작점을 표시하고, 통상적인 전기 아아크로에서 위상 전류, 전력, 전력 인자간의 상호 동작을 도시한 그래픽.

제4도는 본 발명에 따라 구성된 적응형이고, 신경 회로망을 근거로한 조절기를 도시한 단순 블록도 및 동작 구성도.

제5도는 동작 구성에 도시된 바와 같이, 제4도의 조절기의 상세한 블록도 및 도면.

제6도는 제4 및 5도의 조절기를 수행하는 알맞은 데이터 처리 시스템의 블록도이고, 전기 아아크 노로부터 동작 데이터를 얻고 제어하는데 알맞게 연결된 도면.

제7도는 제4 및 5도의 조절기를 수행하는 사용된 노 상태 백터의 구조를 도시한 도면.

제8도는 제4 및 5도의 조절기를 수행하는 사용된 조절기 상태 백터의 구조를 도시한 도면.

제9도는 제4 및 5도의 조절기를 수행하는 사용되고, 제7도의 노 상태 백터에 나타나는 2차 KW 비율 인자의 계산을 도시한 일련의 그래프.

제10도는 통상적인 전기 아아크로에서 1 회분 파쇠 강철의 용해동안 시간에 위상 전류의 바람직한 값을 도시한 그래프.

제11도는 제4 및 5도의 조절기를 근거로 한 신경 회로망을 수행하기 위해 사용된 개별적인 모델의 뉴런 소자의 내부 블록도.

제12도는 제4 및 5도의 조절기의 조절기 신경 회로망 소자의 블록도이며, 다른 소자와 격리된 도면.

제13도는 제4 및 5도의 조절기의 노 에뮬레이터(emulator) 신경 회로망 소자의 블록도이며, 다른 소자로부터 격리된 도면.

제14도는 동작적으로 상호 연결된 노 에뮬레이터와 조절기 신경 회로망의 블록도.

제15도는 제4 및 5도와 제12 내지 14도의 신경 회로망을 학습(training) 하는 시스템의 단순화된 블록 다이어그램이며, 종래 기술의 조절기에 의해 제어된 전기 아아크 노에 연결된 시스템 도면.

제16도는 제4 및 5도와 제12 내지 14도의 신경 회로망을 학습하는 시스템의 상세한 블록도이고, 학습 구성에서 연결된 적응형 조절기를 도시한 도면.

제17도는 제4 및 5도의 적응형 조절기를 동작하고 제 1 학습 방법을 도시한 흐름도.

제18도는 조절기의 동작 타임 슬라이스(slices)에서 포함된 조절 간격 동안 제4 및 5도의 본 발명의 조절기 내의 데이터 이동과 동작 시퀀스를 도시한 도면.

[양호한 실시예의 상세한 설명]

본 발명이 사용될 수 있는 환경의 개요를 나타내기 위해, 제1도는 파쇠(scrap) 및 원료로부터 강철을 만드는데 사용되는 통상적인 전기 아아크로(120)용에 알맞은 제어 시스템(110)을 도시하고 있다. 개략적으로 도시된 노(120)는 용해되는 재료(126)를 보유하는 큰 용기(large vessel)(124)를 갖는다. 노(120)는 상기 재료 위에 매달려 있는 다수의 큰 이동 가능한 전극(140,142,144)을 갖는다. 동작시, 3 상 전력 (제2도) 공급은 전극(126)에 연결되고, 아아크는 각각의 전극과 재료간에 충돌되어진다. 아아크는 상기 재료를 용해시키는 대량의 열을 생산한다. 본 발명이 상기 환경의 견지에서 설명되었지만, 그것은 혼돈 (결정론적이나 비주기적)처리의 조절을 포함하는 다수의 다른 문제를 해결하기 위해 적용될 수 있었다.

노(120) 동작은, 즉, 노예 공급되는 전력량과 전력 인자와 아아크 듀티 주기(dutty cycle)와 같은 어떤 다른 전기 특성은, 각 아아크의 길이들을 조정함으로써 우선적으로 제어된다. 아아크 길이는 전극(140,142,144)을 높히거나 내림으로써 조절되므로, 각 전극 끝과 그 아래의 재료간의 거리를 변화시킨다. 재료가 파쇠 금속, 원료 및 다른 구성물로 구성되기 때문에, 재료에 의해 표현되는 형태는 일정하지 않으며 용해되거나 떨어진 부분처럼 실제로 이동한다.

따라서 알맞은 조절기 장치, 즉 종래 기술의 조절기(130) 또는 본 발명에 따르는 적응형 조절기(100) 중 하나의 조절기는 노(120) 상태를 모니터하고, 각 전극 위치가 높혀지거나 낮아지는지를 표시하는 신호(134)를 발생한다. 예를 들어, 조절기(100)에 의해 발생된 신호(134)는 +15 및 -15V 간의 최대 전압 스윙(swing)을 갖는 저전력 아날로그 신호이다. 제1도의 다이어그램은 종래 기술의 조절기(130) 또는 본 발명의 조절기(100)에 의해 수행되는 시스템 동작을 표시한다. 본 발명을 따른, 적응형 조절기(100)는 다른 동일 시스템내에 있는 종래 기술의 조절기(130)를 대체한다.

노 전극 배치 구동 메커니즘(122)은 신호(136)에 응답하여 조절기(130 또는 100)에 의해 지시에 따라, 전극을 알맞게 위치시킨다. 통상적인 노에서 전극(140, 142,144)은 크게 되므로 위치 매커니즘은 상대적으로 강력하게 되야 한다. 적합한 전기 모터 또는 수압 실린더는 위치 시스템(122)의 위치 매카니즘을 동작시키기 위해 통상적으로 사용된다. 증폭기(132)는 조절기 출력 신호(136)를 상기 모터를 구동시키는데 알맞은 고전압, 고전류 구동 신호(136)로 변환시킨다. 10A에서 +/- 1250V 를 제공할 수 있는 증폭기는 통상적으로 6HP DC 모터인 위치 모터를 구동시키는데 적합하다. 그러나, 증폭기(132)가 그 매커니즘에 알맞은 출력 신호(136)를 발생시키기 위해 수정된다면, 다른 위치 매커니즘은 또한 사용될 수 있었다. 전기 아아크로에서 현재 일반적으로 사용되는 전극 위치 매커니즘은 초 당 약 1.25 내지 1.5 인치의 속도로 대량의 전극 각각을 이동시킬 수 있다. 조절기(100 또는 130) 기능은 아아크 길이를 제어해서 일련의 바람직한 노 동작 파라미터 또는 설정지에 가능한한 가깝도록, 노(120)의 실제 동작 파라미터를 유지시킨다.

조절기(100 또는 130)에 통상적으로 제공된 설정치는 각 전극 또는 전력 공급 위상을 위한 아아크 전류들이다. 과거에는, 상기 설정치들이 운용자에 의해 선택되고 최대 암페어의 퍼센트 단위로 측정된 하나 이상의 변향기를 조절함으로써, 조절기(130)에 전달된다. 노의 강철 배치(batch)(또는 열) 생산 과정 동안, 아아크에 의해 제공된 열처리 속도를 변화시키는 것이 바람직하다. 따라서, 운용자는 발생되는 특정한 강철의 열처리 요구 및 용해되는 특정한 파쇠 및 다른 구성 자료의 특성에 관한 지식을 필요되는 설정치를 변경하기 위해 사용한다. 조절기는 운용자에 의해 선택된 전류 설정치를 이루기 위해 전극 높이 (그러므로 아아크 길이)를 조절한다.

제3도는 통상적인 전기 아아크로 전력 공급 회로에서 전류, 전력 및 전력 인자간의 관계를 보여주는 그래프를 포함한다. 곡선(940)은 전력을 나타낸다. 곡선(942)은 전력 인자를 나타낸다. 전류가 감소함에 따라, 전력 인자는 증가한다. 노 동작이 더 높은 전력 인자에서 더욱 에너지 효율적으로 되기 때문에, 가능한 최대의 전력 인자에서 노를 작동시키는 것이 일반적으로 바람직하다. 더 높은 전력 인자를 얻기 위해서, 위상 전류를 낮게 하는 것이 필요하다. 그러나, 위상 전류를 낮게하기 위해, 전극을 높혀서, 아아크 길이를 더 크게 하는 것이 필요하다. 그러나, 실험적으로 결정된 임계치 이상의 아아크 길이 때문에 아아크가 불안정하게 되고, 그래프에 도시된 비안정 영역(946)을 발생시키게 된다. 그러므로, 점선(944)에 의해 도시되었듯이, 최적의 노 동작 전류는 안정 아아크 영역에 남아 있는 동안에 전력 인자를 최대화 시키는 것이다. 따라서, 아아크로 전류 조절의 한 목표는 최적의 동작점(944) 에 근접하나, 그 이상이 되지 않도록 노 동작 전류를 유지하는 것이다.

최근에는 최적의 설정치를 자동적으로 설정하고 변화시키기 위한 장치가 용해되는 재료에 관련되어 있는 운용자가 공급하는 정보와 용해 과정에 대한 운용자 지식을 포함하고 있는 미리 정의된 규칙에 따라, 생산되었다. 상기 형태의 규정에 근거한 설정치 최적화기(128)는 제1도에 도시되어 있다. 최적화기(optimizer) (128)는 노의 현재 동작 상태를 나타내는 일련의 신호(148)를 수신한다. 최적화기(128) 출력은 바람직한 설정치를 나타내는 일련의 신호(146)이다. 조절기(130 또는 100)는 상술한 변항기(rheostat) 대신 또는 변항기에 부가된 설정치 신호(148)를 수신하고 응답한다. 제10도는 용해된 단일 과정 동안에 통상적인 노에 있는 바람직한 입력 전류의 그래프이다.

설정치 신호가 단지 바람직한 입력 전류의 스케일된 함수(scaled function)이기 때문에, 라인(150)은 최적화기(118)에 의해 공급된 설정치와 바람직한 입력 전류를 나타낸다. 종래 기술의 조절기(130)를 사용하거나 본 발명의 조절기(100)를 사용하든지간에, 설정치 최적화기(118)는 노 에너지 효율을 개선시키고 전극 재료의 소비를 감소시킴으로써 원가를 감소시킨다. 상기 효율이나 전극 재료의 소비는 노의 동작 원가에서 주요한 인자이다. 본 발명의 조절기(100)의 장점을 달성하기 위해서 설정치 최적화기(128)를 사용하는 것이 필수적인 것은 아니나, 최적화기는 소정의 시간에서 조절기(100)가 응답하는 가장 적합한 설정치를 나타냄으로써 상기 장점을 최대화시킨다.

제2도는 제1도의 아아크로(120)의 전기적인 개략 다이어그램과 거기에 적합한 전력 공급 회로(200)이다. 전력은 고전압 라인(202,204 및 206)에 대해서는, 3 상 교류 전력 분배 회로를 통해 노에 분배된다. 변압기(208,210,214)는 분배 회로에 제공된 고전압을 아아크로 동작에 알맞은 상대적으로 낮은 전압 (예를 들어, 600V )으로 감소시키기 위해 제공된다. 변압기(208, 210 및 214)의 1 차측은 델타 구성으로 고전압 라인(202,204 및 206) 에 연결된다. 2 자측은 비슷하게 델타 구성으로 연결된다. 노드(220,222 및 224)는 위상 A, B 및 C 용 변압기 출력 도제를 나타낸다. 전극(140,142 및 144)은 알맞은 전극 케이블을 통해 상기 도체에 연결된다. 노 동작동안, 각 전극을 통해 20,000 내지 100,000 A 정도의 연속 전류가 통상적이다.

미국 (그리고 다수의 공업화된 나라)에서 사용된 통상적인 노(120)는 세 개의 전극을 가지는데, 왜냐하면 상기 나라의 전기는 소위 3상 교류 회로에 의해 발생되고 소위 3상 교류 회로를 따라 분배된다. 종래, 노 전극(126)은 3상 중 각각의 하나 또는 전력 공급 회로의 도체에 연결된다. 2 또는 4 상 교류와 같은 다른 전력 공급 및 직류 전력 공급은 이미 알려져 있다. 그리고, 아아크로에 사용하기에 또한 알맞다. 따라서, 상기 응용중 나머지 분야는 3 전극 시스템과 3 전력 공급에 대한 것이지만, 본 발명자는 전기 아아크로에 알맞는 전력 공급 장치를 가지고 있는 본 발명을 사용할 생각을 했다.

노(120)의 현 동작 상태에 관한 정보를 조절기(130 또는 100)와 설정치 최적화기(118)에 제공하기 위해, 알맞은 조절 장치는 1 및 2차측 전력 공급 회로에서 전류, 전압 및 전력 인자를 측정하기 위해 제공된다. 예를 들어, 제2도에 도시되었듯이, 전류 변압기(214,216 및 218)는 각각의 1차측 전력 공급 도체(202,204 및 206)에서 전류 흐름을 샘플하기 위해 제공된다. 비슷한 전류 전압기 (제6도)는 2 차 측 도체에서 제공될 수 있었다. 전위 변압기(제6도)는 1 및 2차측 도체의 현 전압을 측정하기 위해 또한 제공된다.

본 발명에 따라 구성된 적응형 신경 회로망이 있는 조절기(100)는 제4도를 참고로 하여, 개괄적으로 설명될 것이다. 본 발명의 조절기(100)는 제5 내지 14도를 참고로 하여 더욱 상세하게 될 것이다.

제4도는 본 발명에 따라 구성된 적응형 신경 회로망을 근거로 한 조절기(100)의 단순화된 블록 다이어그램이다. 본 발명의 조절기(100)는 제1도의 블록 다이어그램에서 종래 기술의 조절기(130)를 대체하고 있다. 조절기(100)는 리드(lead)(400)에 있는 노(120)(제1도)의 현 상태에 관한 정보와 리드(402)상의 현재의 바람직한 노 동작 설정치를 수신한다. 조절기(100)는 노 전극 위치 매커니즘(122)(제1도)에서 모터 또는 다른 변압기(도시 안된)를 구동시키기 위해 증폭기(132)에 의해 충분한 진폭으로 변환되어, 노 전극 (140,142,144)(제1도)의 수직 위치를 조절한다. 그러므로, 아아크 길이 및 각 아아크 회로내에 흐르는 전류의 양과 전력 인자를 제어한다.

조절기(100)는 2개의 주요한 성분인 조절기 신경 회로망 (450)(RNN)과 노 에뮬레이터 신경 회로망 (480)(FENN)을 구비한다. RNN(450)은 노 전극의 수직 위치를 조절하기 위해 신호를 제공하도록 설계되어 있으며 노 동작은 운용자 또는 설정치 최적화기(118) (제1도)에 의해 제공된 설정치에 가능한한 가깝게 된다. RNN(450)은 노의 현 동작 상태와, 바람직한 노 동작 상태(즉, 설정치)의 정보를 수신한다. RNN(450)은 바로 이전의 노 상태들에 관한 저장된 기록과 조절기 출력과 함께 이러한 정보를 이용한다. 그리하여, 가능한한 가깝게 제공된 설정치와 매치되는 방법을 이용하여, 노 전극의 위치를 제어하는 적합한 조절기 출력 신호(134)를 발생시킨다. FENN(480)는 노 동작을 에뮬레이트하기 위해 설계되었다. FENN(480)는 노(120)의 현상태와 RNN(450) 출력의 정보를 수신하고, 이전 값의 기억된 기록과 함께, 그것을 사용해서, 어떠한 노 동작 상태가 앞으로 짧은 시간 간격이 되는지를 예측한다.

본 발명의 조절기(100)를 수행하기 위해 사용된 신경 회로망(450,480) 특성은 더욱 상세하게 후에 설명될 것이다. 그런 점에서, 그 실제의 출력과 일련의 바람직한 또는 기준 값 사이에 에러를 최소화하기 위해 내부 파라미터를 자동적으로 적응시키는 능력을 갖는 제어 시스템으로서, 망(450,480)을 설명하는 것이 바람직하다. 따라서, 각각의 망(450,480)에 대해 비교 과정이, 망의 실제 출력과 그 이상적인 출력간의 불일치를 측정하기 위해 수행되고, 그 비교 결과는 망에 의해 필요한 내부 파라미터를 조절하는데 사용되어, 상기 에러를 최소화한다.

본 발명의 조절기(100)의 동작 동안에는, 상기 비교 과정과 조절이 반복적으로 발생되어 각각의 망 (450,480) 성능은 일정하게 개선된다. 그러므로, FENN(480)는 노(120)의 실제적인 성능을 더욱 양호하게 에뮬레이트 하는 방법을, 시간이 지나서 학습하게 되고 RNN(450)는 설정치를 매치시키기 위해 더욱 양호하게 노를 조정하는 방법을 시간이 지나서 학습하게 된다

FENN(480) 기능이 노(120)의 동작 상태를 동일하게 에뮬레이트 하거나 예측하게 되기 때문에 , 그 성능은 그 예측 노 상태 출력(리드 404)을 노(120)의 실제 상태(리드 400)와 비교해서 간단하게 측정될 수 있다. 따라서, 비교기(488)는 상기 비교를 수행하고 FENN(480)에 의해 그 내부 동작 파라미터를 조절하는데 사용될 수 있는 노 에뮬레이터 에러 결과 (490)를 발생시킨다.

이전에 설명했듯이, RNN(450)은 노(120) 동작을 조절하는 신호를 발생시키므로 리드(402)에 제공된 일련의 바람직한 노 동작 파라미터 또는 설정 포인트에 따른다. RNN(450) 성능을 측정하는 것을 FENN 성능을 측정하는 것보다 더욱 어려운데, 왜냐하면 본 발명의 조절기(100) 동작동안, RNN의 출력 (134)이 직접적으로 비교될 수 있는 기준 신호가 없기 때문이다. 예를 들어, 종래 기술의 조절기가 기준 신호를 제공하기 위해 설치된다면, RNN(450)은 종래 기술의 조절기 동작을 동일하게 에뮬레이트 하기 위해 그 내부 파라미터를 조절하고, 그것은 종래 기술에 의해 제공된 것과 다름없는 조절을 결과로 한다. 반대로, RNN(450)은 종래 기술의 장치의 조절에 대한 실제적인 개선을 제공하기 위해 그 내부 파라미터를 조절하는 것이 바람직하다.

RNN(450)이 불완전한 조절을 제공한다면, 노(120)의 최근 상태는 설정치에 벗어날 것이다. FENN(480)이 적당하게 동작한다면, 그 출력(404)은 노(122)의 실제 동작 상태에 매우 근접하게 접근할 것이다. 그러므로, RNN(450)에 의해 제공된 조절 품질은 FENN(480) 출력 (404)을 리드(402)에 제공된 설정치에 비교해서 측정된다. 상기 비교는 RNN(450)에 의해 그 내부 동작 파라미터를 조절하기 위해 사용되는 조절기 에러 결과 (494)를 발생시키기 위해 비교기(492)에 의해 수행된다.

비교기(488,492)의 에러 결과 출력(490,494)은 FENN(480) 및 RNN(450) 출력에 피드백 되는 신호와 같이 제4도에 도시되어 있고, 그것은 종래의 피드백 경로를 나타내지 않는다. FENN(480) 및 RNN(450)을 수행하는 데 양호하게 사용된 신경 회로망 형태의 특성은 출력 신호와 기준 신호간의 비교가 자동적으로 발생하고, 그 비교로부터 에러 결과가 망에 입력으로 에러 결과의 명백한 도입없이 망의 내부 파라미터를 조절하기 위해 자동적으로 사용된다는 것이다. 상기 기능은 후방-전달로 언급된다. 그러므로, 에러결과 (490,494)와 연관된 리드는 내부 파라미터를 조절하기 위해 망을 통해 에러 정보 후방의 내재한 전달을 사실상 나타낸다. 비교기와 출력 신호는 도면에서 명백하게 도시되나, 독자는 망 성능이 측정되고 조절되는 정보원을 이해할 수 있다.

신경회로망(450 ,480)의 후방 전달 매커니즘이 도입되었기 때문에, FENN(480)에 대한 필요성이 정당화될 수 있다. 이전에 논의했듯이, 본 발명의 조절기(100) 동작 동안, RNN(450) 출력이 직접적으로 비교되는 기준 신호가 존재하지 않는다.

따라서, RNN(450)에 의해 조정되듯이, 노(120) 작동을 바람직한 노 작동을 설명하는 설정치에 비교함으로써, RNN(450) 성능을 측정하는 것이 필요하다. 그러나, 이전에 설명되었듯이, 에러 결과를 발생시키기 위해 기준 신호와 신경 회로망 출력의 비교 및 몇 망의 내부 파라미터를 조절하기 위해 그 에러 결과의 후방 전달은 망 자체에 의해 자동적으로 수행되는 기능이다.

그러므로, 실제적인 노 동작 상태가 노 동작 설정치에 직접적으로 비교된다면, 에러 정보가 RNN(450)에 도입되는 메커니즘이 없어서 그 내부 파라미터는 조절될 수 있다. 대신에, 노(120) 작동은 FENN(480)에 의해 정확하게 모델되고, 그 작동을 나타내는 FENN 출력(486)은 노 동작 설정치에 비교된다. 결과적으로, RNN(450) 성능 평가는 FENN(480)에 의해 유용할 수 있다. 후방 전달을 통해, 상기 비교로부터의 에러 정보는 FENN(480)을 통해 RNN(450)으로 자동적으로 이동되고, 거기에서 그것은 그 망의 동작 파라미터를 자동적으로 조절하는데 사용된다.

조절기(100)는 그 출력을 연속적으로 변화시키지 않는다. 대신에 그것은 설정된 구간을 지나갈 때마다, 새로운 출력값을 나타내는 주기적인 형태로 동작한다. 상기 설정된 간격은 타임 슬라이스(slice)로서 언급되며, 100 내지 250 ms의 범위에 있다. 매 슬라이스에 한번 발생하는 짧은 조절 간격 동안, 이전의 타임 슬라이스 동안 수집된 노 상태 정보와 다른 실제 입력 데이터는 신경 회로망 (450,480)에 존재하고, 망은 교정된 일련의 출력값을 발생시키고, 노 전극 위치를 제어하기 위해 사용된 조절기 출력 신호(134)를 포함한다. 부가적으로, RNN (450)과 FNN(480)의 내부 파라미터는 조절 간격동안 교정된다. 상기 간격 동안 행해지며, 망 (450,480)의 학습(training)을 포함하는 활동성의 상세한 설명은 더욱 상세하게 후에 설명되는 제18도에서 도시되고 있다.

제4도에서 설명했듯이, RNN (450)과 FENN(480)의 내부 파라미터 조절은 분리한 단계에서 그리고 각 조절 간격 동안 상호 배타적인 시간에서 수행된다. 조절 간격 동안 제 1 학습단계에서 , 노 에뮬레이터 에러를 측정되고 FENN(480)는 조절되고 반면에 RNN(450)의 내부 파라미터는 유지 고정된다. 조절 간격동안 제 2 학습 단계에서, 조절기 에러는 측정되고 RNN(450)는 조절되고, 반면에 FENN(480)의 내부 파라미터는 유지 고정된다. 2개의 망은 하나의 망에서 잘못된 적용 또는 조절을 발생시키는 것으로부터 나머지 망의 에러적인 동작을 방지하기 위해 조절동안 상기 방법으로 서로 격리된다.

예를 들어, 주어진 시간에, RNN(450)은 불량하게(즉, 에러적으로) 수행되는 반면에, FENN(480)은 완전하게 수행된다. FENN(480)이 RNN(450)에 의해 생긴 잘못된 조정으로 발생된 에러 정보를 근거로 해서 적용되었다면, 그렇게 발생된 조절은 FENN 에러를 최소화 시키기 보다는 RNN 에러를 최소화 시키게 된다. 조절은 완전한 에뮬레이션(emulation) 과는 다른 방향으로 FENN 성능에서 바람직하지 않는 이탈(deviation)을 발생시킨다. 효과적으로 FENN(480)은 부적절하게 동작하는 RNN(450)이 올바른 조정을 제공하는 다른 노인 가상 노를 에뮬레이트 위해 알게 되거나 적용된다. 그러므로, 각 신경 회로망의 내부 파라미터를 고정시킴으로써 다른 것은 조절되고, 각 망은 그 자신의 에러를 최소화 하기 위해 적용되는 것으로만 억제된다.

제5도 내지 14도는 본 발명의 조절기(100)의 양호한 실시예의 구조 및 동작을 도시한 상세한 도면이다.

아날로그 전자 공학의 공지되고 조립된 블록을 사용하는 신경 회로망 및 그 소자를 묘사하고 설명하는 것이 일반적인 것이지만, 이때에 하드 웨어 성분을 사용하는 망을 구성하는 것이 어렵다. 후방-전달 특징을 포함하고 있는 인공 뉴런들을 구성하는 것이 어렵다는 문제가 있다. 다른 문제점은, 신경회로망의 시험과 개발 동안, 그동안 연결되는 소자와 장치수를 쉽게 변화시키는 것이 편리하다. 아날로그 성분이 장치와 그 상호 연결을 물리적으로 구성할 필요성은 망의 빠른 시험과 개발을 방해한다. 세 번째 문제점은, 신경 회로망의 입력단을 구동시키기 위해 사용될 수 있는 이용 가능한 신호들로 변화시키는데 요구되는 신호 처리는, 아날로그 영역에서 수행하는데 있어서 실제로 더 어렵거나 비싸다는 것이다.

그러나 신경 회로망은 적합한 소프트 웨어를 작동하는 일반적인 목적의 디지털 컴퓨터를 사용해서 편리하게 시뮤레이트 될 수 있다. 따라서, 제6도에 도시되듯이 본 발명의 조절기(100)의 양호한 실시예는 신경 회로망 (450 및 480)의 시뮤레이션 용으로 프로그램된 일반 목적의 디지털 컴퓨터 시스템을 구비한다. 보통의 컴퓨터 시스템에서 통상적으로 발견된 성분 뿐만 아니라, 컴퓨터(610)는 아날로그 입력 신호를 망에 의해 처리되는데 알맞은 디지털 포맷으로 변환하고, 망의 디지털 출력을 노를 제어하는 적합한 아날로그 출력 신호로 변환하는 알맞은 부수적인 하드웨어 및 소프트 웨어(620)을 포함한다.

제6도에서 알 수 있듯이, 컴퓨터(610)는 일반적인 목적의 중앙처리장치 (CPU)(636), CPU(636)에 근접한 판독-기록 메모리(634)의 최소한 4 메가바이트, 알맞은 표시 장치(638) 및 키보드(640) 또는 운용자와 상호 동작하는 다른 설비, 디스크 기억장치(632), 고용량 테이프 기억 장치(646)등을 포함한다. 게다가, 입력 데이터의 처리와 신경 회로망의 시뮤레이션은 수적으로 많기 때문에, 컴퓨터(610)는 고속 수퍼 보조 컴퓨터(642)와 수치 계산을 증가시키는 그 보조 컴퓨터에 억세스 할 수 있는 판독-기록 메모리(644)의 최소한 8 메가 바이트를 포함한다. 상기 성분은 알맞은 버스(630)를 경유해 상호 접속된다 .

본 발명의 실제적인 실시예에서, 80486 마이크로 프로세서 형태(캘리포니아, 산타 클라라의 인텔사 제품)는 CPU(636)용으로 사용되기 위해 선택되었다. 그 이유는, 그것이 적절한 성능을 제공하며, 신경망을 에뮬레이트 하기 위해, 상업적으로 유용한 소프트 웨어 제품을 작동시키기 때문이다. i860 산술 프로세서 (캘리포니아, 산타 클라라의 인텔사 제품)를 포함하는 모델 AL 860 산술 보조 컴퓨터 보드 (뉴욕, 쏜무드의 앤라크론사 제품)는 수퍼 보조 컴퓨터(642)로 사용되기 위해 선택된다. 왜냐하면 그것은 노의 실시간 제어용 조절기(100)를 수행하기 위해 충분히 빠른 성능을 제공한다. 다른 프로세서 장치가 충분한 성능을 제공하고, 적합한 소프트웨어가 신경 회로망의 시뮤레이션과 입력 데이터 처리를 위해 기록된다면, 다른 프로세서 장치들은 또한 사용될 수 있다.

아날로그 I/O 서브 시스템(subsystem)(620)은 노(120)에 공급하는 전력 공급 회로에서 측정된 노(120)의 현 상태를 나타내는 아날로그 신호를 수신한다. 예를 들어, 아날로그 I/O 서브 시스템(620)은 전위 변압기(650)의 1 차 회로의 각 도체상에서 그리고 전위 변압기(654)의 2 차 회로의 각 도체로부터의 순간 전압 측정을 수신한다. 아날로그 I/O 서브 시스템(620)은 전류 변압기 (214,216,218)의 1 차 회로의 각 도체 및 전류 변압기(652) 의 2 차 회로의 각 도체로부터 순간 전류 측정을 수신한다. 게다가, 아날로그 I/O 서브 시스템(620)은 경험에 근거한 설정치 최적화기(128) (제1도)로부터 노 동장 설정치를 나타내는 아날로그 신호(146)를 수신한다. 전압 분할기와 전압 리미터(limiters)와 같은 알맞은 입력 조건망(도시 안된)은 아날로그 I/O 서브 시스템(620)에 입력하는데 알맞은 레벨로 상기 신호를 조정하기 위해서 공급된다.

아날로그 I/O 서브 시스템(620)은 전극 위치 메커니즘(122)을 제어하는 출력 신호(134)를 제공한다. 본 발명의 조절기(100)가 종래 기술의 노 조절기(130)를 대신하여 사용되는 분야에서, 위치 제어 신호는 기존의 조절기에 의해 제공되는 신호들과 그 특성면에서 비슷하다. 예를 들어 위치 제어 신호(134)는 +1 -15V 의 최대 전압 스윙(swing)을 갖고 있으며 한 개의 끝부분(single-ended)을 갖는 아날로그 신호일 수 있다. 위치 제어 신호는 위치 메커니즘(122)에서 모터 또는 다른 변환기를 구동시키는데 알맞은 레벨로 증폭기(132) (제1도)에 의해 변환된다. 예를 들어, 위치 메커니즘에 제공된 증폭된 구동 신호(136) (제1도)는 +1 -15V 의 최대 전압 스윙 동안에 10A를 공급한다.

아날로그 I/O 서브 시스템(620)은 컴퓨터(610)에서 사용된 데이터 버스 (630)와 양립하는 상업적으로 유용한 아날로그 I/O 채널 설비로 구성된다. 본 발명의 조절기(100)의 실제예에서는, 아날로그 I/O 서브 시스템(620)은 16개의 12 비트 아날로그 입력 채널과, 4개의 12 비트 아날로그 출력 채널을 제공한다. 아날로그 입력 채널은 메사추세스, 피바디의 애나로직사에 의해 상업적으로 유용한 모델 H-DAS-12 아날로그 입력 보드에 의해 제공된다. 아날로그 출력 채널은 오하이오 클리브랜드의 테크마(Techmar) 사에 의해 상업적으로 유용한 모델 DADIO 아날로그 출력 보드에 의해 제공된다. 또한 충분한 정확성과 성능을 제공하는 다른 알맞은 아날로그 I/O 장치가 사용될 수 있다.

특히, AC 파형의 파라미터를 정확하게 측정하기 위해서, 각 채널의 초당 최소한 4000 샘플을 모을 수 있는 아날로그 입력 장치가 아마도 필요하게 된다. 절대 최소 샘플링 속도 이하에서 본 발명은 작동하지 않을 것이며, 결정되지 않는다. 그러나, 본 발명의 실예를 사용해서 시행된 테스트에서, 초당 2,000 샘플 이하의 샘플링 속도는 충분한 에러를 유발시키므로, 본 발명의 성능에 실제로 영향을 미친다. 한편 초당 4000 샘플의 샘플링 속도는 허용 가능한 결과를 발생되고, 초당 5,000 샘플의 샘플링 속도는 정확성의 개선을 가져온다. 초당 400,000 샘플에 달하는 더 높은 샘플링 속도는 테스트되나 초당 50,000 샘플에서 얻어진 것 이상의 높은 기능 개선을 나타내지 않는다.

신경 회로망을 시뮤레이트 하는 적합한 소프트 웨어는 컴퓨터(610) 수행에 제공된다. 조절기(100)를 수행시키는데 알맞은 상업적인 소프트 웨어 제품은 펜실베니아, 피츠버그의 뉴럴 웨어(Neuralwere)로부터 유용한 뉴럴워크(Neuralworks) 프로페셔널 11 플러스이다. 결과적인 신경 회로망이 종래의 2 진 논리 연산에 제한되지 않는 사실에도 불구하고, 상기 제품은 사용자로 하여금 편리한 형태로 신경 회로망을 한정시키고, 망의 다이어그램을 인간이 판독가능한 형태로 준비하고, 다른 기능을 통해, 편리한 디지털 컴퓨터에서 수행 가능한 소프트 웨어에서 시뮤레이트된 신경 회로망의 개선을 제공한다. 게다가, 펜실 베니아, 피츠버그의 뉴럴웨어로 부터의 디자이너 팩으로 불리우는 소프트웨어 제품은 망의 한정을 C 프로그래밍 언어의 소스 프로그램으로 바꿀 수 있다. 소스 프로그램의 C 버전은 다른 프로그램으로 집적되고, 필요에 따라 수정되고, 알맞은 목표 컴퓨터에서 수행되는 프로그램을 만들기 위해 컴파일된다. 본 발명의 조절기(100)를 동작시키기 위해서, 신경 회로망 시뮤페이션 프로그램은 아날로그 I/O 서브 시스템(620)과 보조 컴퓨터(642) 동작을 관리하는 다른 알맞은 프로그램으로 집적된다. 본 발명의 동작에 필요로 하는 신경 회로망 시뮤레이션 프로그램에 대한 수정은 명세서의 끝과 클레임 전과 소스 코드 로 불리우는 부분에서 설명된다.

이미 논의했듯이, 조절기(100)는 노 에뮬레이터 신경 회로망 FENN(480)과 조절기 신경 회로망 RNN(450)을 포함한다. 용어 신경 회로망은 생물학적인 신경 시스템들 중 하나 이상의 시스템을 모델시키는 처리 소자를 사용하는 정보 처리 시스템을 일반적으로 설명한다. 여기서 사용된 신경 회로망 형태는 완전 연결되고, 피드(feed) 방향으로 되고, 상기 인용된 참고물에서 설명된 종류의 인공적인 뉴런(neurons)으로 구성된 다중망이다. 이러한 망은 여기서 간단하게 설명되나, 더욱 완전한 설명을 바라는 독자는 상기 참고물을 참고하면 된다.

제11도는 본 명세서에 설명되고 제12 내지 14도에 도시된 인공의 신경 회로망을 구성하기 위해 사용된 형태의 전형적이고 개별적인 뉴런(700)의 도면이다. (제12 내지 14도는 후에 설명되는 동작 및 학습 구성에서 FENN 및 RNN 의 내부 구조의 다이어그램이다. ) 뉴런(700)은 다수의 입력선 (722, 726, 730 및 734) , 다수의 입력 가중치(724, 728, 732 및 736). 입력선 중 각각 하나와 연관된 각각의 가중치. 바이어스 입력 (710), 바이어스 가중치(712), 합산기(714), 합산기 (714) 출력을 수신하는 임계치 오퍼레이터(716), 및 뉴런(700)의 현상태를 나타내는 임계치 오퍼레이터로부터 나온 출력선(718)을 구비한다. 오직 네 개의 입력선과 연관된 가중치가 제11도에 도시되었지만, 모델 뉴런(700)은 모델 뉴런이 수행되는 특정한 기술에 따라 임의의 개수의 입력선을 수신한다. 그러나, 편의상, 외부로부터 입력을 수신하는 뉴런은 단일의 입력선과 연관된 가중치를 갖는다. 각각의 입력선 (722, 726, 730 및 734)은 아날로그 신호를 이동시킨다. 각 입력선의 아날로그 신호는 그 각각의 가중치(724, 728, 732 및 736)에 의해 증배되고 최종 신호는 합산기(714)에 제공된다.

종래는 일정값 1을 갖는 바이어스 입력(710)은 망의 각 뉴런에 공급된다. 바이어스 가중치(712)는 합산기(714)에 일정한 오프 세트(offset)를 제공하기 위해 조절가능하다. 합산기(714)는 가중된 입력 신호값에 산술적이 부가를 수행하고 임계치 오퍼레이터에 그 신호를 공급한다.

임계치 오퍼레이터(716)는 알맞은 전달 함수를 합산기(714)로부터 출력된 결과에 공급하고 입력선(718)에서 그 출력을 나타낸다. 임계치 오퍼레이터 전달 함수는 S 자형 함수 또는 0에 대한 단계 응답을 갖는 다른 알맞은 함수이거나, 어떤 망에서 그것은 생략된다.

모델 뉴런(710)의 컴퓨터 시큐레이션에서, 가중치, 각 입력 상태, 및 출력 상태는 수치 (예를 들어, 프로팅(floating)- 포인트 포맷에서)로 표현되고, 각 메모리 위치에 기억된다. 뉴런 동작을 시뮤레이트 하기 위해, 각 입력값은 각 가중치로 증배되고, 그 결과는 임계 함수에 독립변수(argument)로서 부가되고, 공급된다. 그 결과는 뉴런 출력에 할당된 메모리 위치에 기억된다. 상기 처리는 시뮤레이션이 모든 망에 대해 수행될 때 까지 망의 뉴런에 대해 반복적으로 수행된다. 상기 처리는 실시간 형태로 뉴런 시뮤레이션에 대한 수정값을 유지하기 위해서 필요에 따라 자주 빠르게 반복된다.

신경 회로망을 구성하는 다수의 뉴런의 가중치(724, 728, 732, 730)는 후방 전달 처리를 통해 에러를 최소화 하기 위해 자동적으로 조절되는 것처럼 제4도의 설명에서 언급된 내부 파라미터이다. 상기 가중치의 자동 조절은 그들에게 대표적인 기준 신호와 그들의 특성을 그 작동을 적용시키는 것을 허여하는 신경 회로망 특성인데, 결과적으로 주어진 입력 패턴의 반복된 표시로부터의 바람직한 출력 응답과 정정 또는 기준 응답을 제공하는 것을 알게 된다.

다수의 적용 알고리즘은 알려져 있으며, 본 발명의 조절기(100)에 사용되기 에 알맞다. 상기 인용된 특허에 게재되어 있으며, 루멜하트 등에 의해 개발된 후방 전달 알고리즘은, 다층의 뉴런을 갖는 컴퓨터로 시뮤레이트 된 신경 회로망을 통해 분배된 뉴런의 가중치에 에러를 최소화하는 조절을 적용시키는 하나의 특정한 방법이다. 많은 노력을 통해 개선된 알고리즘은 더욱 빠르게 배울 수 있고, 적은 계산을 요구하는 알고리즘을 개발시키기 위해 사용되었다. 확장된 델타-바(bar)-델타 알고리즘은 본 발명의 실시예에서 테스트 되고 양호한 결과를 가져오는 후방 전달 방법의 가속된 형태이다. 그것은 본 발명의 시뮤레이트 된 신경 회로망에서 사용될 수 있는 유용한 알고리즘이다.

조절기(100)의 상기 설명은, 대표적인 실시예를 일반적인 목적용 디지털 컴퓨터에 대한 신경 회로망 시뮤레이션으로 언급하고 있지만, 다른 것은 제조 모델에 알맞다. 인공의 신경 회로망의 실시예에 대해 특히 적용되는 현재 아날로그 및 /또는 디지털 전자 하드 웨어 소자가 유용하다. 그리고 비교할 만한 컴퓨터로 시뮤레이트된 망보다 실제로 낮은 원가에서 고성능망의 제품을 만들어 낼 수 있게 한다. 본 발명의 양호한 제품에는 하드웨어로 이행된 신경 회로망을 구비하나, 데이터 획득, 제어 및 사용자 인터페이스 기능용 일반적인 목적의 컴퓨터와 집적될 것이다. 하드웨어로 구성된 신경 회로망은 적은 형태의 인자와 저전력 요구 사항을 갖는 반도체 집적 회로의 형태에서 실현된다. 집적 회로용 하나의 공지된 소스는 캘리포니아, 샌디에고의 뉴럴 반도체사이다.

제5도는 본 발명의 조절기(100)의 상세한 블록 다이어그램이다. 점선으로 둘러싸인 다이어그램 부분은 조절기(100)와 동일하다. 노(120)의 현동작 상태에 관한 정보는 리드(148)를 따라 데이터 획득 시스템(410)에 공급된다. 상기 도면의 리드(148)와 다른 비슷한 리드가 단일선으로 나타나지만, 그들은 노 전력 공급 회로로부터 모아진 아날로그 신호 그룹을 이동시키고 노 동작 조건에 관한 다른 데이터를 나타내는 신호를 포함하는 케이블을 실제로 나타낸다. 리드(148)는 전류와 전위 변압기(650, 214, 216, 218, 652 및 654) (제6도)로부터 얻어지듯이 1 및 2차 전력 분배 회로의 각 도제의 최소한의 순간 전압 및 전류 측정을 포함한다.

데이터 획득 시스템(410)은 아날로그 I/O 서브 시스템(620)(제6도)의 소자를 포함하는 컴퓨터(610) (제6도) 내의 리소스의 논리 그룹평과 MS-DOS (도시 안된)와 같은 알맞은 종래의 동작 시스템을 나타낸다. 데이터 획득 시스템은 리드(148)에 나타난 각각의 아날로그 신호를 12 비트 디지털 값으로 변환한다. 데이터 획득 시스템은 아날로그 I/O 서브 시스템(620)에 관해 이미 논의했듯이 초당 4000 내지 50,000 샘플인 기선정된 샘플링 속도에서 동작한다. 아날로그 노 상태 정보를 디지털 형태로 변환시킬 뿐만 아니라, 데이터 획득 시스템(410)은 FENN(480) 및 RNN(450)에 사용된느 부가적인 노 상태 파라미터를 상기 정보로부터 계산한다.

데이터 획득 시스템(410)은 리드(412)에 노 상태 백터로서 그 출력을 나타낸다. 노 상태 벡터(412)는 16개의 개별적인 신호 그룹 또는 버스로써 도면에 나타난다. 왜냐하면 조절기의 양호한 실시예는 컴퓨터 시뮤레이션에 의해 수행되고, 상태 벡터는 상기 순간적인 신호값을 나타내는 수량을 포함하는 16개의 컴퓨터 메모리 위치 그룹이다. 조절기(100)는 아날로그 하드웨어를 사용해서 수행된다면, 노 상태 벡터 (412)는 16개의 아날로그 신호 그룹이다.

제5도에 나타나는 다수의 신호는 노 상태 벡터(예를 들어, S3, S2, S1, SP, S3)로써 언급될 것이고, 각각의 상기 벡터는 노 동작 파라미터에 대한 정보의 일반적인 수집을 포함한다. 노 상태 벡터는 노(120)로부터 측정된 실제적인 파라미터를 나타내거나, 그것은 예측되거나 바람직한 값을 나타낸다. 제7도는 노 상태 벡터의 합성을 도시한다. 2 차 전압(810, 812, 814)은 각각의 위상 도제로부터 하스(hearth)의 일반적인 위치까지에 측정된 순간 값이다. 2 차 전류(816, 818, 820)는 각 위상 도체를 통해 측정된 순간값이다.

1 차 전력 인자(822, 824, 826)는 종래의 방법대로, 볼트-암페어 단위로 전력을 분할함으로써 각 위상에 대해 계산된다. 상기 목적용 2 차 회로의 전력 인자를 사용하는 종래의 기술과는 달리, 1 차 회로의 전력 인자는 개선된 조절기 성능을 얻기 위해 아주 귀중한 파라미터이다. 2 차 전력 인자와 비교할 때, 1차 전력 인자는 실제로 낮은 전류에서 앉적으로 된다. 제3도를 보십시오. 그것은 조절기가 그 낮은 전류에서 정확성을 가지고, 노를 동작하도록 한다. 그러므로 더 높은 전력 인자가 얻어지고, 더 큰 에너지 효율을 얻을 수 있다.

종래 기술의 노 조절기의 설계자는 조정 파라미터로써 1차 전력 인자를 사용하지 않았다. 1차 전력 인자는 얻기 힘든 파라미터이다. 왜냐하면 그 계산은 2 차 위상 대 중립 전압과 동일한 1 차측 결정을 요구하기 때문이다. 상기 전압은 직접적으로 측정하기 어려운데, 왜냐하면 대부분의 아아크 노 전력 공급 회로는 델타 구성으로 연결되고, 중립 도체는 유용하지 않다. Y 자형으로 연결된 전력 공급 회로에서 조차도, 중립 도체는 존재하고, 매우 드물게 발생하는 현상, 즉 각 위상의 전류가 동일하지 않을 때까지, 위상 대 중립 전압 측정은, 델타로 연결된 동등한 위상 대 중립 전압의 매우 부정확한 근사치이다.

본 발명에 따르면 1차측 상 대 중성점 (phase-to-neutral) 전압은 각 쌍의 상에 대한 1 차측 순시 상 (instantaneous primary phase) 대 상 전압을 고속으로 샘플링하고, 각 상에 대한 이론적인 상 대 중성점 전압을 계산함으로써 얻어진다.

Van = ( Vab - Vca )/ sqrt(3)

Vbn = ( Vab - Vcc )/ sqrt(3)

Vcn = ( Vbc - Vca )/ sqrt(3)

여기서, Van, Vbn 및 Vcn 은 상 A,B 및 C 각각의 상-대-중성점 전압이고, Vab, Vbc 및 Vca 는 상 A 대 상 B 전압, 상 B 대 상 C 전압 및 상 C 대 상 A 전압이다. 비교적 높은 속도로 전압 데이터를 샘플링하고 상기 계산을 수행할 필요가 있기 때문에, 아아크는 조절기 응용에서 이 방법을 사용하여 1 차측 상-대-중성점 전압을 얻는 것은 경제적으로 최근에 와서야 가능하다.

페르손 앙크 안정도 인자 (Persson arc stability factor) (828, 830, 832)는 노 조절기(furnace regulater) 기술 분야의 기존 방법으로 각 단계에 대해 산출된다. 2 차 KW 비 인자(ratio factor) (834, 836, 838) 는 제9도에 도시된 바와 같이 각 단계 별로 산출되며 이하에서 설명한다. Time Into heat는 가열이 진행됨에 따라 선형적으로 변하는 값이며 네트워크가 제조 공정의 현 단계에 따라서 그 응답을 변화시킬 수 있도록 주어진다.

제9도는 노 상태 벡터(furnace state vector)의 일부로 주어지는 2차 KW 비 인자 (834, 836, 838)의 산출을 보여주는 일련의 세 개의 그래프이다. 그래프(850)에서는 한 2 차측 도체의 전압(856) 및 전류(858) 가 시간에 대해 그려져 있다. 전류 파형(858)은 2 차 회로가 주로 도출성 리액턴스(inductive reactance)를 포함하기 때문에 전압 파형(856)보다 앞선다 (lead). 이 두 파형은 이 리액턴스값에서의 지터(jitter) 때문에 상당히 왜곡되어 있다. 그래프(852)에서는 전류(858)와 전압(856)의 순간 곱 (instantaneous product)으로서 계산되는 순간 전력(860)이 시간에 대해 그려져 있다. 제 1 값(Pa)는 이 파형의 한 주기 동안 순간 전력 파형(860)에 의해 포함된 영역(862,864)을 적분하여 계산된다. 제 2 값(866)은 이 파형의 진폭을 측정하여 결정된다.

그래프(854)에서는, 그래프(852)와 동일 진폭 및 주기(866)를 갖는 실제의 정현파형(868)이 시간에 대해 그려져 있다. 제 3 값(Pt)은 한 주기 동안 전력 파형(868)에 의해 포함된 영역(870)을 적분하여 계산한다. 상기 KW 비 인자는 Pt를 pa로 나누어서 계산된 것이다.

조절기(100)는 연속하여 그 출력을 변화시키지 않고 그 대신에 주기마다 동작하여 소정의 시간 간격이 지날 때마다 새로운 출력값을 내놓는다. 이 소정의 시간 간격을 타임 슬라이스(time slice)라 하며 100 내지 250 ms의 범위에 있다. 선극 배치 메카니즘(122)의 전자 기계적 구성 인자 (electro- mechanical component) 로 인해 약 100 ms의 응답 지연이 발생한다. 따라서 약 100 ms 보다 더 짧은 타임 슬라이스 기간은 배치 장치가 조절기의 명령을 실행하는데 충분히 빠른 응답을 낼 수 없기 때문에 조절을 개선하지 못한다. 250 ms 보다 더 긴 타임 슬라이스 기간은 조절기 응답이 너무 느려져 노(120)의 동작을 효과적으로 제어하지 못한다.

데이터 획득 장치(data acquisition system) (410)에 의해 산출된 노 상태(412)는 버퍼(414)에 저장되어 현재의 노 상태(S3)로서, 리드(416)에서 다른 조절기 구성 인자에 이용된다. 새로운 노 상태 벡터(S3)가 리드(416)에서 이용 가능할 때마다 이전의 노 상태는 리드(418)를 거쳐 버퍼(420)에 제공되어 리드(422)상에 백터(S2)로서 이용된다. 마찬가지로 버퍼(420)내의 구값 (old value)은 리드(424)를 거쳐 버퍼(426)에 전달되어 리드(428)에서 벡터(S1)로서 이용된다. 따라서, 어느 특정 시간에 리드(416)의 S3 는 현재의 타임 슬라이스(t) 동안 획득된 노 상태를 나타내며, 리드(422)의 S2 는 이전의 타임 슬라이스(t-1)부터의 노 상태를 나타내고 리드(428)의 S1은 두 번째 이전의 타임 슬라이스(t-2) 부터의 노 상태를 나타낸다. 상기 설명은 저장 수단 및 단지 두 개의 이전 노 상태 값만을 언급하고 있지만, 추가의 이전 값의 사용 및 저장이 조절기(100)의 성능을 향상시킬 수 있다.

규칙에 따른(rule-based) 설정치 최적화기(set-point optimizer) (128) 로부터의 노 동작 설정치는 리드(146)를 거쳐 조절기(100)에 공급된다. 종래에는 최적화기(128)에 의해 제공된 동작 설정치는 각 전극 회로 (즉, phase amps)에 대해 목표 전류값으로서 종래 기술의 조절기(130)에 공급된다. 프리 프로세서(preprocssor) (430)는 특정의 노(120)의 동작 및 전력 분배 회로(power distribution circuit)의 특성에 관한 기존의 정보를 사용하여 이들 파라메타로부터 노 상태 벡터의 각 나머지 파라메타에 대한 적절한 설정치를 계산하는 종래의 장치이다. 그러나 설정치 최적화기(128)는 원한다면 동작 설정치의 더욱 완전한 내용을 제공함으로써, 프리프로세서(430)에 의한 계산 과정을 생략할 수 있다.

데이터 획득 장치(410)와 같이, 설정치 프리프로세서(430)는 아날로그 I/O 서브 시스템(620) (제6도)의 구성 인자 및 적당한 운영 소프트 웨어(도시 안됨)를 포함하는 컴퓨터(610) (제6도)내의 자원을 논리적인 그루핑(grouping)을 나타낸다. 이 프리프로세서는 리드(146) 상에 나타난 각 설정치 신호를 12 비트 디지털 값으로 변환하고, 이 값을 사용하여 2 외의 적당한 설정치를 계산한다.

일단의 현재의 노 설정치(S3 SP)는 리드(432)에서 다른 조절기 구성 인자에 이용 가능하다. 본 발명의 조절기(100)의 실제의 실시예를 테스트 하는데 있어서, 타당한 조절기 성능은 2차 phase- to- hearth 전압, 2차 전류 및 1차 전력 인자로 구성된 일단의 이용 가능한 설정치 파라메타를 사용하여 얻어졌다. 여러 다른 파라메타는 이들이 설정치로서 유용한지 여부를 결정짓기 위해 테스트 되지만 이들을 포함시키는 것은 동일하거나 더 나쁜 조절기 성능을 나타낼 수 있다. 2차 KW 비 인자, 1차 phase- to- hearth 전압, 1차 phase 전류, 2차 전력 인자, 정규화된 2차 정현파 전류, 정규화된 1차 정현파 전류, 1차 KW 비 인자, 및 음향 마이크로 폰에 의해 생성된 오디오 신호등이 여기에 포함된다. 그러나, 테스트를 더 해보면 이용 가능한 설정치를 더 많이 조합해 봄으로써, 궁극적으로 최적의 조절기 성능을 발휘하게 되고 이 조합이 모든 가능한 설정치를 포함할 수 있다고 기대된다. 일반적으로 신경회로망 (450,480)은 특정 파라메타가 노를 조절하는데 유용한 정보를 제공하는지 여부를 나타내준다. 그 이유는 이와 같은 유용한 파라메타와 관련된 가중치가 훈련동안 높은 값으로 올라가기 때문이다. 회로망이 입력 파라메타의 사용과 개선된 조절기 성능 사이의 상호 관계를 발견할 수 없는 경우에는, 적용 알고리즘 (adaptation algorithm)은 그 파라메타와 관련된 가중치를 제로로 가져가 이를 무시하도록 한다.

조절기 신경 회로망(450)은 리드(422)의 이전의 노 상태 백터 S2와 리드 (428)의 두 번째 이전의 노 상태 벡터 S1, 리드(432)의 현재의 최적화된 노 설정치(S3 SP) 및 리드(462)의 이전의 조절기 출력 상태 벡터(R2)와 리드(468) 의 두 번째 이전의 조절기 출력 상태 벡터(R1)를 수신하여, 리드(452)에 현재의 조절기 출력 벡터를 생성한다. 제5도에 나타나는 여러 가지 신호는 여기에서 조절기 출력 상태 벡터 (예를 들어, R3, R2, R1)를 가르킨다. 이들 각 벡터는 주어진 시간에 전극을 상승 또는 하강 시키기 위한 조절기의 명령어를 포함하고 있다. 제8도는 조절기 출력 상태 벡터(880)의 구성을 나타낸다. 전극 업/다운 신호(882, 884, 886)는 각 전극에 대해서 전극 배치 메카니즘(122)을 구동시키기 위해 사용되는 신호를 나타낸다.

RNN(450)에 의해 생성된 조절기 출력 벡터(452)는 상기 신호를 배치 메카니즘(122)의 변환기 (transducer)를 구동하기에 적당한 레벨로 변환시키기 위해 증폭기(132)에 제공된다. 또한 출력 벡터(452)는 버퍼(454)에 저장되어, 리드(134)상의 현재의 조절기 출력(R3)으로서 다른 조절기 구성 인자에 이용되게 된다. 리드(134)에서 조절기 출력 벡터(R3)가 이용될 때마다, 이전의 조절기 출력은 리드(458)를 거쳐 버퍼(460)에 제공되어, 리드(462)에서 벡터(R2)로서 이용된다. 마찬가지로 버퍼(460)의 옛날 값은 리드(464)를 거쳐 버퍼(466)로 전달되어 리드(468)에서 벡터(R1)로서 이용된다. 따라서 임의의 특정 시간에 리드(134)의 R3 는 현재의 타임 슬라이스(t)에 대한 조절기 출력을 나타내며, 리드(462)의 R2 는 이전의 타임 슬라이스(t-1)로부터 나온 조절기 출력을 나타내며 리드(468)의 R1 는 두 번째 이전의 타임 슬라이스(t-2)로부터 나온 조절기 출력을 나타낸다.

노 에뮬레이터 신경 회로망 (480)은 리드(422)의 이전의 노 상태 벡터(S2)와 리드(428)의 두 번째 이전의 노 상태 벡터(S1) 및 리드(134)의 현재의 조절기 출력 상태 벡터(R3)와 리드(462)이 이전의 조절기 출력 상태 벡터(R2)와 리드(468)의 두 번째 이전의 조절기 출력 상태(R1)를 수신하여, 리드(482) 상에 예측된 현재의 노 상태 벡터를 생성한다. 예기된 현재의 노 상태(482)는 버퍼(484)에 저장되어 리드(486)에서 벡터(S3-hat)로서 다른 조절기 구성 인자에 이용된다.

리드(486)의 현재의 예측된 노 상태 (S3-hat)는 비교기(488)에서 flm(416)의 현재의 실제 노 상태 (S3)와 비교되어 FENN(480)을 구성하는 뉴런(neuron)의 가중치를 조정하는데 사용되는 노 에뮬레이터 에러 벡터(490)를 생성한다. 리드(486)의 예측된 노 상태 (S3-hat)는 비교기 (492)에서 리드(432)의 현재의 최적화된 노설정치 (S3 SP)와 비교되어 RNN(450)을 구성하는 뉴런의 가중치를 조정하는데 사용되는 조절기 에러 벡터(494)를 생성한다. 위에서 설명한 바와 같이, 에러 벡터(490, 494)가 제4 및 5도에서 FENN(480) 및 RNN(450)의 분명한 입력으로 나타나 있지만, 이들 벡터로 나타내어진 정보는 실제로 확장된 델타-바-델타 알고리즘 (extended delta-bar-delta algorithm)을 사용하는 후방 전달 방법 (back-propagatron method)등과 같은 적당한 채택 알고리즘에 의해 이들 회로망을 구성하는 각 뉴런에 전달된다.

위에서 살펴본 바와 같이 조절기(100)는 주기적으로 동작하여 소정의 타임 슬라이스 기간이 경과할 때마다 새로운 출력 값을 내놓는다. 주어진 타임 슬라이스와 관련된 짧은 조정 구간 동안 조절기(100)는 이전의 타임 슬라이스 동안 수집한 실제의 입력 데이터를 신경 회로망(450)에 공급하고, 이 회로망은 일단의 수정된 출력값을 생성한다. 그리고 RNN(450) 및 FENN(480)은 이들의 내부 파라메타를 조정함으로써 학습된다.

제18도는 조정 구간동안 행해지는 상세한 동작을 도시한다. 조정 구간 동안 발생하는 사건 또는 mileposts가 도면의 좌측 열에 시간순으로 배열되어 있다. 310으로 표시된 굵은 선은 타임 슬라이스(T-1)를 나타낸다. 굵은선(340)은 그 다음 타임 슬라이스(T)를 나타낸다. 괄호(302)는 타임 슬라이스 T-1과 T 사이의 조정 구간의 범위를 정의한다. 괄호(304)는 타임 슬라이스 T와 T+1 (도시 안됨) 사이의 조정 구간의 범위를 정의한다. 도면은 축척 정보는 나타내지 않는다. 타임 슬라이스는 조정 구간보다 몇 배 길다.

제18도의 각 열은 제5도에 도시된 신호 리드의 이름이 붙여져 있다. (주의 : 도면에서 신호 리드로서 나타나 있는 것은 실제로는 신경 회로망의 컴퓨터 시뮤레이션에 의해 사용되는 메모리 장소에 저장된 데이터를 나타낸다) 제18도의 특정 행에서 특정 열에 있는 항목은 이 행과 관련된 사건 또는 milepost 의 결과로써 (이것이 생긴 특정 타임 슬라이스를 포함하는) 지시된 신호에 포함된 데이터를 가리킨다. 비어 있는 항목은 상기 신호가 상기 열에 있는 이전의 항목고 같은 데이터를 전달하는 것을 가리킨다. 대쉬를 포함하는 항목은 그 신호가 정의되지 않았음을 나타낸다. 버블(bubble) 및 화살표는 이하에 기술되어 있는 데이터 사이의 여러 가지 의존 관계를 나타낸다. 버블에 의해 원으로 감싸진 데이터는 관련 화살표가 가리키는 데이터를 준비하기 위해 필요하다. 사각형 박스는 감싸진 데이터가 신경 회로망 (450 또는 480)의 내부 파라메타를 학습 또는 조정하는데 사용된다.

행(row)(312)은 타임 슬라이스 T-1의 종료 즉시 조절기가 이용가능한 데이터를 나타낸다. 행(314)은 그 뒤 잠시 후에 이전의 타임 슬라이스 T-1 (S(T-1)로 언급됨)동안 획득한 노 상태 데이터가 신호 S3 에 이용가능하게 되고 그 다음 타임 슬롯 T (SP(T)로 언급됨)동안 동작 설정치는 신호 S3 SP 에 이용가능하게 된다. 관련 화살표로 표시된 버블로 감싸진 S(T-1)은 이 데이터의 이용 가능성이 나중에 FENN(480)(행 320)을 학습하는데 사용하기 위하여 필요하다는 것을 가리킨다. 마찬가지로, 버블로 감싸진 SP(T)는 데이터가 RNN(450) (행 326)에 대한 입력으로 요구된다는 것을 가리킨다. (버블로 감싸진 데이터에 의해 식별되는 의존성 관계는 자명하므로 나머지 관계들은 더 이상 설명하지 않는다.)

행 (316 및 318)에서 FENN(480)는 이전의 노 상태 및 조절기 출력을 사용하여 동작하며 신호 S3 - hat 에 대한 이전의 T-1 타임 슬라이스 동안 새로운 예측된 노 상태를 생성한다.

행(320)에서 RNN(450)은 SP(T-1)을 S-hat(T-1)과 비교하여 생성된 에러 측정값을 사용하여 조정된다. 위에서 설명한 바와 같이 RNN(450)의 내부 파라메타는 FENN의 동작중 에러의 결과로 RNN(450)의 파라메타를 변경시키는 것을 피하기 위하여 FENN(480)의 학습동안 고정값을 유지한다 (행 316, 318, 320).

행(312)로부터 S-hat(T-1)는 이미 신호 S3-hat에 이용가능했다는 것을 주목해야 한다. 본 발명의 양호한 실시예에서 사용된 신경 회로망 시뮤레이션 소프트 웨어의 구현 특성 때문에, 회로망의 내부 파라메타를 조정하는 후방 전달 방법을 시행하기 전에, 회로망에 연산 패스(operatronal pass)를 수행할 필요가 있다. S-hat(F-1) 이 이전의 작업 기간동안에 이미 산출되었지만, 새로이 획득한 노상태 데이터 S(T-1) (행 314)를 기초로 학습을 수행하기 위해서, 동일 입력 데이터로 다시한번 FENN(480)를 동작시킬 필요가 있다. 그 이유는 이 데이터가 S-hat(T-1)의 처음 계산이 수행될 때 아직도 이용할 수 없기 때문이다.

행(322 및 324)에서 각 노 상태 및 조절기 출력 버퍼(414, 420, 426, 454, 460, 466 : 제5도)내의 데이터는 각각 이전의 또는 이력 데이터를 보유하도록 할당된 그 다음 버퍼로 시프트 된다. 가장 오래된 이력 데이터를 보유하도록 할당된 버퍼(426, 456)에 있는 데이터는 버려진다. 현재의 노 상태 및 조절기 출력 값을 보유하도록 할당된 버퍼의 내용은 현재는 정의되지 않는다.

행(326 및 328)에서는 RNN(450)이 (이전의 노 상태와 조절기 출력과 함께) 행(314)에서 얻어진 새로운 노 상태 S(T-1)와 설정치 SP(T)를 사용하여 동작하여 다음의 타임 슬라이스(T) 동안 노를 제어하기 위해, 신호(R3)에 새로운 조절기 출력 벡터를 생성한다. 이 결과를 R(T)라 한다. 행(330 및 332) 에서는 FENN(480)이 (이전의 노 상태와 조절기 출력과 함께)새로운 조절기 출력 R(T)를 사용하여 동작하여 다가오는 타임 슬라이스(T) 동안 노 상태 벡터의 예기된 값을 생성한다. 이 결과를 S-hat(T)라 한다. S-hat(T)는 바로 전에 산출된 조절기 출력 R(T)의 노에 대한 영향을 고려한다는 것을 주목한다. 행(334)에서는 RNN(450)이 SP(T)를 S-hat(T)와 비교하여 생성된 에러 측정치를 사용하여 학습한다. 즉, 그의 내부 파라메타가 조정된다. FENN(480)의 내부 파라메타는 RNN(450)의 동작중에 에러의 결과로서 FENN(480)을 변동시키지 않도록 RNN(450)의 학습동안 (행 326, 328 ,330, 332, 334) 고정되어 있다.

행(336)은 조정 구간(302) 동안 수행된 동작의 결과로 조절기에 이용가능한 데이터를 가리킨다. 이들 데이터는 다음 타임 슬라이스(340)동안 계속 있게 된다. 그 다음 조정 구간(304) 동안 생긴 사건은 일단의 새 데이터가 타임 슬라이스(340)동안 노 동작의 결과로 이용가능하게 된다는 것을 제외하고는 조정 구간(302)동안 발생한 것과 실제로 동일하다.

제14도는 본 발명의 조절기(100)에서 사용하는 신경 회로망(450,480)의 내부 구조를 도시하는 다이어그램(780)을 포함하고 있다. 일단의 입력 뉴런 또는 입력 뉴런 중(layer)(740)이 다이어그램의 하부에 도시되어 있다. 이들 입력 뉴런은 측정된 노 동작 파라메타를 나타내는 외부, 실제 신호나 신경 회로망으로부터 버퍼되어 시간 지연된 이전의 출력 등 내부에서 도출된 신호를 수신한다. 이들 두 계층의 입력 신호는 입력 뉴런에 의해 동일하게 처리된다. 회로망은 집적, 동작 구조로 도시되어 있다. 두 회로망 (450 및 480)이 동일 다이어그램이 도시되어 있고 두 회로망에 공통인 입력은 한 번만 도시되어 있다. 회로망(450, 480)의 입력으로서 제5도에 도시된 각 입력 신호는 입력층(740)으로 향한다. 입력층 (740)은 도면 크기 제한으로 두 줄로 나타나 있지만 도시된 모든 입력 소자는 동일층을 가지고 있다.

20개의 뉴런 중 내재된 층(742)은 RNN(450)에 제공된다. 내재된 뉴런(hidden neuron)은 직접 외부 신호는 수신하지 않고 직접 외부 출력을 내지도 않는다. 이와 같은 내재된 뉴런은 처리 기능을 수행한다. 3 개의 출력 뉴런의 출력층(744)은 조절기 출력 상태(452) (제5도)를 구성하는 3 개의 신호를 생성한다. 20개의 뉴런으로 된 다른 내재된 층 (768)은 FENN(480)에 제공된다. 16 개의 출력 뉴런으로 된 출력 층(772)은 예기된 노 상태(482) (제5도)를 구성하는 16개의 신호를 생성한다.

내재된 층(742,768)은 각각 20개의 뉴런을 가지는 것으로 설명되어 있지만, 망의 성능에서 벗어나지 않는다면, 이러한 뉴런의 수가 약간 차이가 나도 괜찮다. 그러나, 너무 적은 뉴런은 회로망은 조절기(100)가 필요로 하는 기능을 수행하지 못하게 될 수도 있다. 너무 많은 내재된 층 뉴런을 갖는 회로망은 너무 많은 입력 및 응답 쌍을 기억해야 하므로, 일반적인 행동 규칙을 학습할 수 없다. 또한, 과도한 수의 내재된 층 뉴런은 신경 회로망의 디지털 컴퓨터 소프트웨어 시뮤레이션을 이용하여 구현될 때 더 많은 계산을 요하게 된다.

조절기(100)를 구현하는데 사용되는 회로망(450,480)은 완전히 연결되었다 (fully connected)고 표현된다. 즉, 특정층의 각 뉴런에 대해서 그 출력 층에 가까운 그 다음 층의 뉴런예의 연결이 있다. 많은 수의 상호 접속을 도면에 그려, 복잡하지 않도록 하기 위해서 단지 각 층에 있는 한 개의 뉴런으로부터 외부로 연결된 접속부분이 실제로 도시되었다. 이와 같이, 입력 뉴런(786)의 출력으로부터 (788) RNN 내재된 층(742)의 각 뉴런간의 접속 상태가 도시되어 있다. 또한, 입력 뉴런(786)의 각 출력으로부터 FENN 내재된 층(768)의 각 뉴런 사이의 연결(792)이 도시되어 있다. 도시되어 있지는 않지만 유사한 연결이 입력 층(740)의 모든 나머지 뉴런으로부터 내재된 층(742,768)의 각 뉴런으로 또한 제공되어 있다.

RNN 내재된 층(742)의 뉴런(790) (및 그 층의 다른 모든 멤버)로부터 RNN 출력층(744)의 각 뉴런들을 접속하는 연결(796)이 제공되어 있다. RNN 출력층(744)의 뉴런이 FENN(480)의 입력으로 여겨질 수 있기 때문에, 연결(774)은 또한 RNN 출력 층(744)의 뉴런(772) (및 그 층의 다른 모든 멤버)로부터 FENN 내재된 층 (768)의 뉴런들로 제공되어 있다. 연결(776)은 FENN 내재된 층(768)의 뉴런 (794) (및 그 층의 다른 모든 멤버)으로부터 FENN 출력층(772)의 각 뉴런으로 제공되어 있다.

본 발명의 조절기(100)가 제어하는 전기 아아크 노는 크고, 비싸고 위험하기 때문에, 제어기(100)가 노(120)를 제어하기 위해 장착될 때에는 처음 몇 초 동안이라도, 그 동작은 거의 정확해야 할 필요가 있다. 설계자가 동작 신경 회로망에서 각 특정 뉴런이 가지는 처리 기능을 예측하는 것은 보통 어렵다. 게다가 신경 회로망 (450,480)의 동작을 제어하는 가중치가, 보통 적응 알고리즘의 동작중에 에러의 최소화를 통하여 할당된다. 그러므로 상당한 크기의 회로망에 대해서는 설계자가 그 초기값이 거의 정확하도록, 미리 어느 초기값을 회로망에 각 가중치에 할당할 것인가를 결정하는 것은 거의 불가능하다.

따라서, 조절기(100)가 노(120)를 조절하기 위해 동작 구성에 장착되기 전에, 신경 회로망(450,480)이 제대로 동작하는 것을 학습하기 위해서, 먼제 제 12,13 15 및 16도에 도시된 수정된 형태로 정착되어야 한다. 살펴보면, 노(120)는 종래의 조절기(130)의 제어하에서 정상적으로 동작된다. RNN(450)이 종래 기술의 조절기(130)와 병렬로 연결되어 동작되므로 (비록 RNN(450) 출력은 노를 제어하도록 연결되어 있지는 않지만) RNN(450)은 종래의 조절기(130)를 에뮬레이트 할 수 있게 된다. 이 학습 모드에서 RNN(450)를 학습시키기 위해 적응 알고리즘에 의해 사용되는 에러값은, RNN(450)의 출력을 종래의 조절기(130)의 출력에 비교함으로써 도출된다. FENN(480)은 노(120)의 동작을 에뮬레이트 하는 것을 학습하기 위해서 비슷하게 연결되어 있다.

신경 회로망(450,480)이 컴퓨터 시뮤레이션에 의해 구현되는 경우, 학습 동안 병렬 동작을 위해 조절기(100)를 실제로 설치할 필요는 없다. 그 대신 적당한 컴퓨터가 제15도에 도시된 바와 같이 장치되어 종래의 조절기(130) 및 노(120)의 동작을 기록하도록 할 수 있다. 이 컴퓨터는 리드(548)에 의해 도시된 종래의 조절기(130)의 동작에 관한 데이터를 획득 및 기록 해야하는 것을 제외하고는 이전에 기술되고 제6도에 도시된 바와 같이 설치된다. 그 다음에 노(120) 및 종래의 조절기(130)에 들어가는 입력들로 구성된 저장된 기록들과 그에 응답하는 동작은 학습에 의해 시뮤레이트된 신경 회로망(450,480)에 제공된다. 일단 신경 회로망(450,480)의 동작이 실제의 노(120) 및 종래의 조절기(130)의 동작에 충분히 가까이 수렴하면 회로망은 동작 구성에 설치되기 위해 충분히 학습되었다 (trained)고 말하여 진다. 각 회로망의 행동이 뉴런의 가중치에 의해 완전히 정의되어 있기 때문에 일단 회로망이 학습되었으면 가중치는 저장된다. 그 다음에 조절기(100)가 노(120)를 제어하기 위해 그의 동작 구성을 설치될 때 가중치는 회로망에 다시 로드(load) 되어 이들이 기존의 양호한 방식으로 초기 동작을 한다.

조절기(1000의 학습 구성(500)은 제16도에 더욱 상세히 도시되어 있다. 제16도는 제5도와 유사하고 제5도는 더 상세하게 미리 설명하였기 때문에 제5도와 다른 제16도의 학습 구성(500)의 다른 점만이 설명된다.

종래의 조절기(130)의 동작에 관한 정보를 얻기 위하여, 조절기의 출력은 리드(518)상의 데이터 획득 장치(501)에 제공된다. 이 데이터 획득 장치(501)는 노동작 상태 정보를 수집하는데 사용된 데이터 획득 장치(401)와 기능이 같으며, 동일한 구성으로 구현될 수 있다. 데이터 획득 장치(501)는 리드(512)상에 조절기 출력시 벡터로서 그 출력을 낸다. 데이터 획득 장치(501)에 의해 생성된 조절기 상태(512)는 버퍼(514)에 저장되며 리드(516)상의 현재의 조절기 상태(123)와 같이 다른 조절기 구성 인자에 이용된다. 리드(516)상의 새로운 조절기 상태 벡터(R3)가 이용가능하게 될 때마다, 이전의 조절기 상태는 리드(518)를 거쳐 버퍼(520)에 주어지며, 리드(522)에서 벡터(R1)로서 이용된다. 마찬가지로 버퍼(520)의 옛날 값은 리드(524)를 거쳐 버퍼(526)로 전달되어 리드(528)에서 벡터(R1)로서 이용된다. 따라서 특정 시간에 리드(516) 상의 R3 는 현재의 타임 슬라이스(t) 동안 획득된 조절기 상태를 나타내며 리드(522)의 R2 는 이전의 타임 슬라이스 (t-1)로부터의 조절기 상태를 나타내며 리드(5-28)의 R1은 두 번째 이전의 타임 슬라이스(t-2)로부터의 조절기 상태를 나타낸다.

그 학습 모드에 있어서, RNN(450)는 리드(422)의 이전의 노 상태(S2)와 리드(428)의 두 번째 이전의 노 상태(S1) , 리드(432)의 현재의 설정치 (S3 SP), 및 리드(522)의 이전의 조절기 상태 벡터(R2) 및 리드(528) 이 두 번째 이전의 조절기 상태 벡터 (R1)를 수신한다. RNN(450)는 리드(552)에 예기된 현재의 조절기 상태 벡터를 생성한다. 예측된 현재의 조절기 상태(552)는 버퍼(554)에 저장되어 리드(586)상의 벡터(R3-hat)로서 다른 조절기 구성 인자에 이용된다.

학습 구성에서 RNN(450)을 동작시키는 목적은 RNN(450)이 종래의 조절기를 에뮬레이트할 수 있도록 하는 것이기 때문에, 이 모드에서 RNN(450)의 성능은 리드(556)의 RNN 출력 (R3-hat)을 리드(516)의 실제의 조절기 출력(R3)과 비교하여 측정된다. 이 비교는 비교기(492)에 의해 수행되어 RNN(450)를 구성하는 뉴런의 가중치를 조정하는데 사용되는 조절기 에러 벡터(594)를 생성하게 된다. FENN(480)은 RNN(450)이 생성한 상태 벡터 대신에, 실제의 신경 회로망(130)의 현재의, 이전의 및 두 번째 이전의 출력 상태 (리드 516, 522 및 528)를 수신하는 것을 제외하고는 제5도에 대해서 설명한 것과 동일하다. 비록 에러 벡터(490,594)가 제16도에서는 FENN(480) 및 RNN(450)에 대한 입력들로서 나타나 있지만, 이 벡터로 표시된 정보는 실제로는 적당한 적응 알고리즘, 예를 들면, 확장된 델타-바-델타 알고리즘 등의 후방 전달 알고리즘에 의해 이들 회로망을 구성하는 개개의 뉴런에 전달된다.

제12도는 학습 구성에 있어서 조절기 신경 회로망(450)의 내부 구조를 도시하는 다이어그램(784)을 포함하고 있다. 제13도는 학습 구성에 있어서 노 어뮬레이터 신경 회로망(480)의 내부 구조를 나타내는 다이어그램(782)이다. 회로망 (450,480)은 이 구성에서 서로 분리되어 도시되어 있다. 그 이유는 이 회로망의 어떤 출력도 다른 회로망의 입력으로 사용되지 않기 때문이다. 그러나 회로망이 동작 형태로 있을 때에는, 학습 형태로 있는 동안에, 가중치가 의미있도록 하기 위해서, 학습 형태의 회로망의 내부 구조는 동작 형태의 회로망과 동일해야 한다. 따라서, 제12도에 도시된 바와 같이 RNN(450)은 입력층(740), 20개의 뉴런을 포함하는 내재된 층(742) 및 출력 층(744)를 가지는데 이는 제14도에 도시된 것과 동일하다. 마찬가지로 제13도에 도시된 바와 같이 FENN 은 입력층(740), 20개의 뉴런을 포함하는 내재된 층(768) 및 출력층(772)를 가지는데 이는 제14도에 도시된 것과 등가이다.

제17도는 본 발명의 조절기(100)를 먼저 학습시키고 그다음에 동작시키는 양호한 실시예에서의 일련의 단계들을 나타내는 흐름도이다. 단계(910)에서 조절기는 제15도 및 제16도에 도시된 학습 구성에 연결된다. 단계(912)에서 종래의 조절기(130)의 제어하에서 동작하는 노(120)로부터의 실제 동작 데이터가 학습을 위해 수집된다. 단계(914)에서 RNN(450) 및 FENN(480)은 단계(912)에서 수집된 데이터를 사용하여 학습한다. 단계(912 및 914)는 병렬 동작으로 나타나 있는데 그 이유는 RNN(450) 및 FENN(480)의 학습은 데이터 수집, 즉 온-라인된 RNN(450) 및 FENN(480)과 병렬로 수행되기 때문이다. 대신에 동작 데이터는 먼저 수집되고 그 다음에 이 데이터는 나중에 학습을 위해 RNN(450) 및 FENN(480)에 주어진다. RNN(450) 및 FENN(480)이 노(120) 및 종래의 조절기(130)를 사용하여 일단 학습하였으면 본 발명의 조절기(100)는 초기 동작은 장애가 없이, 노(120)를 제어할 수 있다. 그 이유는 학습한 후에 조절기(100)는 적어도 종래의 조절기(130) 만큼 동작해야만 하기 때문이다. 이와 같이, 단계(916)에서 본 조절기(100)는 동작 형태에서 노(120)에 연결되어 있다. 단계(918)에서 실제 동작동안 RNN(450)은 FENN(480)의 가중치가 일정하게 유지되는 동안 조절기 에러를 최소화하기 위해 그 가중치를 조정함으로써 더 학습되어가 최적화 된다. 단계(920)에서 실제 동작동안 FENN(480)은 RNN(450)의 가중치가 일정하게 유지되는 동안 노 에뮬레이터 에러를 최소화하기 위해 그 가중치를 조정함으로써 더 학습되거나 최적화 된다. 단계(918 및 920)는 각각 조절기(100)의 실제 노 제어 동작을 통하여 수행된다.

본 발명의 상기 실시예는 본 발명이 실시되는 한 예에 불과하다. 다른 방법도 또한 가능하며 본 발명의 첨부된 특허 청구 범위의 범위내에 있다.

Claims

전극수단, 상기 전극 수단의 위치를 변화시키는 구동 수단, 하나 이상의 노 상태 측정치를 얻기 위한 수단, 상기 노의 동작을 최저기화하기 위하여, 상기 노 상태 측정치에 응답하여 하나 이상의 상태 측정 설정치를 설정하기 위한 수단, 및 상기 노 상태 측정치를 그 각각의 설치에 보다 더 근접시키고, 그에 따라 상기 구동 수단으로 하여금 상기 전극 수단을 움직이도록 하기 위해서, 상기 설정치 및 상기 노 상태 측정치에 응답하여, 전극 위치에 변화를 동적으로 계산하기 위한 선택된 제어 알고리즘을 사용하는 노 조절기 수단을 가지고 있는 형태의 전기 아아크로의 제어 시스템에 있어서, 상기 조절기 수단은, 상기 제어 알고리즘을 관리하는 가변 계수를 설정하는 수단과, 상기 노 상태 측정치 및 상기 설정치를 나타내는 입력을 상기 조절기 수단에 제공하는 수단을 구비하고 있으며, 상기 조절기 수단은 상기 노 상태 측정치를 나타내며, 상기 설정치 및 상기 가변 계수를 나타내는 상기 입력의 함수로서 조절기 출력을 계산하고, 상기 전극 수단의 위치를 제어하기 위해 상기 조절기 출력을 상기 구동 수단에 제공하도록 되어 있고, 또한, 상기 조절기 수단은, 조절기 에러 신호를 계산하기 위해 상기 설정치 및 상기 조절기 출력을 비교하는 수단 및, 상기 조절기 에러 신호에 응답하여 그에 다라 상기 가변 계수를 동적으로 수정하기 위한 수단을 구비하는 전기 아아크로의 개선된 제어 시스템.
전극 수단, 상기 전극 수단의 위치를 변화시키는 구동 수단, 하나 이상의 노 상태 측정치를 얻기 위한 수단, 상기 노의 동작을 최적화 하기 위하여 상기 노 상태 측정치에 응답하여 하나 이상의 상태 측정 설정치를 설정하기 위한 수단 및 상기 노 상태 측정치를 그 각각의 설정치에 보다 더 근접시키고 그에 따라 상기 구동 수단으로 하여금 상기 전극 수단을 움직이도록 하기 위해서, 상기 설정치 및 상기 노 상태 측정치에 응답하여, 전극 위치의 변화를 계산하기 위한 노 조절기 수단을 갖는 형태의 전기 아아크로의 제어 시스템에 있어서, 상기 조절기 수단은 노 조절기를 에뮬레이트 하기 위해서 적합화되어 있는 신경 회로망을 실현하기 위한 수단을 구비하며, 상기 조절기 에뮬레이터 신경 회로망 수단은 적어도 하나의 층과 적어도 하나의 입력 수단을 가지며, 상기 각 층은 적어도 하나의 신경 소자를 가지며, 상기 조절기 에뮬레이터 신경 회로망 수단은 또한 상기 각 신경 소자를, 상기 적어도 하나의 다른 신경 소자 또는 상기 적어도 하나의 입력 수단에 연결시키기 위해, 적어도 하나의 결합 수단을 가지며, 상기 각 결합수단은 제공된 결합 정도를 제어하는 조절기 에뮬레이터 가면 가중치를 가지며, 또한, 상기 조절기 수단은, 상기 노 상태 측정치 및 상기 설정치를 나타내는 입력을 상기 조절기 에뮬레이터 신경 회로상에 제공하는 수단을 구비하며, 상기 조절기 수단은 상기 노 상태 측정치를 나타내며, 상기 설정치 및 상기 가변 계수를 나타내는 상기 입력의 함수로서 조절기 출력을 계산하고, 상기 전극 수단의 위치를 제어하기 위해 상기 조절기 출력을 상기 구동 수단에 제공하도록 되어 있고, 또한 상기 조절기 수단은 조절기 에러 신호를 계산하기 위하여 상기 노 상태 측정치를 나타내는 상기 입력과 상기 설정치를 비교하는 수단 및, 상기 조절기 에러 신호에 응답하여 그에 따라 상기 조절기 에뮬레이터 가변 가중치 또는 가중치들을 동적으로 수정하기 위한 수단을 구비하고 있는 전기 아아크로의 개선된 제어 시스템.
제2항에 있어서, 상기 노 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 상기 조절기 출력 및 상기 조절기 에뮬레이터 가변 가중치 또는 가중치들을 다른 시간에서 얻어진 몇몇 상기 노 상태 측정치들의 함수로서 반복적으로 재 계산하도록 하는 클럭 수단을 더 구비하고 있는 전기 아아크로의 개선된 제어 시스템.
제3항에 있어서, 조절기 에러 신호를 계산하는 상기 수단은, 노의 동작을 에뮬레이트 하는 노 에뮬레이터 수단과, 상기 노 상태 측정치, 상기 설정치 및 상기 조절기 출력을 나타내는 입력을 상기 노 에뮬레이터 수단에 제공하는 수단을 구비하고 있으며, 상기 노 에뮬레이터 수단은, 일단의 시뮤레이트된 노 상태 값을 상기 노 상태 측정치 및 상기 조절기 출력을 나타내는 상기 입력의 함수로서 계산하도록 되어 있고, 또한 상기 조절기 에러 신호 계산 수단은, 상기 조절기 에러 신호를 계산하기 위해 상기 노 상태 측정치와 상기 설정치를 비교하는 수단을 구비하고 있는 , 전기 아아크로의 개선된 제어 시스템.
제4항에 있어서, 상기 노 에뮬레이터 수단은 노를 에뮬레이트 하기 위해 적합화된 신경 회로망을 실현하기 위한 수단을 포함하며, 상기 신경 회로망은 적어도 하나의 층과 적어도 하나의 입력 수단을 가지며, 상기 각 층은 적어도 하나의 신경 소자를 가지며, 상기 신경 회로망 수단은 또한 상기 각 신경 소자를 상기 적어도 하나의 다른 신경 소자 또는 상기 적어도 하나의 입력 수단에 연결시키기 위한 적어도 하나의 결합 소자를 가지며, 상기 각 결합수단은 그에 의해 제공된 결합의 정도를 제어하는 노 에뮬레이터 가변 가중치를 가지고 있으며, 또한, 노 에뮬레이터 에러 신호를 계산하기 위해 상기 노 상태 측정치 와 상기 시뮤레이트 된 노 상태값을 비교하는 수단 및, 상기 노 에뮬레이터 에러 신호에 응답하여 그에 따라 상기 노 에뮬레이터 가변 가중치 또는 가중치들을 동적으로 수정하기 위한 수단을 구비하고 있는 전기 아아크로의 개선된 제어 시스템.
제5항에 있어서, 상기 노 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 몇몇 상기 노 상태 측정치의 함수로서 상기 시뮤레이트된 노 상태값 및 상기 노 에뮬레이터 가변 가중치 또는 가중치들을 반복적으로 재계산하도록 하는 클럭 수단을 추가로 구비하고 있는 전기 아아크로의 개선된 제어 시스템.
제5항에 있어서, 상기 노 상태 측정치를 반복적으로 얻고 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 몇몇 상기 노 상태 측정치의 함수로서 상기 조절기 출력 및 상기 시뮤레이트된 노 상태 값을 반복적으로 재계산하도록 함으로써, 상기 조절기 출력 및 상기 시뮤레이트 된 노 상태의 재계산된 값을 생성하는 클럭 수단과, 상기 클럭 수단에 응답하여 상기 조절기 에뮬레이터 가변 가중치 또는 가중치들 및 상기 노 에뮬레이터 가변 가중치 또는 가중치 들을 서로 배타적인 시간 구간에서 상기 재계산된 값들의 함수로서 수정하고, 상기 다른 회로망의 상기 가변 가중치 또는 가중치들을 수정하는 동안 상기 노 에뮬레이터 또는 상기 조절기 에뮬레이터 회로망의 상기 가변 가중치 또는 가중치들을 일정하게 유지시키는 수단을 구비하고 있는 전기 아아크로의 개선된 제어 시스템.
공정 제어 시스템에 있어서, 상기 공정을 에뮬레이트 하기 위해서 구성된 공정 에뮬레이터 수단과, 상기 공정을 조절하도록 구성된 학습 가능 조절기 신경 회로망 수단을 포함한 조절기와, 상기 공정의 소망의 상태를 설정하고, 상기 소망의 상태를 상기 조절기 신경 회로망 수단에 제공하는 수단을 구비하며, 상기 조절기 신경 회로망 수단은 상기 공정을 제어하는 공정 제어 신호를 출력하며, 또한 상기 공정 제어 시스템은 상기 공정 제어 신호를 상기 공정 에뮬레이터 수단에 제공하는 수단을 구비하며, 상기 공정 에뮬레이터 수단은 상기 공정 제어 신호의 함수로서 상기 공정의 시뮤레이트 된 상태를 계산하도록 되어 있고, 또한 상기 공정 제어 시스템은 공정 제어 에러 신호를 도출하기 위해 상기 시뮤레이트 된 상태를 상기 소망의 상태와 비교하는 수단과, 상기 조절기 신경 회로망 수단을 상기 공정 제어 에러 신호의 함수로서 학습하는 수단을 구비하는 공정 제어 시스템.
제8항에 있어서, 상기 공정 에뮬레이터 수단은 학습 가능 공정 에뮬레이터 신경 회로망 수단을 포함하여, 상기 공정의 현재의 상태의 측정치를 얻는 수단과, 상기 현재의 상태 측정치와 상기 공정 제어 신호를 상기 공정 에뮬레이터 신경 회로망 수단에 제공하는 수단과, 공정 에뮬레이터 에러 신호를 도출하기 위해 상기 현재의 상태 측정치를 상기 시뮤레이트 된 상태와 비교하는 수단 및 상기 공정 에뮬레이터 에러 신호의 함수로서의 상기 공정 에뮬레이터 신경 회로망 수단을 학습시키는 수단을 추가로 구비하고 있는 공정 제어 시스템.
제8항에 있어서, 상기 현재의 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 상기 몇몇의 현재의 상태 측정치의 함수로서 상기 공정 제어 에러 신호 및 상기 시뮤레이트된 상태를 반복적으로 재계산하도록 함으로써 상기 공정 제어 에러 신호 및 상기 시뮤레이트된 상태의 재계산된 값을 생성하는 클럭 수단 및 상기 클럭 수단에 응답하여, 상기 조절기 신경 회로망 수단 및 상기 공정 에뮬레이터 신경 회로망 수단의 학습이 서로 배타적인 시간 구간에서, 그리고, 상기 재계산된 값의 함수로서 발생하도록 하는 수단을 추가로 구비하고 있는 공정 제어 시스템.
공정 제어 시스템에 있어서, 동작을 나타내는 공정을 에뮬레이트 하도록 구성된 공정 에뮬레이터 신경 회로망과 상기 공정을 조절하도록 구성된 조절기 신경 회로망을 포함하고 있는 적어도 두 개의 학습 가능 신경 회로망과, 상기 공정의 현재 상태의 측정치를 얻어 상기 공정의 현재 상태의 상기 측정치를 상기 조절기 신경 회로망 수단에 제공하는 수단과, 상기 공정의 소망의 상태를 설정하는 수단을 구비하며, 상기 조절기 신경 회로망 수단은 상기 공정을 제어하도록 적합화된 공정 제어 신호를 출력하도록 배치되고, 또한 상기 공정 제어 시스템은 상기 공정의 현재의 상태의 측정치 및 상기 공정 제어 신호를 상기 공정 제어 신호의 함수로서 상기 공정의 시뮤레이트된 상태를 계산하도록 배치되어 있는 상기 공정 에뮬레이터 신경회로망 수단에 제공하는 수단과, 공정 제어 에러 신호를 도출하기 위하여 상기 시뮤레이트된 상태를 상기 소망의 상태와 비교하는 수단과, 상기 공정 제어 에러 신호의 함수로서 상기 조절기 신경 회로망 수단을 학습시키는 수단과, 상기 공정의 상태를 나타내며 상기 공정의 동작을 나타내는 기준 신호를 제공하는 수단과, 공정 에뮬레이터 에러 신호를 도출하기 위하여, 상기 기준 신호를 상기 시뮤레이트된 상태와 비교하는 수단 및, 상기 공정 에뮬레이터 에러 신호의 함수로서 상기 공정 에뮬레이터 신경 회로망 수단을 학습하는 수단을 구비하는 공정 제어 시스템.
제11항에 있어서, 상기 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 상기 몇몇 상태 측정치의 함수로서 상기 공정 제어 에러 신호 및 상기 시뮤레이트 된 상태를 반복적으로 재계산하도록 함으로써, 상기 공정 제어 에러 신호 및 상기 시뮤레이트된 상태의 재계산된 값을 생성하는 클럭 수단을 추가로 포함하고 있으며, 상기 조절기 신경 회로망 학습 수단 및 상기 공정 에뮬레이터 신경 회로망 학습 수단은 상기 클럭 수단에 응답하여, 상기 조절기 신경 회로망 수단 및 상기 공정 에뮬레이터 신경 회로망 수단의 학습이 서로 배타적인 시가 구간에서, 그리고, 상기 재계산된 값의 함수로서 발생하도록 하는 공정 제어 시스템.
적어도 하나의 조절 가능 수단, 적어도 하나의 현재의 공정 상태 측정치를 얻는 수단, 상기 공정의 동작을 최적화 하기 위하여 적어도 하나의 상태 측정 설정치를 설정하는 수단 및 상기 설정치 및 상기 현재의 공정 상태 측정치에 응답하여, 상기 공정 상태 측정치를 상기 설정치에 보다 더 근접시키고, 그에 따라 상기 조절 가능 수단을 조정하기 위하여, 상기 조절 가능 수단의 변화를 동적으로 계산하는 선택된 제어 알고리즘을 사용하는 조절기 수단을 사용하는 혼돈 공정을 위한 제어 시스템에 있어서, 상기 조절기 수단은, 상기 제어 알고리즘을 관리하는 가변 계수를 설정하는 수단과, 상기 현재의 공정 상태 측정치 및 상기 설정치를 나타내는 입력을 상기 조절기 수단에 제공하는 수단을 구비하며, 상기 조절기 수단은 상기 현재의 공정 상태 측정치를 나타내며 상기 설정치 및 상기 계수를 나타내는 상기 입력의 함수로서 조절기 출력을 계산하고, 상기 조절 가능 수단을 조절하기 위해 상기 조절기 출력을 제공하도록 배치되어 있고, 또한 상기 조절기 수단은, 조절기 에러 신호를 계산하기 위하여, 상기 설정치를 나타내는 상기 입력과 상기 공정 상태 측정치를 나타내는 상기 입력을 비교하는 수단 및 상기 조절기 에러 신호에 응답하여 그에 따라 상기 계수를 동적으로 수정하는 수단을 구비하고 있는 제어 시스템.
제13항에 있어서, 상기 공정 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 상기 몇몇 공정 상태 측정치의 함수로서 상기 조절기 출력 및 상기 계수를 반복적으로 재계산하도록 하는 클럭 수단을 추가로 구비하고 있는 제어 시스템.
제13항에 있어서, 조절기 에러 신호를 계산하는 상기 수단은, 상기 공정을 에뮬레이트 하는 수단과, 상기 현재의 공정 상태 측정치, 상기 설정치, 및 상기 조절기 출력을 나타내는 입력을 상기 공정 에뮬레이터에 제공하는 수단을 구비하며, 상기 공정을 에뮬레이트 하는 상기 수단은 상기 현재의 공정 상태 측정치 및 상기 조절기 출력을 나타내는 상기 입력의 함수로서 시뮤레이트된 공정 상태 값을 계산하도록 배치되어 있고, 또한 상기 조절기 에러 신호 계산 수단은, 상기 조절기 에러 신호를 계산하기 위해 상기 설정치를 나타내는 입력과 상기 시뮤레이트된 공정 상태를 비교하는 수단을 구비하는 제어 시스템.
제15항에 있어서, 상기 공정 에뮬레이터 수단은 공정을 에뮬레이트 하기 위해 적합화된 신경 회로망을 실현하기 위한 공정 에뮬레이터신경 회로망 수단을 구비하고, 상기 공정 에뮬레이터 신경 회로망 수단은 적어도 하나의 층과 적어도 하나의 입력 수단을 가지며, 상기 각 층은 적어도, 하나의 층과 적어도 하나의 입력 수단을 가지며, 상기 각 층은 적어도 하나의 신경 소자를 가지며, 상기 공정 에뮬레이터 신경 회로망 수단은 또한 상기 각 신경 소자를 상기 적어도 하나의 상기 다른 신경 소자 또는 적어도 하나의 상기 입력 수단에 연결시키기 위한 적어도 하나의 결합 수단을 가지며, 상기 각 결합수단은 그에 의해 제공된 결합의 정도를 제어하는 공정 에뮬레이터 가변 가중치를 가지고 있으며, 또한, 공정 에뮬레이터 에러 신호를 계산하기 위해 상기 현재의 공정 상태 측정치를 나타내는 상기 입력 및 상기 시뮤레이트 된 공정 상태값을 비교하는 수단 및 상기 공정 에뮬레이터 에러 신호에 응답하여 그에 따라 상기 공정 에뮬레이터 가변 가중치 또는 가중치들을 동적으로 수정하기 위한 수단을 구비하고 있는 제어 시스템.
제16항에 있어서, 상기 공정 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 몇몇 공정 상태 측정치의 함수로서 상기 시뮤레이트 된 공정 상태 값 및 상기 공정 애뮬레이터 가변 가중치 또는 가중치들을 반복적으로 재 계산하도록 하는 클럭 수단을 추가로 구비하고 있는 제어 시스템.
제16항에 있어서, 상기 공정 상태 측정치를 반복적으로 얻고 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 상기 몇몇 공정 상태 측정치의 함수로서 상기 조절기 출력 및 상기 시뮤레이트 된 공정 상태 값을 반복적으로 재 계산하도록 하는 클럭 수단 및 상기 클럭 수단에 응답하여, 서로 배타적인 시간 구간에서, 상기 재계산된 값의 함수로서, 상기 조절기 애물레이터 가변 가중치 또는 가중치들 및 상기 공정 에뮬레이터 가변 가중치 또는 가중치들을 수정하고, 상기 다른 회로망의 상기 가변 가중치 또는 가중치들을 수정하는 동안에, 상기 공정 에뮬레이터 또는 상기 조절기 에뮬레이터 회로망의 상기 가변 가중치 또는 가중치들을 일정하게 유지시키는 수단을 추가로 구비하고 있는 제어 시스템.
전극 수단, 1차 권선 및 2차 권선을 갖는 변압기를 포함하는 상기 전극 수단에 대한 교류 전원, 상기 전극 수단의 위치를 변경시키는 구동 수단, 적어도 하나의 현재의 노 상태 측정치를 얻는 수단, 상기 노 상태 측정치에 응답하여 상기 노의 동작을 최적화 하기 위하여 적어도 하나의 상태 측정 설정치를 설정하는 수단 및 상기 설정치 및 상기 현재의 노 상태 측정치에 응답하여 상기 노 상태 측정치를 상기 설정치에 보다 더 근접 시키고, 그에 따라, 상기 구동 수단이 상기 전극 수단을 움직이도록 하기 위하여, 전극 위치의 변동을 동적으로 계산하는 선택된 제어 알고리즘을 사용하는 노 조절기 수단을 갖는 형태의 전기 아아크로의 제어 시스템에 있어서, 상기 노 상태 측정 수단은 상기 전원 변압기의 상기 1차 권선에서 순간 전압 측정치를 도출하는 수단과, 적어도 상기 1 차 권선에서 도출된 상기 하나의 순간 전압 측정치를 포함하는 상기 노 상태와, 상기 설정치를 나타내는 입력을 상기 조절기 수단에 제공하는 수단을 포함하고 있으며, 상기 조절기 수단은, 상기 설정치와 상기 노 상태 입력을 나타내는 상기 입력들의 함수로서, 조절기의 출력을 계산하고, 상기 조절기 출력을 상기 구동 수단에 제공하여, 상기 전극 수단의 위치를 제어하도록 배치되어 있는 제어 시스템.
제19항에 있어서, 상기 조절기 수단은 상기 제어 알고리즘을 관리하는 수정 가능 계수를 설정하는 수단을 포함하고 있으며, 조절기 에러 신호를 계산하기 위하여 상기 노 상태를 나타내는 상기 입력과 상기 설정치를 비교하는 수단과, 상기 조절기 에러 신호에 응답하여 그에 따라 상기 계수를 동적으로 수정하는 수단을 추가로 구비하고 있는 제어 시스템.
제19항에 있어서, 상기 변압기는 중성 전압점을 정의하는 3 상 변압기이며, 상기 교류 전원은 상기 변압기의 상기 1차 권선에 연결된 3 개의 위상 도체와, 상기 전원 변압기의 상기 1 차 권선에서 순간 전압의 측정치를 도출하는 상기 수단은 적어도 두 개의 상기 위상 도체사이의 전압을 측정하는 제어 시스템.
제21항에 있어서, 실시간 속도로 상기 도출된 순간 전압 측정치를 계산하고, 상기 조절기 수단에 상기 입력 중 한 입력으로서 도출된 순간 전압 측정치를 나타내는 표시를 제공하는 수단을 추가로 구비하는 것을 특징으로 하는 제어 시스템.
제21항에 있어서, 상기 전원 변압기의 상기 1 차 권선에서 순간 전압의 측정치를 도출하는 상기 수단은, 상기 조절기 입력에서, 상기 각 위상 도체와 상기 중성점 사이의 전압의 표시를 제공하는 제어 시스템.
제19항에 있어서, 상기 변압기는 세 개의 상을 가지고 있으며, 중성 전압점을 정의하는 형태이며, 상기 전원은 상기 변압기의 상기 1 차 권선에 연결된 세 개의 상 (phase) 도체를 포함하며, 상기 변압기의 상기 1 차 권선에서 순간 전압의 측정치를 도출하는 상기 수단은 적어도 하나의 상기 위상 도체와 상기 중성 전압점 사이의 전압을 결정하도록 배치되어 있는 제어 시스템.
공정 제어 시스템에 있어서, 상기 제어 시스템은, 상기 공정을 에뮬레이트 하기 위해 배치된 공정 에뮬레이터 수단과, 상기 공정을 조절하도록 배치된 학습 가능 조절기 신경 회로망 수단을 포함하는 조절기와, 상기 공정의 소망의 상태를 설정하여 상기 소망의 상태를 상기 조절기 신경 회로망 수단에 제공하는 수단을 구비하며, 상기 조절기 신경 회로망 수단은 상기 공정을 제어하기 위하여 공정 제어 신호를 출력하며, 또한 상기 제어 시스템은, 상기 공정 제어 신호를 상기 공정 에뮬레이터 수단에 제공하는 수단을 구비하며, 상기 공정 에뮬레이터 수단은 상기 공정 제어 신호의 함수로서 상기 공정의 예측된 미래 상태를 계산하도록 배치되어 있으며, 또한 상기 제어 시스템은, 공정 제어 에러 신호를 도출하기 위하여 상기 예측된 미래 상태를 상기 소망의 상태와 비교하는 수단 및 상기 공정 제어 에러 신호의 함수로서 상기 조절기 신경 회로망 수단을 학습 시키는 수단을 구비하는 공정 제어 시스템.
제25항에 있어서, 상기 공정 에뮬레이터 수단은 상기 공정의 상기 예측된 상태를 선택된 미래 시간의 상태로서, 계산하는 공정 제어 시스템.
제25항에 있어서, 상기 조절기 수단으로부터 나온 상기 공정 제어 신호에 응답하여, 공정 제어 동작을 수행하는 수단을 추가로 구비하며, 공정 제어 동작을 수행하는 상기 수단은 상기 공정 제어 신호를 수신하는 과정과 상기 공정 제어 동작의 수행을 완료하는 과정 사이의 응답 시간 지연을 나타내며, 상기 공정 에뮬레이터 수단은 상기 응답 시간 지연의 함수인 선행 구간 만큼 현재 시간보다 미래의 시간의 상태로서, 상기 공정의 상기 예측된 상태를 계산하는 공정 제어 시스템.
제27항에 있어서, 상기 선행 구간은 실제적으로, 상기 응답 시간 지연과 동일한 공정 제어 시스템.
제25항에 있어서, 상기 공정 에뮬레이터 수단은 학습 가능 공정 에뮬레이터 신경 회로망 수단을 포함하며, 상기 공정의 현재의 상태의 측정치를 얻는 수단과, 상기 현재의 상태 측정치 및 상기 공정 제어 신호를 상기 공정 에뮬레이터 신경 회로망 수단에 제공하는 수단과, 이전의 시간에 계산된 적어도 하나의 저장된 예측 미래 상태를 보유하는 수단과, 공정 에뮬레이터 에러 신호를 도출하기 위하여 상기 현재의 상태 측정치를 상기 저장된 예측 미래 상태와 비교하는 수단과, 상기 공정 에뮬레이터 에러 신호의 함수로서 상기 공정 에뮬레이터 신경 회로망 수단을 학습시키는 수단을 추가로 구비하고 있는 공정 제어 시스템.
제25항에 있어서, 상기 현재의 상태 측정치를 반복적으로 얻고, 상기 제어 시스템으로 하여금 다른 시간에서 얻어진 상기 몇몇 현재의 상태 측정치의 함수로서 상기 공정 제어 에러 신호 및 상기 예측된 미래 상태를 반복적으로 재계산함으로써 , 상기 공정 제어 에러 신호 및 상기 예측된 미래 상태의 재계산된 값을 생성하는 클럭 수단 및, 상기 클럭 수단에 응답하여 상기 조절기 신경 회로망 수단 및 상기 공정 에뮬레이터 신경 회로망 수단의 학습이 서로 배타적인 시간 구간에서 그리고 상기 재계산된 값의 함수로서 발생되도록 하는 수단을 더 구비하고 있는 공정 제어 시스템.