KR100190850B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100190850B1
KR100190850B1 KR1019950040867A KR19950040867A KR100190850B1 KR 100190850 B1 KR100190850 B1 KR 100190850B1 KR 1019950040867 A KR1019950040867 A KR 1019950040867A KR 19950040867 A KR19950040867 A KR 19950040867A KR 100190850 B1 KR100190850 B1 KR 100190850B1
Authority
KR
South Korea
Prior art keywords
voltage region
oxide film
high voltage
region
substrate
Prior art date
Application number
KR1019950040867A
Other languages
English (en)
Other versions
KR970030789A (ko
Inventor
최영석
권봉재
Original Assignee
윤종용
삼성전자주식회사
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사, 김덕중, 페어차일드코리아반도체주식회사 filed Critical 윤종용
Priority to KR1019950040867A priority Critical patent/KR100190850B1/ko
Publication of KR970030789A publication Critical patent/KR970030789A/ko
Application granted granted Critical
Publication of KR100190850B1 publication Critical patent/KR100190850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치상에 층간절연을 위하여 형성된 산화막을 고전압 영역과 저전압 영역의 단차가 없도록 형성하여 저전압 영역의 특성 저하를 방지할 수 있는 반도체장치의 제조방법에 관한 것으로, n형 배리어층 및 소자분리 영역이 형성된 반도체장치의 기판상에 산화막을 공정과 ; 상기 기판의 고전압 영역이 형성될 부분의 상기 산화막 상에 포토레지스트를 도포하여 패터닝하는 공정과 ; 상기 포토레지스트의 패턴을 마스크로 사용하여 상기 고전압 영역의 산화막을 식각하는 공정과 ; 상기 산화막의 식각으로 인해 노출된 상기 고전압 영역의 기판상에 제1완충산화막을 형성하는 공정과 ; 상기 고전압 영역의 기판내로 저농도의 붕소 불순물 이온을 주입하여 확산시키는 공정과 ; 상기 고전압 영역상의 상기 제1완충산화막을 딥 에칭하여 제거하는 공정과 ; 상기 기판의 저전압 영역 및 고전압 영역의 산화막상에 포토레지스트를 도포하는 공정과 ; 상기 기판의 저전압 영역이 형성될 부분을 한정하여 상기 포토레지스트를 패터닝하는 공정과 ; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 저전압 영역의 산화막의 패턴을 형성하는 공정과 ; 상기 포토레지스트 패턴을 제거하고, 상기 고전압 영역 및 저전압 영역의 노출된 기판상에 제2완충산화막을 형성하는 공정과 ; 상기 고전압 영역 및 저전압 영역의 기판내로 고농도의 붕소 불순물 이온을 주입하여 확산시키는 공정을 포함하고 있다.
이와같은 반도체장치의 제조방법에 의하면, 종래 고전압 영역의 산화막이 저전압 영역의 산화막에 비해 상대적으로 두껍게 형성되어 단차가 발생하는 문제점을 해결할 수 있고, 또한, 고압전 영역에 저농도 붕소 불순물 이온을 이용하여 베이스 영역을 형성하고, 다음 고전압 영역과 저전압 영역에 상기 저농도 붕소 불순물 이온에 비해 상대적으로 고농도인 붕소 불순물 이온을 주입, 확산시킴으로써, 고전압영역과 저전압영역의 베이스 접합깊이를 다르게 형성할 수 있다.

Description

반도체장치의 제조방법(Method of fabricating a semicondutor device)
제1도는 종래 반도체장치의 구조를 보여주는 단면도 ;
제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체장치의 제조공정을 순차적으로 보여주는 공정도 ;
제3도는 본 발명의 실시예에 따른 반도체장치의 구조를 보여주는 단면도.
*도면의 주요부분에 대한 부호 설명
10 : 기판 11 : n형 배리어층
12 : 소자분리영역 13 : 산화막
14, 14a : 완충산화막 15, 15a : 붕소 불순물 이온
16 : p-형 베이스 영역 18 : p+형 베이스 영역
본 발명은 반도체장치의 제조방법에 관한 것으로, 좀 더 구체적으로는 반도체장치상에 층간절연을 위하여 형성된 산화막을 고전압 영역과 저전압 영역의 단차가 없도록 형성하여 저전압 영역의 특성 저하를 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
제1도는 고전압 영역(A) 및 저전압 영역(B)이 형성된 종래 반도체장치의 구조를 보여주는 단면도이다.
제1도에 도시된 바와같이, 반도체장치상에 고전압 영역(A)과 저전압 영역(B)을 함께 형성하기 위해서는 기판(10)내에 형성되는 불순물 영역 즉, 베이스 영역(15)의 접합깊이(junction depth)가 저전압 영역(B)에 비해 상대적으로 고전압 영역(A)에서 깊게 형성되어야 한다.
따라서, 종래에는 상기 고전압 영역(A)이 형성될 부분에 베이스 영역(15)을 형성하기 위한 불순물 이온을 주입하여 O2/H2O2분위기에서 확산시킨 후, 상기 저전압 영역(B)에 잘 알려진 통상의 공정을 수행하여 고전압 영역(A)과 저전압 영역(B)이 함께 구현된 반도체장치를 완성하였다.
그러나, 상술한 종래의 공정은 상기 고전압 영역(A)의 베이스 영역(15)을 형성하기 위하여 주입된 불순물 이온의 확산을 O2/H2O2분위기에서 진행함으로써, 상기 고전압 영역(A)이 형성될 부분의 산화막(13)이 함께 성장하는 문제점이 발생한다.
그러므로, 상기 고전압 영역(A)의 산화막(13)이 상기 저전압 영역(B)의 산화막(13)에 비해 상대적으로 두껍게 형성되어 상기 고전압 영역(A)의 산화막(13)의 높이(h)와 저전압영역(B)의 산화막(13)의 높이(h')가 제1도에 도시된 바와같이 높은 단차를 갖게된다.
이는 패드 전극(23)을 기판(10)상에 콘택시키기 위해 상기 산화막(13)을 식각할 경우에 고전압 영역(A)과 저전압 영역(B)의 산화막 두께가 상이하기 때문에 양쪽의 에미터(21)의 임계면적(critical dimension)이 다르게 형성되는 문제점을 발생시킨다.
즉, 반도체기판의 표면이 노출될때까지 에미터를 형성하기 위해 고전압 영역(A)의 산화막을 식각하면 저전압 영역(B)의 산화막은 단차 만큼의 두께에 대해 더욱 식각되기 때문에 저전압영역의 에미터 임계 면적이 더욱 넓게 형성되는 문제점이 발생된다.
또한, 고전압 영역(A)의 베이스 콘택을 위한 식각 시간만큼 저전압 영역(B)에서도 베이스 콘택 및 에미터 콘택을 위한 산화막(13)의 식각이 진행됨으로써, 저전압 영역(B)의 특성이 저하되는 문제점이 야기되기도 한다.
이와같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체장치의 층간절연을 위하여 형성된 산화막을 고전압 영역과 저전압 영역에서 단차 없이 형성하여 반도체장치의 수율을 향상시킬 수 있는 반도체장치의 제조방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징은, n형 배리어층 및 소자분리 영역이 형성된 반도체장치의 기판상에 산화막을 공정과 ; 상기 기판의 고전압 영역으로 형성될 부분의 상기 산화막 상에 포토레지스트를 도포하여 패터닝하는 공정과 ; 상기 포토레지스트의 패턴을 마스크로 사용하여 상기 고전압 영역의 산화막을 식각하는 공정과 ; 상기 산화막의 식각으로 인해 노출된 상기 고전압 영역의 기판상에 제1완충산화막을 형성하는 공정과 ; 상기 고전압 영역의 기판내로 저농도의 붕소 불순물 이온을 주입하여 확산시키는 공정과 ; 상기 고전압 영역상의 상기 제1완충산화막을 딥 에칭하여 제거하는 공정과 ; 상기 기판의 저전압 영역 및 고전압 영역의 산화막상에 포토레지스트를 도포하는 공정과 ; 상기 기판의 저전압 영역으로 형성될 부분을 한정하여 상기 포토레지스트를 패터닝하는 공정과 ; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 저전압 영역의 산화막의 패턴을 형성하는 공정과 ; 상기 포토레지스트 패턴을 제거하고, 상기 고전압 영역 및 저전압 영역의 노출된 기판상에 제2완충산화막을 형성하는 공정과 ; 상기 고전압 영역과 저전압 영역의 기판내로 고농도의 붕소 불순물 이온을 주입하여 확산시키는 공정을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제1완충 산화막은 약 500-900Å 정도의 두께로 형성된다.
이 특징의 바람직한 실시예에 있어서, 상기 저농도 붕소 불순물 이온의 농도는 약 1×1013-1×1014㎝-3의 범위이다.
이 특징의 바람직한 실시예에 있어서, 상기 저농도 붕소 불순물 이온의 확산은 N2또는 O2분위기에서 이루어진다.
이 특징의 바람직한 실시예에 있어서, 상기 고농도 붕소 불순물 이온의 농도는 약 2×1014-5×1014㎝-3의 범위이다.
이 특징의 바람직한 실시예에 있어서, 상기 고농도 붕소 불순물 이온의 확산은 O2/H2O2분위기에서 이루어진다.
이 특징의 바람직한 실시예에 있어서, 상기 저농도 붕소 불순물 이온의 영역은 p- 베이스영역이고, 상기 고농도 붕소 불순물 이온의 영역은 p+ 베이스이다.
이 특징의 바람직한 실시예에 있어서, 상기 고전압 영역의 저농도 붕소 불순물 영역 즉, p- 베이스 영역의 접합깊이는 약 4-5㎛의 범위내이다.
이 특징의 바람직한 실시예에 있어서, 상기 저전압 영역의 고농도 붕소 불순물 영역의 접합깊이는 약 2.5-3.5㎛의 범위내이다.
이 특징의 바람직한 실시예에 있어서 상기 고농도 붕소 불순물 이온은 상기 저농도 붕소 불순물 이온에 비해 상대적으로 고농도이다.
상술한 반도체장치의 제조방법에 의하면, 본 발명은 종래 고전압 영역의 산화막이 저전압 영역의 산화막에 비해 상대적으로 두껍게 형성되어 단차가 발생하는 문제점을 해결할 수 있다.
이하, 본 발명의 실시예를 첨부도면 제2a도 내지 제2d도, 그리고 제3도에 의거하여 상세히 설명한다.
제1도에 도시된 종래 반도체장치 구조의 구성요소와 동일한 기능을 갖는 제2a도 내지 제2d, 그리고 제3도의 구성요소에 대해서는 동일한 참조번호를 병기한다.
제2a도를 참조하면, n형 배리어층(11) 및 소자분리 영역(12)이 형성된 기판(10)상에 층간절연을 위한 산화막(13)을 형성하고, 상기 기판(10)의 고전압 영역(A)으로 형성될 부분의 상기 산화막(13)상에 포토레지스트를 도포하고 패터닝한다.
이어, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 고전압 영역(A)의 산화막(13)을 식각하여 제1완충산화막(14)이 형성될 부분의 기판(10)의 표면을 노출시킨다. 그리고 상기 고전압 영역(A)의 기판(10)내로 p- 베이스 영역(16)을 형성하기 위한 저농도 붕소 불순물이온(15)을 주입한다.
여기에서 상기 저농도 붕소 불순물 이온(15)의 농도는 약 1×1013-1×1014㎝-3의 범위내이고, 상기 제1완충산화막(14)은 약 500-900Å 정도의 두께로 형성된다.
다음, 제2b도에 도시된 바와같이, 상기 저농도 붕소 불순물 이온(15)을 확산시켜 고전압 영역(A)의 기판(10)내의 p- 베이스 영역(16)을 형성하고, 상기 제1완충산화막(14)을 딥에칭(dip etching)의 방법으로 제거한다.
여기에서 상기 저농도 붕소 불순물 이온(15)의 확산은 N2분위기에서 이루어지기 때문에 상기 기판(10) 상의 산화막(13)이 성장되지 않는다.
이어서, 상기 기판 전면에 포토레지스트(17)를 도포하고 저전압 영역(B)의 상기 포토레지스트(17)를 패터닝한 후, 상기 포토레지스트 패턴을 마스크로 사용하여 제2b도에 도시된 바와같은 상기 저전압 영역의 산화막(13)의 패턴을 형성한다.
제2c도에 있어서, 상기 포토레지스트(17)를 제거하고, 상기 고전압 영역(A) 및 상기 저전압 영역(B)의 기판(10)의 노출된 부분의 제2완충산화막(14a)을 형성한다.
그리고, 상기 고전압 영역(A) 및 저전압 영역(B)의 기판(10)내로 p+ 베이스 영역(18)을 형성하기 위한, 상기 저농도의 붕소 불순물 이온(15)에 비해 상대적으로 고농도인 붕소 불순물 이온(15a)을 주입한다. 이때 붕소 불순물 이온의 농도는 약 2×1014-5×1014㎝-3의 범위내이다.
그리고, 제2d도에 도시된 바와같이, 상기 고농도 붕소 불순물이온(15a)을 O2/H2O2의 분위기에서 확산시켜 상기 고전압 영역(A)의 p+ 베이스영역(18) 및 상기 저전압영역(B)의 베이스(18)을 형성한다. 이때, 상기 고전압영역(A) 및 저전압영역(B)의 상기 산화막(13)의 성장이 함께 이루어진다.
그 결과 반도체장치의 고전압 영역(A) 및 저전압 영역(B)의 베이스의 접합깊이가 다르면서 산화막의 단차가 없는 반도체장치가 형성된다. 이후, 통상의 잘 알려진 공정을 수행하여 반도체장치를 완성한다.
이상에서 설명한 바와같은 본 발명의 반도체장치 제조방법에 의하면, 고전압 영역(A)의 p- 베이스 영역(16)을 형성하기 위한 저농도 붕소 불순물 이온(15)을 주입하여 확산시, 본 발명은 N2분위기에서 진행하여 산화막의 성장을 방지함으로써, 종래 O2/H2O2의 분위기에서 확산시킴으로써 고전압 영역(A)의 산화막(13)의 높이(h)가 저전압 영역(B)의 산화막(13)의 높이(h')에 비해 상대적으로 두껍게 형성되어 산화막(13)의 단차가 발생하는 문제점을 해결할 수 있다.
또한, 고압전 영역(A)에 저농도 붕소 불순물 이온(15)을 이용하여 베이스를 형성하고, 다음 고전압 영역(A)과 저전압 영역(B)에 상기 저농도 불순물 이온(15)에 비해 상대적으로 고농도인 붕소 불순물 이온(15a)을 주입하여 확산시킴으로써, 고전압 영역(A)과 저전압 영역(B)의 베이스 접합깊이(h, h')를 다르게 형성할 수 있다.

Claims (10)

  1. n형 배리어층(11) 및 소자분리 영역(12)이 형성된 기판(10)상에 산화막(13)을 형성하는 공정과 ;
    상기 기판(10)의 고전압 영역(A)으로 형성될 부분의 상기 산화막(13)의 패턴을 형성하는 공정과 ;
    상기 산화막의 패터닝으로 인해 노출된 상기 고전압 영역(A)의 기판(10)상에 제1완충산화막(14)을 형성하는 공정과 ;
    상기 고전압 영역(A)의 기판(10)내로 저농도 붕소 불순물 이온(15)을 주입하는 공정과 ;
    상기 저농도 붕소 불순물이온(15)을 N2분위기에서 확산시키는 공정과 ;
    상기 고전압 영역(A)상의 상기 제1완충산화막(14)을 딥 에칭의 방법으로 제거하는 공정과 ;
    상기 고전압 영역(A) 및 저전압 영역(B)의 상기 산화막(13)상에 포토레지스트(17)를 도포하는 공정과 ;
    상기 기판(10)의 저전압 영역(B)으로 형성될 부분을 한정하여 상기 포토레지스트(17)를 패터닝하는 공정과 ;
    상기 포토레지스트 패턴을 마스크로 사용하여 상기 저전압 영역(B)의 산화막(13)의 패턴을 형성하는 공정과 ;
    상기 포토레지스트(17)를 제거하고, 상기 고전압 영역(A) 및 저전압 영역(B)의 노출된 기판상에 제2완충산화막(14a)을 형성하는 공정과 ;
    상기 고전압 영역(A) 및 저전압 영역(B)의 상기 기판(10)내로 고농도 붕소 불순물 이온(15a)을 주입하는 공정과 ;
    상기 고농도 붕소 불순물 이온(15a)을 O2/H2O2분위기에서 확산시키는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 고농도 붕소 불순물 이온(15a)은 상기 저농도 붕소 불순물 이온(15)에 비해 상대적으로 고농도인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서,
    상기 저농도 붕소 불순물 이온(15)의 농도는 약 1×1013-1×1014㎝-3의 범위내인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서,
    상기 고농도 붕소 불순물 이온(15a)의 농도는 약 2×1014-5×1014㎝-3의 범위내인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서,
    상기 고농도 붕소 불순물 이온(15a)의 확산시 상기 고전압 영역(A) 및 상기 저전압 영역(B)의 상기 산화막(13)이 함께 성장되도록 하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서,
    상기 고전압 영역(A)의 베이스 영역(16)의 접합깊이는 약 4-5㎛의 범위내인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서,
    상기 저전압 영역(B)의 베이스 영역(18)의 접합깊이는 약 2.5-3.5㎛의 범위내인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서,
    상기 고전압 영역(A)의 베이스 영역은 p- 베이스 영역(16)과 p+ 베이스 영역(18)으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제8항에 있어서,
    상기 p- 베이스 영역(16)은 저농도 붕소 불순물 이온(15)의 영역인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제8항에 있어서,
    상기 p+ 베이스 영역(18)은 저농도 붕소 불순물 이온(15)에 비해 상대적인 고농도인 붕소 불순물 이온(15a)의 영역인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950040867A 1995-11-11 1995-11-11 반도체장치의 제조방법 KR100190850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040867A KR100190850B1 (ko) 1995-11-11 1995-11-11 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040867A KR100190850B1 (ko) 1995-11-11 1995-11-11 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970030789A KR970030789A (ko) 1997-06-26
KR100190850B1 true KR100190850B1 (ko) 1999-06-01

Family

ID=19433790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040867A KR100190850B1 (ko) 1995-11-11 1995-11-11 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100190850B1 (ko)

Also Published As

Publication number Publication date
KR970030789A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4498227A (en) Wafer fabrication by implanting through protective layer
JPS6080276A (ja) 半導体素子の形成方法
KR19990085645A (ko) 반도체 소자의 다이오드 및 그 제조방법
KR100190850B1 (ko) 반도체장치의 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
US5994737A (en) Semiconductor device with bird's beak
KR100268890B1 (ko) 반도체소자및그의제조방법
KR100261166B1 (ko) 반도체 소자의 제조 방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
KR0156147B1 (ko) 씨모스 제조방법
KR0172813B1 (ko) 바이폴라 트랜지스터의 베이스전극 형성방법
KR100354869B1 (ko) 소자분리막 형성 방법
JP2859400B2 (ja) ゲートターンオフサイリスタの製造方法
KR940000987B1 (ko) 소이구조의 트랜지스터 제조방법
KR100313958B1 (ko) 반도체소자 및 그의 제조방법
KR100231603B1 (ko) 반도체소자의 트랜지스터 제조방법
KR19990049060A (ko) 트랜지스터 및 그의 제조 방법
JP2644201B2 (ja) 半導体装置の製造方法
KR0167231B1 (ko) 반도체장치의 격리방법
KR19980069097A (ko) 반도체 장치의 제조 방법
JPS6298645A (ja) 半導体装置の製造方法
JPH04150053A (ja) 化合物半導体集積回路およびその製造法
KR20000013507A (ko) 바이폴라 트랜지스터 제조방법
JPS60167442A (ja) 半導体装置の製造方法
KR960015813A (ko) 모스펫 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee