KR100190043B1 - Thin film transistor and lcd using it - Google Patents
Thin film transistor and lcd using it Download PDFInfo
- Publication number
- KR100190043B1 KR100190043B1 KR1019960020347A KR19960020347A KR100190043B1 KR 100190043 B1 KR100190043 B1 KR 100190043B1 KR 1019960020347 A KR1019960020347 A KR 1019960020347A KR 19960020347 A KR19960020347 A KR 19960020347A KR 100190043 B1 KR100190043 B1 KR 100190043B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- thin film
- film transistor
- substrate
- semiconductor layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 claims description 15
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 239000006229 carbon black Substances 0.000 claims description 3
- 239000005264 High molar mass liquid crystal Substances 0.000 claims 1
- 239000002131 composite material Substances 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 39
- 239000004973 liquid crystal related substance Substances 0.000 description 23
- 229920000642 polymer Polymers 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Abstract
본 발명은 기판; 소정 영역을 제외한 상기 기판 상부에 형성된 제1차광부재; 상기 제1차광부재를 포함하는 기판 전면에 형성된 제1절연층; 제1절연층상에 형성된 게이트 전극; 게이트 전극을 포함하는 기판 전면에 형성된 제2절연층; 상기 제2절연층상에 형성된 반도체층; 상기 반도체층과 전기적으로 연결되어 있는 소오스/드레인 전극; 상기 소오스/드레인 전극을 포함하는 기판 전면에 형성된 제3절연층; 및 상기 제3절연층 상부에 형성된 제2차광부재를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터를 제공한다. 본 발명에 따르면, 플리커 발생이 거의 없고 구동 IC에 걸리는 전압도 최대가 되어 고휘도의 화면 구현이 가능하다.The present invention relates to a substrate; A first light blocking member formed on the substrate except for a predetermined region; A first insulating layer formed on the entire surface of the substrate including the first light shielding member; A gate electrode formed on the first insulating layer; A second insulating layer formed on the entire surface of the substrate including the gate electrode; A semiconductor layer formed on the second insulating layer; A source / drain electrode electrically connected to the semiconductor layer; A third insulating layer formed on the entire surface of the substrate including the source / drain electrodes; And a second light blocking member formed on the third insulating layer. According to the present invention, there is almost no occurrence of flicker, and the voltage applied to the driving IC is also maximized, so that a high-brightness screen can be realized.
Description
제1도는 통상적인 에치백(etch-back)형 박막 트랜지스트의 구조를 나타낸 도면이고,FIG. 1 is a view showing the structure of a typical etch-back type thin film transistor,
제2도는 통상적인 에치스토퍼(etch-stopper)형 박막 트랜지스터의 구조를 나타낸 도면이고,FIG. 2 is a view showing the structure of a typical etch-stopper type thin film transistor,
제3도는 본 발명에 따른 에치백형 박막 트랜지스터의 구조를 나타낸 도면이고,FIG. 3 is a view showing a structure of an etchback type thin film transistor according to the present invention,
제4도는 본 발명에서 사용하는 투사 광학계를 개략적으로 나타낸 도면이다.FIG. 4 is a view schematically showing a projection optical system used in the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : 기판 2 : 게이트 전극1: substrate 2: gate electrode
3 : 제2절연층 3' : 실리콘 질화물층3: second insulating layer 3 ': silicon nitride layer
4 : a-Si 반도체층 5 : n+a-Si반도체층4: a-Si semiconductor layer 5: n + a-Si semiconductor layer
6 : 소오스/드레인 전극층 7 : 제1차광 부재6: source / drain electrode layer 7: first light blocking member
8 : 제1절연층 8' : 제3절연층8: first insulation layer 8 ': third insulation layer
9 : 제2차광 부재 10 : 광원9: Second light shielding member 10: Light source
11 : 콜드(cold)미러 12, 12', 12", 12'" : 디크로익(dichroic) 미러11: a cold mirror 12, 12 ', 12 ", 12' '': a dichroic mirror
13 : 전반사미러 14 : 콜리메이션 렌즈13: total reflection mirror 14: collimation lens
15 : 콜렉션 렌즈 16 : 적색 화상 생성수단15: Collection lens 16: Red image generating means
17 : 녹색 화상 생성수단 18 : 청색 화상 생성수단17: Green image generating means 18: Blue image generating means
19 : 투사렌즈19: Projection lens
본 발명은 박막 트랜지스터 및 이를 채용한 액정표시장치에 관한 것으로서, 보다 상세하기로는, 광전류(photo current)에 의한 누설전류가 최소화된 박막 트랜지스터(TFT) 및 이를 채용함으로써 화면의 휘도가 향상되고 프리커 발생이 최소화된 액정표시장치에 관한 것이다.The present invention relates to a thin film transistor and a liquid crystal display device employing the thin film transistor. More particularly, the present invention relates to a thin film transistor (TFT) in which a leakage current due to a photo current is minimized, And a liquid crystal display device using the same.
최근, 고분자에 액정을 분산시킨 광산란모드의 고분자 분산형 액정(PDLC : Polymer Dispered Liquid Crystal) 및 고분자그물형 액정(PNLC : Polymer Network Liquid Crystal) 표시 장치가 개발되었다.Recently, PDLC (Polymer Dispersed Liquid Crystal) and Polymer Network Liquid Crystal (PNLC) display devices in a light scattering mode in which liquid crystal is dispersed in a polymer have been developed.
PNLC는 액정이 연속상이고 고분자가 가교된 3차원적 그물 모양의 구조이며, PDLC는 고분자가 연속상이고 액정이 드로플렛을 형성하는 구조이다. 여기에서 PNLC는 액정과 고분자의 굴절율 의존성이 크지 않다는 점에서 PDLC와 그 동작원리가 다르며, 일반적으로 구동전압도 PDLC보다 낮게 나타난다. PDLC에서는 전계 무인가시 액정과 고분자의 광굴절률이 불일치하므로 입사광의 산란으로 셀(Cell)은 불투명하게 나타나고 전계 인가시는 액정이 전계방향으로 배열되어 셀은 투명하게 나타난다.PNLC is a three-dimensional network structure in which the liquid crystal is a continuous phase and a polymer is crosslinked. PDLC is a structure in which a polymer is a continuous phase and a liquid crystal forms a droplet. Here, the PNLC is different from the PDLC in that the refractive index dependence of the liquid crystal and the polymer is not great, and the driving voltage is also lower than that of the PDLC. In PDLC, cells are opaque due to scattering of incident light due to inconsistency of optical refractive indices of liquid crystal and polymer in visible electric field. When cells are applied with electric field, liquid crystal is arranged in the direction of electric field, and cells are transparent.
PDLC는 편광판을 사용하지 않기 때문에 기존의 액정표시장치보다 광의 이용효율이 높아 휘도가 우수하며 시야각이 우수한 조광표시가 가능해진다. 따라서 고휘도를 갖는 직시형 및 투사형 액정 표시장치로의 이용가능성이 밝다. PDLC를 투사형 액정표시장치에 이용하기 위해서는 IC구동전압 범위내에서 저전압 구동이 가능해야 하며, 동화상을 구현하기 위해서 빠른 응답속도를 가져야 한다. 또한 고휘도의 화면을 얻기 위해서는 콘트라스트비가 높아야 한다.Since PDLC does not use a polarizing plate, the use efficiency of light is higher than that of the conventional liquid crystal display, so that a dim display with excellent luminance and excellent viewing angle becomes possible. Therefore, the liquid crystal display device of the present invention is likely to be used as a direct view type and projection type liquid crystal display device having a high luminance. In order to use the PDLC for a projection type liquid crystal display device, it is necessary to be able to operate at a low voltage within an IC driving voltage range and have a fast response speed in order to realize a moving image. Also, in order to obtain a high brightness screen, the contrast ratio must be high.
PDLC를 투사형 프로젝터로 이용하기 위해서는 다음과 같은 과정을 거치게 된다.In order to use the PDLC as a projection projector, the following process is performed.
먼저, TFT, 전극층이 형성된 기판과 블랙 매트릭스, 칼라필터 및 전극층이 형성된 다른 기판을 접합하여 공셀을 만든다. 얻어진 공셀에 고분자/액정 조성물을 주입하고, 이를 경화시킨 다음, 투사광학계에서 투사시키는 과정을 거치게 된다. 그런데, 이 때 사용되는 투사 광원의 광전류에 의하여 누설전류가 발생된다. 여기에서 이러한 누설전류는 TFT 구조에 따라 그 크기가 달라진다.First, a TFT, a substrate on which an electrode layer is formed, and a black matrix, a color filter, and another substrate on which an electrode layer is formed are bonded to form a free cell. The polymer / liquid crystal composition is injected into the obtained hollow cell, and the polymer / liquid crystal composition is cured and then projected from the projection optical system. However, a leakage current is generated by the photocurrent of the projection light source used at this time. Here, the leakage current varies in size depending on the TFT structure.
TFT는 사용되는 반도체 재료에 따라 비정질 실리콘 TFT와 폴리실리콘 TFT로 구분된다. 폴리실리콘 TFT는 비정질 실리콘 TFT에 비하여 구동 IC의 내장이 가능하기 때문에 시스템이 소형화될 수 있다. 그러나 대형화의 실현이 어렵고 제조공정이 복잡하기 때문에 비정질 실리콘 TFT가 널리 이용되고 있다.TFTs are classified into amorphous silicon TFTs and polysilicon TFTs depending on the semiconductor material used. Since the polysilicon TFT can embed the driving IC in comparison with the amorphous silicon TFT, the system can be miniaturized. However, since it is difficult to achieve a large size and the manufacturing process is complicated, amorphous silicon TFTs are widely used.
비정질 실리콘 TFT는 게이트 전극의 위치에 따라 탑게이트형과 바톰게이트형으로 분리된다. 이 중에서 바톰게이트형이 안정성과 성능면에서 보다 우수하다.The amorphous silicon TFT is divided into the top gate type and the bottom gate type according to the position of the gate electrode. Of these, the bottom gate type is superior in terms of stability and performance.
한편, 비정질 실리콘 TFT는 채널 상부에 형성된 n+a-Si 반도체층의 패턴화 방법에 따라 에치백형과 에치스토퍼형으로 나눌 수 있다.On the other hand, the amorphous silicon TFT can be divided into an etch back type and an etch stopper type according to the patterning method of the n + a-Si semiconductor layer formed on the channel.
제1도는 통상적인 에치백형 박막 트랜지스터의 구조를 나타낸 것으로서, 이를 참조하여 그 제조방법을 살펴 보면 다음과 같다.FIG. 1 illustrates the structure of a conventional etchback type thin film transistor. Referring to FIG. 1, a method of manufacturing the same will be described.
먼저, 기판(1)상에 게이트 전극(2)을 형성한 다음, 그 상부에 게이트 절연층 (3)을 성막한다. 이어서, a-Si 반도체층(4), n+a-Si 반도체층(5) 및 소오스/드레인 전극(6)을 연속적으로 성막한 다음, 그 소오스/드레인 전극 (6)의 소정 영역을 식각하여 패터닝(patterning)한다. 형성된 소오스/드레인 전극(6)을 에칭마스크로 사용하여 n+a-Si 반도체층(5)의 일부 영역을 제거한다. 이 때 n+a-Si 반도체층(5)과 그 하부의 a-Si 반도체층(4)은 동일한 재질이므로 이들을 선택적으로 에칭한다는 것은 매우 어렵다. 따라서 n+a-Si 반도체층의 에칭속도, 에칭 균일도 및 재현성을 고려하여 a-Si 반도체층의 두께는 적절히 조절하는 것이 필수적이다. 통상적으로 a-Si 반도체층의 두께는 공정 마진을 고려하여 n+a-Si 반도체층 두께의 3 내지 4배 정도로 두껍게 형성하는 것이 바람직하다.First, a gate electrode 2 is formed on a substrate 1, and then a gate insulating layer 3 is formed thereon. Subsequently, the a-Si semiconductor layer 4, the n + a-Si semiconductor layer 5 and the source / drain electrode 6 are successively formed, and then a predetermined region of the source / drain electrode 6 is etched And patterning is performed. A part of the n + a-Si semiconductor layer 5 is removed using the formed source / drain electrode 6 as an etching mask. At this time, since the n + a-Si semiconductor layer 5 and the a-Si semiconductor layer 4 under the n + a-Si semiconductor layer 5 are made of the same material, it is very difficult to selectively etch them. Therefore, it is essential to properly adjust the thickness of the a-Si semiconductor layer in consideration of the etching rate, etching uniformity, and reproducibility of the n + a-Si semiconductor layer. In general, the thickness of the a-Si semiconductor layer is preferably about 3 to 4 times the thickness of the n + a-Si semiconductor layer in consideration of the process margin.
일반적으로 광전류에 따른 누설전류는 a-Si 반도체층의 두께 및 면적에 비례하여 증가한다. 따라서 a-Si 반도체층이 지나치게 두껍게 형성되면 강한 광원이 요구되는 프로젝터에 이용하는 경우 누설전류가 커져서 여러 가지 문제점이 초래된다. 즉, PDLC에 최대전압이 걸리지 않게 되어 휘도가 저하되거나 인가파형의 왜곡으로 화면이 떨리는 플리커 현상이 심하게 유발된다.Generally, the leakage current according to the photocurrent increases in proportion to the thickness and area of the a-Si semiconductor layer. Therefore, when the a-Si semiconductor layer is formed too thick, leakage current increases when used in a projector requiring a strong light source, resulting in various problems. That is, the maximum voltage is not applied to the PDLC, so that the luminance is lowered or the flicker phenomenon in which the screen is shaken due to distortion of the applied waveform is severely induced.
제2도는 에치스토퍼형 박막 트랜지스터의 구조를 나타낸 도면이다. 이 박막 트랜지스터의 제조공정은 다음과 같다. 먼저 기판(1)상에 게이트 전극(2), 게이트 절연층(3), a-Si 반도체층(4), TFT의 채널 길이와 폭을 결정하는 에치스토퍼형 실리콘 질화물(SiNx)층(3')을 순차적으로 적층한다. 그 후, 상기 SiNx층(3')을 패터닝한다. 그 상부에 n+a-Si 반도체층(5) 및 소오스/드레인 전극(6)을 연속적으로 성막한다. 소오스/드레인 전극(6)을 패터닝한 다음, 이를 에칭마스크로 사용하여 n+a-Si 반도체층(5)의 소정 영역을 제거한다. 이 때 n+a-Si 반도체층(5)을 에칭하는 경우, a-Si 반도체층(4)은 SiNx층(3')에 의하여 보호된다. 따라서 a-Si 반도체층(4)의 두께는 에치백형보다도 충분히 얇게 조절할 수 있으므로 광전류에 의한 누설전류를 최소화할 수 있다.FIG. 2 is a view showing a structure of an etch stopper type thin film transistor. FIG. The manufacturing process of the thin film transistor is as follows. First, a gate electrode 2, a gate insulating layer 3, an a-Si semiconductor layer 4, an etch stopper type silicon nitride (SiNx) layer 3 'for determining the channel length and width of the TFT, ) Are sequentially laminated. Thereafter, the SiNx layer 3 'is patterned. And an n + a-Si semiconductor layer 5 and a source / drain electrode 6 are continuously formed thereon. A predetermined region of the n + a-Si semiconductor layer 5 is removed by patterning the source / drain electrode 6 and using the patterned source / drain electrode 6 as an etching mask. At this time, when the n + a-Si semiconductor layer 5 is etched, the a-Si semiconductor layer 4 is protected by the SiNx layer 3 '. Therefore, the thickness of the a-Si semiconductor layer 4 can be adjusted to be sufficiently thinner than that of the etch-back type, so that the leakage current due to the photocurrent can be minimized.
상기에서 알 수 있는 바와 같이, 에치스토퍼형은 에치백형보다 누설전류가 작기 때문에 투사형 프로젝터로 사용하기가 보다 유리하다. 그러나 포토레지스트 공정이 1회 더 추가될 뿐만 아니라, 고정밀도를 요구한다는 면에서 제조공정상 많은 어려움이 있다.As can be seen from the above, since the etch stopper type has a smaller leakage current than the etch back type, it is more advantageous to use it as a projection type projector. However, not only is the photoresist process added one more time, but also there are many difficulties in the manufacturing process in that it requires high precision.
이에 본 발명자들은 상기 문제점을 해결하여 간단한 에치백형 공정을 이용하되, 두꺼운 a-Si 반도체층의 광전류에 따른 누설전류가 최소화될 수 있는 박막 트랜지스터에 대한 발명을 완성하기에 이르렀다.The inventors of the present invention have solved the above problems and completed the invention of a thin film transistor using a simple etch-back process, wherein leakage current according to the photocurrent of a thick a-Si semiconductor layer can be minimized.
즉, 본 발명의 목적은 광전류가 효과적으로 차단될 수 있는 박막 트랜지스터를 제공하는 것이다.That is, an object of the present invention is to provide a thin film transistor in which a photocurrent can be effectively blocked.
본 발명의 다른 목적은 상기 박막 트랜지스터를 사용함으로써 화면의 휘도가 향상되고 프리커 발생이 최소화된 액정표시소자를 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device in which the brightness of a screen is improved and the occurrence of pricker is minimized by using the thin film transistor.
상기 목적을 달성하기 위하여 본 발명에서는 기판; 소정 영역을 제외한 상기 기판 상부에 형성된 제1차광부재; 상기 제1차광부재를 포함하는 기판 전면에 형성된 제1절연층; 제1절연층상에 형성된 게이트 전극; 게이트 전극을 포함하는 기판 전면에 형성된 제2절연층; 상기 제2절연층상에 형성된 반도체층; 상기 반도체층과 전기적으로 연결되어 있는 소오스/드레인 전극; 상기 소오스/드레인 전극을 포함하는 기판 전면에 형성된 제3절연층; 및 상기 제3절연층 상부에 형성된 제2차광부재를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터를 제공한다.According to an aspect of the present invention, A first light blocking member formed on the substrate except for a predetermined region; A first insulating layer formed on the entire surface of the substrate including the first light shielding member; A gate electrode formed on the first insulating layer; A second insulating layer formed on the entire surface of the substrate including the gate electrode; A semiconductor layer formed on the second insulating layer; A source / drain electrode electrically connected to the semiconductor layer; A third insulating layer formed on the entire surface of the substrate including the source / drain electrodes; And a second light blocking member formed on the third insulating layer.
본 발명의 다른 목적은 박막 트랜지스터와 전극층이 형성되어 있는 제1기판, 전극층, 블랙 매트릭스 및 칼라 필터가 형성되어 있는 제2기판 및 상기 제1, 2기판사이에 고분자액정복합체가 주입되어 있는 고분자 분산형 액정표시장치에 있어서, 상기 박막 트랜지스터가 기판; 소정 영역을 제외한 상기 기판 상부에 형성된 제1차광부재; 상기 제1차광부재를 포함하는 기판 전면에 형성된 제1절연층; 제1절연층상에 형성된 게이트 전극; 게이트 전극을 포함하는 기판 전면에 형성된 제2절연층; 상기 제2절연층상에 형성된 반도체층; 상기 반도체층과 전기적으로 연결되어 있는 소오스/드레인 전극; 상기 소오스/드레인 전극을 포함하는 기판 전면에 형성된 제3절연층; 및 상기 제3절연층 상부에 형성된 제2차광부재를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터인 것을 특징으로 하는 고분자 분산형 액정표시장치에 의해서 달성된다.Another object of the present invention is to provide a liquid crystal display device including a first substrate on which a thin film transistor and an electrode layer are formed, a second substrate on which an electrode layer, a black matrix and a color filter are formed, Type liquid crystal display device, wherein the thin film transistor comprises a substrate; A first light blocking member formed on the substrate except for a predetermined region; A first insulating layer formed on the entire surface of the substrate including the first light shielding member; A gate electrode formed on the first insulating layer; A second insulating layer formed on the entire surface of the substrate including the gate electrode; A semiconductor layer formed on the second insulating layer; A source / drain electrode electrically connected to the semiconductor layer; A third insulating layer formed on the entire surface of the substrate including the source / drain electrodes; And a second light shielding member formed on the third insulating layer. The polymer dispersed liquid crystal display device of the present invention is characterized in that the thin film transistor is a thin film transistor.
본 발명은 차광 부재를 설치함으로써 비교적 두꺼운 a-Si 반도체층의 광전류에 의한 누설전류를 최소화시킬 수 있는 에치백형의 박막 트랜지스터를 제공함에 그 특징을 두고 있다. 이러한 차광부재의 설치는 박막 트랜지스터 제조공정중 레티클을 하나만 바꾸면 되므로 매우 간단할 뿐만 아니라, 광을 효과적으로 차단시킬 수 있다.The present invention is characterized by providing an etch-back type thin film transistor capable of minimizing a leakage current due to a photocurrent of a relatively thick a-Si semiconductor layer by providing a light shielding member. The provision of such a light shielding member is not only very simple because it requires only one reticle to be changed during the manufacturing process of the thin film transistor, but also effectively blocks the light.
상기 차광 부재로는 크롬과 같이 전도성이 낮은 금속이나 아크릴 수지에 카본블랙이 분사된 유기 물질로 제조된 블랙 마스크를 사용할 수 있다. 그 중에서도 유기물질로 이루어진 블랙 마스크가 강한 광원으로부터 발생되는 광전류를 보다 효과적으로 차단할 수 있으므로 보다 바람직하다.As the light shielding member, a black mask made of an organic material having a low conductivity such as chromium or carbon black sprayed on an acrylic resin may be used. Among them, a black mask made of an organic material is more preferable because it can more effectively block photocurrent generated from a strong light source.
제3도는 본 발명에 따른 박막 트랜지스터의 구조를 나타낸 것으로서, 이를 참조하여, 본 발명의 박막 트랜지스터의 제조방법을 살펴보면 다음과 같다.FIG. 3 shows a structure of a thin film transistor according to the present invention. Referring to FIG. 3, a method of manufacturing the thin film transistor of the present invention will be described below.
후방 광원의 조사 영역을 제외한 기판(1) 상부에 제1차광부재(7)를 형성하며, 그 상부에는 제1절연층(8)과 게이트 전극(2)을 순차적으로 형성한다. 게이트 전극의 형성 물질로는 Cr, Ta, Al 등과 같이 저항이 비교적 작은 금속을 사용한다.The first light blocking member 7 is formed on the substrate 1 except for the irradiation region of the back light source and the first insulating layer 8 and the gate electrode 2 are sequentially formed thereon. As a material for forming the gate electrode, a metal having a relatively small resistance such as Cr, Ta, or Al is used.
상기 게이트 전극(2)상에 게이트 절연막인 SiNx층(3), a-Si 반도체층(4) 및 n+a-Si 반도체층(5)을 연속적으로 성막한다. 이 때 n+a-Si 반도체층(5)은 a-Si 반도체층(4)에 인을 도핑하여 형성시킨다. 여기에서 저저항의 n+a-Si 반도체층은 전자에 의한 온(on) 전류의 확보, 정공에 의한 오프(off) 전류의 저감에 중요한 역할을 한다.A SiNx layer 3, an a-Si semiconductor layer 4, and an n + a-Si semiconductor layer 5, which are gate insulating films, are sequentially formed on the gate electrode 2. At this time, the n + a-Si semiconductor layer 5 is formed by doping phosphorus in the a-Si semiconductor layer 4. Here, the n + a-Si semiconductor layer of low resistance plays an important role in securing on current by electrons and reducing off current due to holes.
상기 a-Si 반도체층(4) 상부에 소오스/드레인 전극(6)을 성막하고, 그 일부 영역을 제거하여 패터닝한다. 얻어진 소오스/드레인 전극(6)을 에칭 마스크로 사용하여 n+a-Si 반도체층(5)을 식각한다. 이때 소오스/드레인 전극의 형성물질로는 Cr, Ti, Al등을 사용한다.A source / drain electrode 6 is formed on the a-Si semiconductor layer 4, and a part of the source / drain electrode 6 is removed and patterned. The n + a-Si semiconductor layer 5 is etched using the obtained source / drain electrode 6 as an etching mask. At this time, Cr, Ti, Al or the like is used as a material for forming the source / drain electrodes.
상기 결과물 상부에 제3절연층(8')을 도포하며, 그 상부에 제2차광부재(9)를 설치함으로써 본 발명의 박막 트랜지스터를 완성한다. 여기에서 화살표는 광의 조사방향을 표시한 것이다.A third insulating layer 8 'is coated on the resultant structure, and a second light shielding member 9 is disposed on the third insulating layer 8' to complete the thin film transistor of the present invention. Here, the arrow indicates the direction of light irradiation.
제1기판상에 전극층과 상기 박막 트랜지스터를 형성한 다음, 이 기판위에 스페이서를 분사한다. 제2기판에 블랙 매트릭스, 칼라필터 및 전극층을 형성한 다음, 이 기판 상부에 실란트를 도포한다. 그 후 이 제2기판을 상기 제1기판과 접합하여 공셀을 제조한다.The electrode layer and the thin film transistor are formed on the first substrate, and then the spacer is sprayed onto the substrate. A black matrix, a color filter, and an electrode layer are formed on a second substrate, and then a sealant is applied on the substrate. Thereafter, the second substrate is bonded to the first substrate to produce a free cell.
얻어진 공셀에 고분자/액정 조성물을 주입한 다음, 자외선을 조사하면 본 발명의 고분자 분산형 액정표시장치가 제조된다.The polymer / liquid crystal composition is injected into the obtained vacant cells and then irradiated with ultraviolet rays to produce the polymer dispersed liquid crystal display device of the present invention.
본 발명에서 사용되는 투사 광학계는 제4도에 도시된 바와 같다.The projection optical system used in the present invention is as shown in FIG.
광원(10)으로부터 조사된 백색광종 적외선 일부는 콜드 미러(11)에서 커팅된다. 미러(12)에서 적색(R)광은 투과, 녹색(G) 및 청색(B)광은 반사되고, 디크로익 미러(12')에서 녹색(G)광은 반사, 청색(B)광은 투과된다. 또한 디크로익 미러(12")에서 적색(R)광은 투과, 녹색(G)광은 반사되고, 디크로익 미러(12"')에서 청색(B)광은 투과, 녹색(G)광 및 적색(B)광은 반사된다. 그 후, 광이 합성되어 화상이 스크린에 재현된다. 이 때 각 칼라는 녹색, 청색 및 적색의 투과되는 광량에 의하여 결정된다. 여기에서, 16, 17 및 18은 적색, 녹색 및 청색 화상 생성수단을 각각 나타내며, 13, 14, 15 및 19는 전반사미러, 콜리메이션 렌즈, 콜렉션 렌즈 및 투사렌즈를 각각 나타낸다.A part of the white infrared light irradiated from the light source 10 is cut in the cold mirror 11. The red (R) light is transmitted through the mirror 12, the green (G) light and the blue (B) light are reflected, the green (G) light is reflected by the dichroic mirror 12 ' . The red (R) light is transmitted through the dichroic mirror 12 "and the green (G) light is reflected. The blue (B) light is transmitted through the dichroic mirror 12" And red (B) light are reflected. Thereafter, light is synthesized and the image is reproduced on the screen. At this time, each color is determined by the amount of light transmitted through green, blue, and red. Reference numerals 16, 17, and 18 denote red, green, and blue image generating means, and reference numerals 13, 14, 15, and 19 denote a total reflection mirror, a collimation lens, a collection lens, and a projection lens, respectively.
이하, 본 발명을 실시예를 들어 상세히 설명하기로 하되, 본 발명이 반드시 이에 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to examples, but the present invention is not necessarily limited thereto.
[실시예 1][Example 1]
아크릴계 고분자 모노머와 액정 모노머를 20 : 80 중량비로 혼합하여 고분자/액정 조성물을 준비하였다.The acrylic polymer monomer and the liquid crystal monomer were mixed at a weight ratio of 20:80 to prepare a polymer / liquid crystal composition.
차광부재가 형성된 에치백형 박막 트랜지스터는 다음과 같은 방법에 따라 제조하였다.The etchback type thin film transistor having the light shielding member was manufactured according to the following method.
후방광원의 조사 영역을 제외한 유리기판위에 제1차광부재를 형성하였으며, 그 상부에 SiNx층을 도포하였다. 이 SiNx층 상부에는 Cr을 이용하여 게이트 전극을 형성하였다.A first light shielding member was formed on a glass substrate except an irradiation region of a back light source, and a SiNx layer was coated thereon. A gate electrode was formed on the SiNx layer using Cr.
상기 게이트 전극 상부에 SiNx층, a-Si 및 n+a-Si 반도체층을 연속적으로 성막시켰다. 이어서, Al을 이용한 소오스/드레인 전극을 형성하고, 이를 패터닝하였다. 얻어진 소오스/드레인 전극을 에칭 마스크로 사용하여 상기 n+a-Si 반도체층을 식각하였다.An SiNx layer, an a-Si layer and an n + a-Si semiconductor layer were successively formed on the gate electrode. Then, source / drain electrodes using Al were formed and patterned. The n + a-Si semiconductor layer was etched using the obtained source / drain electrode as an etching mask.
상기 결과물 상부에 절연층을 도포하였으며, 그 상부에 상기 제1차광부재와 동일한 물질로 이루어진 제2차광 부재를 형성하였다. 이 때 차광 부재로는 아크릴 수지에 카본블랙이 분산된 물질로 이루어진 유기 블랙 마스크를 이용하였다.An insulating layer was coated on the resultant product, and a second light shielding member made of the same material as the first light shielding member was formed thereon. At this time, an organic black mask made of a material in which carbon black is dispersed in acrylic resin was used as the light shielding member.
유리기판상에 상기 에치백형 박막 트랜지스터와 전극층을 형성하였고, 이 유리기판상에 스페이서를 균일하게 도포시켰다. 이 유리기판을 블랙 매트릭스, 칼라필터 및 전극층이 형성되어 있는 다른 유리기판과 접합하여 공샐을 만들었다. 이렇게 얻어진 공셀에 준비된 상기 고분자/액정 조성물을 주입하였다. 여기에 자외선을 조사하여 고분자 분산형 액정표시소자를 완성하였다.The etchback type thin film transistor and the electrode layer were formed on a glass substrate, and the spacer was uniformly coated on the glass substrate. This glass substrate was bonded to another glass substrate on which a black matrix, a color filter and an electrode layer were formed to make an air gap. The polymer / liquid crystal composition thus prepared was injected into the thus obtained public cell. And then irradiated with ultraviolet rays to complete a polymer dispersed liquid crystal display device.
상기 방법에 따라 얻어진 액정표시장치를 제3도에 도시된 바와 같은 투사 광학계에 장착시켰다. 광원으로부터 입사된 백색광은 디크로익 미러를 통하여 각각의 칼라를 띠는 광으로 스플릿된 후 다시 합쳐져서 스크린에 투사되었다.The liquid crystal display obtained by the above method was mounted on a projection optical system as shown in Fig. The white light incident from the light source was split into the light of each color through the dichroic mirror, then combined again and projected onto the screen.
[실시예 2][Example 2]
크롬으로 이루어진 차광 부재를 사용한 것을 제외하고는, 실시예 1과 동일한 방법으로 실시하였다.Except that a light-shielding member made of chrome was used.
[비교예][Comparative Example]
차광 부재가 설치되어 있지 않는 것을 제외하고는, 실시예 1과 동일한 방법으로 실시하였다.The procedure of Example 1 was repeated except that no light shielding member was provided.
상기 실시예 및 비교예에 따른 고분자 분산형 액정표시장치의 누설전류 및 화면의 조도를 측정하였다. 그 측정 결과를 다음의 표 1에 나타내었다.The leakage current and the illuminance of the screen of the polymer dispersed liquid crystal display device according to the Examples and Comparative Examples were measured. The measurement results are shown in Table 1 below.
상기 표 1에서 알 수 있는 바와 같이, 실시예 1의 경우는 누설전류가 매우 작기 때문에 화면이 떨리는 플리커 현상이 거의 나타나지 않았으며, 화면의 조도가 매우 높았다. 또한 스위칭비가 10 이상으로 매우 커서 구동이 비교적 수월하였다. 실시예 2의 경우는 실시예 1의 경우에 비해 누설전류가 약간 상승하였고, 조도는 약간 저하되었다.As can be seen from the above Table 1, in the case of Embodiment 1, since the leakage current is very small, flicker phenomenon in which the screen shakes hardly occurs, and the illuminance of the screen is very high. In addition, And the driving was relatively easy. In the case of Example 2, the leakage current slightly increased and the illuminance slightly decreased as compared with the case of Example 1.
상기 결과로부터, 유기물질로 이루어진 차광부재를 사용한 실시예 1의 경우가 크롬으로 형성된 차광부재를 사용한 실시예 2의 경우보다 광전류가 보다 효과적으로 차단됨을 알 수 있었다.From the above results, it was found that the photocurrent was more effectively blocked in Example 1 using the light-shielding member made of organic material than in Example 2 using the light-shielding member formed of chromium.
한편, 비교예의 경우는 누설전류가 커서 화면의 플리커 현상이 심하게 나타났으며, 화면의 조도가 급격히 저하되었다.On the other hand, in the case of the comparative example, the flicker phenomenon of the screen was markedly increased due to the large leakage current, and the illuminance of the screen rapidly deteriorated.
본 발명에 따르면, a-Si 반도체층의 광전류에 의한 누설전류 발생이 대폭적으로 감소되기 때문에 플리커 발생이 거의 없고 구동 IC에 걸리는 전압도 최대가 되어 고휘도의 화면 구현이 가능하다.According to the present invention, generation of leakage current due to the photocurrent of the a-Si semiconductor layer is greatly reduced, flicker is hardly generated, and the voltage applied to the driving IC is also maximized, thereby realizing a high brightness screen.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020347A KR100190043B1 (en) | 1996-06-07 | 1996-06-07 | Thin film transistor and lcd using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020347A KR100190043B1 (en) | 1996-06-07 | 1996-06-07 | Thin film transistor and lcd using it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006527A KR980006527A (en) | 1998-03-30 |
| KR100190043B1 true KR100190043B1 (en) | 1999-07-01 |
Family
ID=19461095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020347A KR100190043B1 (en) | 1996-06-07 | 1996-06-07 | Thin film transistor and lcd using it |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190043B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471771B1 (en) * | 1996-12-23 | 2005-07-07 | 삼성전자주식회사 | Data-open free thin film transistor liquid crystal display device using light shielding film |
| KR101237429B1 (en) | 2012-05-03 | 2013-02-26 | 김우협 | Pot of sealing type |
-
1996
- 1996-06-07 KR KR1019960020347A patent/KR100190043B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006527A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI250346B (en) | Liquid crystal display apparatus and manufacturing method therefor | |
| US7609342B2 (en) | Liquid crystal display for enhancing reflection and method of manufacturing the same | |
| TW201142451A (en) | Exposure device and method of producing an active matrix display device | |
| CN101685262A (en) | Method of producing micro-lens-carrying display panel and display unit and exposure system | |
| JP2849492B2 (en) | Projection type liquid crystal display | |
| US6556267B2 (en) | Liquid crystal display and projector using the same | |
| KR100190043B1 (en) | Thin film transistor and lcd using it | |
| JPH021816A (en) | Liquid crystal display device | |
| US20080174723A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| US20220252942A1 (en) | Display panel and manufacturing method therefor, and display apparatus | |
| JPH0430140A (en) | Projection type color liquid crystal display device | |
| JPH0212224A (en) | Liquid crystal display device | |
| JPH09258207A (en) | Color liquid crystal display device | |
| KR20030058727A (en) | reflective type LCD and method for fabricating the same | |
| JP2000162643A (en) | Liquid crystal display device and its manufacture | |
| CN100523939C (en) | Manufacture method of display faceplate with microlens array, display device and exposure device | |
| KR100464291B1 (en) | Polymer dispersed liquid crystal panel and image projection apparatus using the same and manufacturing method thereof | |
| JP4101341B2 (en) | Electro-optical device and projection device | |
| JP3849655B2 (en) | Projection display | |
| JPH07306402A (en) | Reflection type liquid crystal display device | |
| JP2817735B2 (en) | Liquid crystal device | |
| JP3269833B2 (en) | Projection display device | |
| JP3649799B2 (en) | Display device | |
| JPH11281943A (en) | Film thickness setting method of liquid crystal display device and liquid crystal display device | |
| JP2001215531A (en) | Liquid crystal device, projection type display device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 17 |
|
| EXPY | Expiration of term |