KR100189994B1 - 동 데코레이션 장치 및 동 데코레이팅 방법 - Google Patents

동 데코레이션 장치 및 동 데코레이팅 방법 Download PDF

Info

Publication number
KR100189994B1
KR100189994B1 KR1019950052723A KR19950052723A KR100189994B1 KR 100189994 B1 KR100189994 B1 KR 100189994B1 KR 1019950052723 A KR1019950052723 A KR 1019950052723A KR 19950052723 A KR19950052723 A KR 19950052723A KR 100189994 B1 KR100189994 B1 KR 100189994B1
Authority
KR
South Korea
Prior art keywords
wafer
copper
electrolytic material
plate
lower plate
Prior art date
Application number
KR1019950052723A
Other languages
English (en)
Other versions
KR970053236A (ko
Inventor
박재근
이곤섭
정재경
허태열
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950052723A priority Critical patent/KR100189994B1/ko
Publication of KR970053236A publication Critical patent/KR970053236A/ko
Application granted granted Critical
Publication of KR100189994B1 publication Critical patent/KR100189994B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

동(Cu) 데코레이션 장치와 동 데코레이팅 방법에 관하여 개시한다. 이는 동(Cu) 데코레이션 장치 내의 웨이퍼 장착부에 더미 웨이퍼를 장착하는 제1 단계와, 더미 웨이퍼가 장착된 데코레이션 장치 내에 전해 물질을 주입하는 제2 단계와, 전해 물질을 주입하고 일정 시간이 경과한 후, 더미 웨이퍼를 탈착하는 제3 단계와, 더미 웨이퍼가 장착되었던 웨이퍼 장착부에 평가 대상 산화막질이 형성되어 있는 목적 웨이퍼를 장착하는 제4 단계, 및 상부 플레이트와 하부 플레이트에 외부 전압을 인가하는 제5 단계를 포함하여 진행하는 것을 특징으로 한다. 이로써, 종래의 평가 방법에서 필요한 커패시터의 게이트를 패터닝하는 공정을 생략할 수 있고, 산화막의 결함 부위를 웨이퍼 상에서 구별해낼 수 있음으로써 FIB 와 TEM을 이용하여 산화막 결함의 표면 지형을 관찰할 수 있는 효과가 있다. 더불어 가시적으로 산화막 결함 밀도를 계산할 수 있으므로 공정 진행 중 모니터할 수 있는 가능성을 제공하는 효과도 있다.

Description

동(Cu) 데코레이션 장치 및 동 데코레이팅 방법
제1도는 본 발명의 제1 목적을 달성하기 위한 일 실시예인 산화막이 형성된 웨이퍼 상부에 동(Cu)을 데코레이팅하는 장치의 단면도이다.
제2도는 상기 동(Cu) 데코레이션 장치 중 상부 플레이트의 평면도이다.
제3도는 본 발명의 제2 목적인 웨이퍼 상부에 형성된 산화막 결함부 상에 동(Cu)을 데코레이팅하는 방법의 순서도이다.
제4도는 본 발명이 제공하는 장치와 방법을 이용하여 동(Cu)을 데코레이팅 함으로써, 웨이퍼 상부에 형성된 산화막질을 평가하는 방법의 개략적인 순서도이다.
본 발명은 반도체 제조 공정 중, 웨이퍼 상부에 형성된 산화막질을 평가하기 위해서, 특히 동(Cu) 데코레이션 장치와 상기 장치를 이용하여 동(Cu)을 데코레이팅하는 방법에 관한 것이다.
종래에는 반도체 제조 공정 중, 웨이퍼 상에 형성한 산화막질은 동일 웨이퍼의 일부분에 형성한 소자, 예컨대 MOS 커패시터를 이용하여 평가한다. 이때, 상기 산화막질의 평가는 상기 커패시터에서 10㎂ 이하의 누설 전류에 대한 산화막의 항복 전압을 측정함으로 이루어진다.
그러나, 전술한 종래의 산화막질의 평가 방법은 산화막의 항복 전압을 측정하기 위해서 알루미늄(Al) 또는 폴리실리콘을 이용한 게이트를 별도로 패터닝하여야 하는 번거로움이 있다. 또한, 이 방법은 산화막의 적층도를 상대적으로 비교할 수 있으나, 산화막의 적층도가 떨어지면 산화막의 결함에 대한 표면 지형(Morphology) 분석을 할 수 없는 단점이 있다.
본 발명은 전술한 종래의 산화막질을 평가하는 방법이 갖는 문제점을 해결하기 위하여, 웨이퍼에 형성된 산화막 결함부에 동(Cu)을 데코레이팅하는 장치를 제공함에 제1 목적이 있으며, 상기 제1 목적에 의해 제공된 장치를 이용한 동 데코레이팅 방법을 제공함에 제2 목적이 있다. 이러한 상기 본 발명의 제1 목적에 의해 제공된 장치를 이용하고 제2 목적에 의해 제공된 방법으로 웨이퍼 상부의 소정 영역에 동(Cu)을 데코레이팅 함으로써, 웨이퍼 상부에 형성된 산화막질을 평가할 수 있다.
상기 본 발명의 제1 목적을 달성하기 위하여, 동(Cu) 데코레이션 장치에 있어서, 동(Cu)으로 이루어진 하부 플레이트, 상기 하부 플레이트 상에 웨이퍼를 장착할 수 있도록 소정 간격을 두고 이격되어 설치되며 미세한 구멍이 복수개가 형성되고 그 상부에 전해 물질이 채워지는 동(Cu)으로 이루어진 상부 플레이트, 상기 결과물 장치의 상부를 고정시키기 위해 상기 상부 플레이트 상의 양 끝에 설치된 캡핑부, 상기 결과물 장치 전체를 지지하기 위해 상기 하부 플레이트, 상부 플레이트 및 캡핑부의 양 측벽 상에 설치된 주 몸체부 및 상기 결과물 장치에 전압을 인가하기 위하여 상기 하부 플레이트의 하부면과 상기 상부 플레이트의 상부면 각각에 접속된 접속 단자를 구비하는 것을 특징으로 하는 동(Cu) 데코레이션 장치를 제공한다.
이때, 상기 전해 물질은 메탄올을 이용하는 것이 바람직하다.
상기 본 발명의 제2 목적을 달성하기 위하여, 웨이퍼 상에 형성된 산화막 결함부에 동(Cu)을 데코레이팅하는 방법에 있어서, 상기 본 발명의 제1의 목적을 달성하기 위하여 제공되는 동(Cu) 데코레이션 장치 내에 구비된 웨이퍼 장착부에 더미 웨이퍼를 장착하는 제1 단계, 상기 더미 웨이퍼가 장착된 데코레이션 장치 내에 전해 물질을 주입하는 제2 단계, 상기 전해 물질을 주입하고 일정 시간이 경과한 후, 상기 더미 웨이퍼를 탈착하는 제3 단계, 상기 더미 웨이퍼가 장착되었던 웨이퍼 장착부에 평가 대상 산화막질이 형성되어 있는 목적 웨이퍼를 장착하는 제4 단계 및 상기 상부 플레이트와 하부 플레이트에 외부 전압을 인가하는 제5 단계를 포함하여 진행하는 것을 특징으로 하는 동(Cu) 데코레이팅 방법을 제공한다.
이때, 상기 제3 단계의 더미 웨이퍼는 상기 전해 물질을 주입한 후 동(Cu)이 동이온(Cu2+)으로 이온화하는데 충분한 시간이 경과한 후에 탈착하는 것이 바람직하다. 한편, 상기 전해 물질은 메탄올을 이용할 수 있다.
웨이퍼 상부에 형성된 산화막질의 평가는 상기 본 발명의 제1 목적을 달성하기 위하여 제공되는 동(Cu) 데코레이션 장치를 이용하고, 상기 본 발명의 제2 목적을 달성하기 위하여 제공되는 동(Cu) 데코레이팅 방법을 이용하여 상기 웨이퍼 상부의 산화막 결함부 상에 동(Cu)을 데코레이팅하는 단계와, 상기 동(Cu)이 데코레이팅된 웨이퍼를 상기 동(Cu) 데코레이션 장치로부터 탈착한 후, 결과물 웨이퍼 상에 동(Cu)이 데코레이팅된 상태를 관찰하는 단계와, 상기 동(Cu)이 데코레이팅된 산화막 결함부를 FIB(Focus Ion Beam)를 이용하여 격리하는 단계, 및 상기 FIB를 이용하여 제작한 TEM 박막으로 상기 산화막 결함부 상에 데코레이팅된 동을 관찰하여 산화막질을 평가하는 단계를 포함하여 진행함으로써 웨이퍼 상부에 형성된 산화막질을 평가할 수 있다.
이하, 첨부 도면을 참조하여 본 발명을 더욱 구체적으로 설명하기로 한다.
첨부 도면 제1도는 본 발명의 제1 목적을 달성하기 위한 일 실시예인 산화막이 형성된 웨이퍼 상부에 동(Cu)을 데코레이팅하는 장치의 단면도이다.
이는 하부 플레이트(10), 웨이퍼 장착부(15), 상부 플레이트(20), 캡핑부(25), 주 몸체부(30), 전기 접속 단자(40 및 45)로 구성된다. 이때, 도면 부호 A'', B, C 및 D는 상기 하부 플레이트(10), 웨이퍼 장착부(15), 상부 플레이트(20) 및 캡핑부(25) 각각의 두께를 표현하며, E 및 F는 상기 주 몸체부(30) 및 캡핑부(25) 각각의 폭을 표현한다.
상기 하부 플레이트(10) 상에 웨이퍼를 장착할 수 있도록 상기 간격(B)을 두고 이격되어 상부 플레이트(20)를 설치한다. 이때, 상기 하부 플레이트(10)와 상부 플레이트(20)는 동(Cu)을 이용하여 형성한다.
상기 웨이퍼 장착부(15)에 웨이퍼를 장착하고 데코레이팅할 때, 데코레이팅 장치의 상부를 고정시키기 위해 캡핑부(25)를 상기 상부 플레이트(20) 상의 양 끝에 설치하고, 상기 결과물 장치 전체를 지지하기 위해 주 몸체부(30)를 상기 하부 플레이트(10), 상부 플레이트(20) 및 캡핑부(25)의 양 측벽 상에 설치한다. 이때, 상기 캡핑부(25)와 주 몸체부(30)는 테프론(Teflon)을 이용하여 형성한다.
상기 결과물 장치에 외부 전압 공급원(35)으로부터 전압을 인가하기 위하여 상기 하부 플레이트(10)의 하부면과 상부 플레이트(20)의 상부면 각각에 접속된 접속 단자(40 및 45)를 구비할 수 있다.
첨부 도면 제2도는 상기 동(Cu) 데코레이션 장치 중 상부 플레이트의 평면도이다.
이는 복수개의 구멍(17)이 평면상에 산재되어 형성되어 있다. 이때, 도면 부호 G 및 H는 상기 상부 플레이트(15) 및 구멍(17) 각각의 직경을 표현한다. 한편, 상기 상부 플레이트(20) 상에 형성된 복수개의 구멍(17)의 직경(H)이 균일함을 요하지 않지만, 상기 장치 내에서 동이온(Cu2+)을 보다 효과적으로 생성하기 위해서는 그 직경이 작으면서, 개수는 많음이 바람직하다.
첨부 도면 제3도는 본 발명의 제2 목적인 웨이퍼 상부에 형성된 산화막 결함부 상에 동(Cu)을 데코레이팅하는 방법의 순서도이다. 이하 설명에서 참조 부호는 제1도를 참조하여 기재한다.
이는 상기 제1도에 도시한 동(Cu) 데코레이션 장치 내에 구비된 웨이퍼 장착부(15)에 더미 웨이퍼(도시되지 아니함)를 장착하는 단계, 상기 더미 웨이퍼(도시되지 아니함)가 장착된 데코레이션 장치 내에 전해 물질(도시되지 아니함)을 주입하는 단계, 상기 전해 물질(도시되지 아니함)을 주입하고 일정 시간이 경과한 후, 상기 더미 웨이퍼(도시되지 아니함)를 평가 대상 산화막질이 형성된 웨이퍼(도시되지 아니함)로 교체하는 단계 및 상기 상부 플레이트(20)와 하부 플레이트(10)에 외부 전압을 인가하는 단계를 진행함으로써 웨이퍼(도시되지 아니함)에 동(Cu)을 데코레이팅한다.
한편, 상기 데코레이팅 장치 및 방법에서 이용하는 더미 웨이퍼는 전해 물질을 주입한 후, 일정 시간이 경과하기를 기다리는 이유는 동(Cu)이 동이온(Cu2+)으로 이온화하는데 충분한 시간을 확보하기 위함에 있다. 그리고 상기 전해 물질로는, 예컨대 메탄올을 이용할 수 있다.
첨부 도면 제4도는 본 발명에서 제공하는 장치와 방법을 이용하여 동(Cu)을 데코레이팅 함으로써, 웨이퍼 상부에 형성된 산화막질을 평가하는 방법의 순서도이다.
이는 상기 동(Cu) 데코레이션 장치와 상기 동(Cu) 데코레이팅 방법을 이용하여 웨이퍼 상부의 산화막 결함부 상에 동(Cu)을 데코레이팅하는 단계, 상기 동(Cu)이 데코레이팅된 웨이퍼를 데코레이션 장치로부터 탈착한 후, 결과물 웨이퍼 상부에 동(Cu)이 데코레이팅된 상태를 관찰하는 단계, 상기 동(Cu)이 데코레이팅된 산화막 결함부를 FlB(Focus Ion Beam)를 이용하여 격리하는 단계, 및 상기 FIB를 이용하여 제작한 TEM 박막으로 상기 산화막 결함부 상에 데코레이팅된 동(Cu)을 관찰하는 단계를 진행함으로써 웨이퍼 상부에 형성된 산화막질을 평가한다.
상기한 바와 같이 본 발명에 의한 동(Cu) 데코레이션 장치 및 그 장치를 이용하여 산화막 결함부 상에 동을 데코레이팅하는 방법을 이용하게 되면, 웨이퍼 상부의 소정 영역에 형성된 산화막질에 대한 평가를 위해서 진행되는 커패시터의 게이트를 패터닝하는 종래의 공정을 생략할 수 있고, 산화막의 결함 부위를 웨이퍼 상에서 쉽게 구별해낼 수 있음으로써 FIB 와 TEM(Transmission Electron Microscopy)을 이용하여 산화막 결함의 표면 지형을 관찰할 수 있는 효과가 있다. 더불어 가시적으로 산화막 결함 밀도를 계산할 수 있으므로 공정 진행 중에도 산화막에 대한 결함여부를 모니터할 수도 있는 장점을 가진다.
본 발명은 전술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 많은 변형이 당 분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

Claims (5)

  1. 동(Cu) 데코레이션 장치에 있어서, 동(Cu)으로 이루어진 하부 플레이트, 상기 하부 플레이트 상에 웨이퍼를 장착할 수 있도록 소정 간격을 두고 이격되어 설치되며, 미세한 구멍이 복수개가 형성되고 그 상부에 전해 물질이 채워지는 동(Cu)으로 이루어진 상부 플레이트, 상기 결과물 장치의 상부를 고정시키기 위해 상기 상부 플레이트 상의 양 끝에 설치돤 캡핑부, 상기 결과물 장치 전체를 지지하기 위해 상기 하부 플레이트, 상부 플레이트 및 캡핑부의 양 측벽 상에 설치된 주 몸체부 및 상기 결과물 장치에 전압을 인가하기 위하여 상기 하부 플레이트의 하부면과 상기 상부 플레이트의 상부면 각각에 접속된 접속 단자를 구비하는 것을 특징으로 하는 동(Cu) 데코레이션 장치.
  2. 제1항에 있어서, 상기 전해 물질은 메탄올을 이용하는 것을 특징으로 하는 동(Cu) 데코레이팅 방법.
  3. 웨이퍼 상부에 동(Cu)을 데코레이팅하는 방법에 있어서, 동(Cu)으로 이루어진 하부 플레이트와, 상기 하부 플레이트 상에 웨이퍼를 장착할 수 있도록 소정 간격을 두고 이격되어 설치되며, 미세한 구멍이 복수개가 형성되고 그 상부에 전해 물질이 채워지는 동(Cu)으로 이루어진 상부 플레이트와, 상기 결과물 장치의 상부를 고정시키기 위해 상기 상부 플레이트 상의 양 끝에 설치된 캡핑부와, 상기 결과물 장치 전체를 지지하기 위해 상기 하부 플레이트, 상부 플레이트 및 캡핑부의 양 측벽 상에 설치된 주 몸체부 및 상기 결과물 장치에 전압을 인가하기 위하여 상기 하부 플레이트의 하부면과 상기 상부 플레이트의 상부면 각각에 접속된 접속 단자를 포함하여 구비하는 동(Cu) 데코레이션 장치 내의 웨이퍼 장착부에 더미 웨이퍼를 장착하는 제1 단계, 상기 더미 웨이퍼가 장착된 데코레이션 장치 내에 전해 물질을 주입하는 제2 단계, 상기 전해 물질을 주입하고 일정 시간이 경과한 후, 상기 더미 웨이퍼를 탈착하는 제3 단계, 상기 더미 웨이퍼가 장착되었던 웨이퍼 장착부에 평가 대상 산화막질이 형성되어 있는 목적 웨이퍼를 장착하는 제4 단계 및 상기 상부 플레이트와 하부 플레이트에 외부 전압을 인가하는 제5 단계를 포함하여 진행하는 것을 특징으로 하는 동(Cu) 데코레이팅 방법.
  4. 제3항에 있어서, 상기 제3 단계의 더미 웨이퍼는 상기 전해 물질을 주입한 후 동(Cu)이 동이온(Cu2+)으로 이온화하는데 충분한 시간이 경과한 후에 탈착하는 것을 특징으로 하는 동(Cu) 데코레이팅 방법.
  5. 제3항에 있어서, 상기 전해 물질은 메탄올을 이용하는 것을 특징으로 하는 동(Cu) 데코레이팅 방법.
KR1019950052723A 1995-12-20 1995-12-20 동 데코레이션 장치 및 동 데코레이팅 방법 KR100189994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052723A KR100189994B1 (ko) 1995-12-20 1995-12-20 동 데코레이션 장치 및 동 데코레이팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052723A KR100189994B1 (ko) 1995-12-20 1995-12-20 동 데코레이션 장치 및 동 데코레이팅 방법

Publications (2)

Publication Number Publication Date
KR970053236A KR970053236A (ko) 1997-07-31
KR100189994B1 true KR100189994B1 (ko) 1999-06-01

Family

ID=19441891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052723A KR100189994B1 (ko) 1995-12-20 1995-12-20 동 데코레이션 장치 및 동 데코레이팅 방법

Country Status (1)

Country Link
KR (1) KR100189994B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476693B1 (ko) * 2002-12-11 2005-03-17 삼성전자주식회사 구리 데코레이션에 의한 기판 분석 장치
KR100503651B1 (ko) * 2002-11-26 2005-07-22 주식회사 실트론 전기적 특성 검사 후의 실리콘 웨이퍼의 결함 위치 표시방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503651B1 (ko) * 2002-11-26 2005-07-22 주식회사 실트론 전기적 특성 검사 후의 실리콘 웨이퍼의 결함 위치 표시방법
KR100476693B1 (ko) * 2002-12-11 2005-03-17 삼성전자주식회사 구리 데코레이션에 의한 기판 분석 장치

Also Published As

Publication number Publication date
KR970053236A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
EP1637893A4 (en) METHOD AND APPARATUS FOR TESTING THE ELECTRICAL CHARACTERISTICS OF AN OBJECT TESTED
TW341715B (en) Methods of analyzing wafer defects
KR970007381A (ko) 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
KR100189994B1 (ko) 동 데코레이션 장치 및 동 데코레이팅 방법
TW334608B (en) Contact opening test for semiconductor device
KR20030051180A (ko) 평가용 반도체장치의 제조방법
US6248601B1 (en) Fix the glassivation layer's micro crack point precisely by using electroplating method
US6261852B1 (en) Check abnormal contact and via holes by electroplating method
KR100872958B1 (ko) 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법
KR100476693B1 (ko) 구리 데코레이션에 의한 기판 분석 장치
KR100451489B1 (ko) 반도체소자의테스트패턴및그의형성방법
KR20000027539A (ko) 반도체 소자의 테스트 패턴 형성 방법
KR100611475B1 (ko) 전해식각 방법을 이용한 주사전자현미경 관찰용 시료 처리 방법 및 분리 패턴의 불량 분석 방법
KR0123851B1 (ko) 반도체소자에서 반도체기판의 결함분석방법
KR100784053B1 (ko) 실리콘 웨이퍼 결함 검출을 위한 구리 데코레이션 장치 및그 방법
JP2000252337A (ja) 絶縁膜の欠陥検知方法
JPS6326537B2 (ko)
JPH11287775A (ja) 結晶欠陥評価方法および結晶欠陥評価装置
KR100503651B1 (ko) 전기적 특성 검사 후의 실리콘 웨이퍼의 결함 위치 표시방법
KR100540062B1 (ko) 표면 분석을 위한 분석 시료 홀더 및 시료 준비 방법
KR20060118604A (ko) 다층구조의 가공층 처리 방법 및 장치
JPH02194636A (ja) 集積回路の解析方法
KR100293828B1 (ko) 반도체 소자의 패턴 손상 검출방법
KR100952043B1 (ko) 절연파괴전압 측정을 이용한 ｓｏｉ 웨이퍼의 결함검출방법 및 이를 위한 ｓｏｉ 웨이퍼와 그 제조방법
JPH0424940A (ja) Ｒｆ出力測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee