KR100189528B1 - 텔레비젼 수상기의 패턴표시회로 - Google Patents

텔레비젼 수상기의 패턴표시회로 Download PDF

Info

Publication number
KR100189528B1
KR100189528B1 KR1019950056561A KR19950056561A KR100189528B1 KR 100189528 B1 KR100189528 B1 KR 100189528B1 KR 1019950056561 A KR1019950056561 A KR 1019950056561A KR 19950056561 A KR19950056561 A KR 19950056561A KR 100189528 B1 KR100189528 B1 KR 100189528B1
Authority
KR
South Korea
Prior art keywords
television receiver
pattern
signal
video ram
address
Prior art date
Application number
KR1019950056561A
Other languages
English (en)
Other versions
KR970057706A (ko
Inventor
안덕용
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950056561A priority Critical patent/KR100189528B1/ko
Publication of KR970057706A publication Critical patent/KR970057706A/ko
Application granted granted Critical
Publication of KR100189528B1 publication Critical patent/KR100189528B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/66—Circuits for processing colour signals for synchronous demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

텔레비젼 영상신호를 색복조하고 A/D하여 먹싱한후 비디오램에 기록하는 텔레비젼수상기의 패턴표시방법에 있어서, 상기 합성영상신호의 HV동기를 카운터하여 메모리라이트 어드레스를 발생하고, 1H패턴신호를 검출하여 패턴위치를 검출하여, 상기 패턴에 대응하는 위치에 해당로우어드레스로 고정시켜 선택에 의해 동일 데이터를 반복리드하여 패턴을 표시토록 구성됨.

Description

텔레비젼 수상기의 패턴표시회로
제1도는 본 발명의 실시예에 따른 회로도
제2도는 본 발명의 실시예에 따른 위치 검출 파형도
제3도는 본 발명의 실시예에 따른 메모리 맵도
본 발명은 텔레비젼 내장 패턴발생장치에 관한 것으로, 특히 수평 영상 신호 기간내의 특정한 부분(패턴이 실린 1H기간)을 검출하여 메모리에 라이트한 후 리드시 반복 복사(read)함으로써, 1H신호를 전체 화면으로 디스플레이할 수 있도록 하는 텔레비젼 수상기의 패턴표시회로에 관한 것이다.
종래 텔레비젼수상기에서 패턴 발생장치를 내장할 경우 패턴신호에 따라 복잡한 회로가 많이 필요하기 때문에 보통 수직, 수평 라인으로만 구성된 단순 패턴이 대부분이고, 칼라 구현이 어려운 문제점이 있다.
따라서 본 발명의 목적은 메모리 내장 텔레비젼수상기에서 소정신호를 상기 메모리 영상신호중에 기록시켜 패턴신호의 위치를 검출하여 상기 메모리에 기록된 소정신호를 리드시 반복 리드함으로써 간단히 패턴을 구현할 수 있도록 하는 회로를 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로서, 합성 영상신호(VS)을 Y, R-Y, B-Y 및 H, V-SYNC로 분리하여 출력하는 색복조 및 동기분리부(100)와, 상기 분리된 Y, R-Y, B-Y신호를 디지털 신호로 변환하는 3채널 A/D변환기(102)와, 상기 3채널 D/A변환기(102)의 출력 3개의 신호를 다중화하는 멀티플렉서(104)와, 상기 멀티플렉서(104)에서 다중화된 영상신호를 저장하는 비디오램(108)과, 상기 비디오램(108)의 억세스를 제어하는 콘트롤러(106)으로 구성되며, 상기 비디오 램(108)에서 리드된 출력을 디믹싱하는 Y/C디멀티플렉서(110)와, 상기 Y/C디멀티플렉서(110)의 출력을 아나로그 신호로 변환하는 D/A변환기(112)와, 상기 아나로그화된 Y/C신호를 R, G, B 신호로 변환하여 CRT(116)에 제공하여 표시토록 하는 메트릭스회로(114)로 구성된다.
또한 색복조 및 동기분리부(100)에서 동기 분리된 H-SYNC로부터 시스템 클럭(fs)을 발생하는 PLL부(118)와, 상기 PLL부(118)에서 록킹된 H-SYNC와 동기분리 출력 V-SYNC로 상기 비디오램(108)의 라이트 어드레스를 제어하는 메모리 라이트 어드레스 발생기(120)와, 상기 비디로 램(108)의 리드 어드레스를 제어하는 메모리 리드 어드레스발생기(122)와, 상기 메모리 리드 어드레스발생기(122)는 그 내부에 V.H-SYNC로 수평위치를 검출하는 카운터와, 상기 메모리에서 리드어드레스의 로우 어드레스를 일정번지로 고정하는 로우 어드레스 고정부로 구성되어 있다.
상기 메모리 리드 어드레스 발생기(122)의 상기 로우 어드레스 고정부의 동작은 마이콤(124)에 의해 제어된다.
제2도는 본 발명에 따른 제1도의 메모리 리드 어드레스 발생기(122)의 내부 위치 검출 제어 타이밍도로서, (2a)는 TV영상신호의 8H기간에 (2b)와 같이 해당 위치에서 방송국에서 삽입한 패턴예를 도시한 것이다.
제3도는 본 발명에 따른 제1도의 메모리 리드 어드레스 발생기(122)의 메모리 맵핑예이다.
따라서 본 발명의 구체적 일실시예를 제1도-제3도를 참조하여 상세히 설명하면, 텔레비젼 합성영상신호(VS)을 색복조 및 동기분리부(100)에서 입력받아 색복조(Y, R-Y, B-Y)하여 동기신호(H, Ysync)로 분리하여 3채널 A/D변환기(102)와 멀티플렉서(104)를 거쳐 비디오램(108)에서 콘트롤러(106)의 제어에 의해 메모리한다. 상기 비디오램(108)에 라이트하는 수평동기신호(Hsync)에 의해 PLL부(118)에서 PLL로 발진하여 시스템 기준클럭(fs)을 만들고, 상기 시스템기준클럭(fs)에 록킹된 Hsync와 Vsync을 메모리 리드 어드레스발생기(122)에서 카운트하여 시작 포인트를 기준으로 칼럼어드레스를 증가시키고, 1라인 라이트가 완료되었을때 로우 어드레스를 1씩 증가시켜 입력데이타를 라이트한다.
상기 비디오 램(108)에 리드하는 방법은 상기와 동일한 방법으로 메모리 리드어드레스발생기(122)에서 발생되는 어드레스에 의해 지정된다. 그런데 패턴신호를 표시시키기 위하여 제2도와 같이 수평기간중에 8H기간을 VSYNC, HSYNC를 기준으로 카운터하여 위치 검출하고, 8H기간의 신호가 라이트된 어드레스를 리드할 때 리드 어드레스의 로우어드레스를 고정시킴으로써 즉, 로우어드레스 고정(301), 칼럼어드레스를 증가함으로써 8H기간의 패턴신호를 반복 리드할 수 있다. 상기의 동작에 의하여 1H기간의 신호를 전체화면으로 디스플레이 가능하여 패턴이 나타내며, 정상적인 TV방송출력과 패턴출력 선택은 마이콤(124)의 제어에 의해 이루워진다.
상기 비디오램(108)으로부터 리드된 신호는 Y/C디멀티플렉서(110)에서 디먹싱되어 D/A변환기(112)에서 아나로그화되고, 메트릭스회로(114)에서 R.G.B로 변환하여 CRT(116)에서 표시한다.
상술한 바와같이 영상신호내에 기록된 패턴신호를 재생하기 때문에 별도의 부가 회로없이 다양한 패턴의 구현이 가능하며, 별도의 패턴 발생기 장비가 없어도 TV세트의 정밀한 조정이나, 측정이 가능한 이점이 있다.

Claims (3)

  1. 텔레비젼 영상신호를 색복조하고 A/D하여 먹싱한후 비디오램에 기록하는 텔레비젼수상기의 패턴표시회로에 있어서, 상기 합성영상신호의 HV동기를 카운터하여 메모리라이트 어드레스를 발생하는 제1수단과, 1H패턴신호를 검출하는 위치검출수단과, 해당로우어드레스를 고정하는 메모리 리드어드레스 발생수단과, 상기 동작을 선택하는 선택수단으로 구성됨을 특징으로 하는 텔레비젼수상기의 패턴표시회로.
  2. (정정)텔레비젼 영상신호를 색복조하고 A/D하여 먹싱한후 비디오램에 기록하는 텔레비젼수상기의 패턴표시회로에 있어서, 상기 텔레비젼수상기의 합성 영상신호(VS)를 Y, R-Y, B-Y 및 H, V-SYNC로 분리하여 출력하는 색복조 및 동기분리부(100)와, 상기 분리된 Y, R-Y, B-Y신호를 디지털 신호로 변환하는 3채널 A/D변환기(102)와, 상기 3채널 D/A변환기(102)의 출력 3개의 신호를 다중화하는 멀티플렉서(104)와, 상기 멀티플렉서(104)에서 다중화된 영상신호를 저장하는 비디오램(108)과, 상기 비디오램(108)의 억세스를 제어하는 콘트롤러(106)으로 구성되며, 상기 비디오 램(108)에서 리드된 출력을 디믹싱하는 Y/C디멀티플렉서(110)와, 상기 Y/C디멀티플렉서(110)의 출력을 아나로그 신호로 변환하는 D/A변환기(112)와, 상기 아나로그화된 Y/C신호를 R, G, B 신호로 변환하여 CRT(116)에 제공하여 표시토록 하는 메트릭스회로(114)로 구성됨을 특징으로 하는 텔레비젼수상기의 패턴표시회로.
  3. (정정) 제2항에 있어서, 상기 색복조 및 동기분리부(100)에서 동기 분리된 H-SYNC로부터 시스템 클럭(fs)을 발생하는 PLL부(118)와, 상기 PLL부(118)에서 록킹된 H-SYNC와 동기분리 출력 V-SYNC로 상기 비디오램(108)의 라이드 어드레스를 제어하는 메모리 라이트 어드레스 발생기(120)와, 상기 비디오 램(108)의 리드 어드레스를 제어하는 메모리 리드 어드레스발생기(122)를 더추가함을 특징으로 하는 텔레비젼수상기의 패턴표시회로.
KR1019950056561A 1995-12-26 1995-12-26 텔레비젼 수상기의 패턴표시회로 KR100189528B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056561A KR100189528B1 (ko) 1995-12-26 1995-12-26 텔레비젼 수상기의 패턴표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056561A KR100189528B1 (ko) 1995-12-26 1995-12-26 텔레비젼 수상기의 패턴표시회로

Publications (2)

Publication Number Publication Date
KR970057706A KR970057706A (ko) 1997-07-31
KR100189528B1 true KR100189528B1 (ko) 1999-06-01

Family

ID=19444422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056561A KR100189528B1 (ko) 1995-12-26 1995-12-26 텔레비젼 수상기의 패턴표시회로

Country Status (1)

Country Link
KR (1) KR100189528B1 (ko)

Also Published As

Publication number Publication date
KR970057706A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US4729028A (en) Television receiver with multipicture display
US4768083A (en) Digital TV having on-screen display feature
US4498098A (en) Apparatus for combining a video signal with graphics and text from a computer
JPH0632444B2 (ja) 多重画面発生用映像処理回路
JPH04137886A (ja) 四画面分割表示装置
GB2222340A (en) Multiple picture-in-picture display
KR100275188B1 (ko) 문자 표시 장치
KR100189528B1 (ko) 텔레비젼 수상기의 패턴표시회로
US5177598A (en) Multipage display apparatus of teletext receiving system
US5887114A (en) Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal
US5608466A (en) Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
JP4472098B2 (ja) 同期信号処理回路および表示装置
CA2006126A1 (en) Composite video frame store
JP3464229B2 (ja) テレビジョン受信機におけるビデオ信号への制御機能の同期化方法およびその装置
US7053959B2 (en) Digital video encoder
KR100199877B1 (ko) 텔레비전의 파노라마화면 제어장치
JP2840429B2 (ja) 映像信号の通信方法
JP2781924B2 (ja) スーパーインポーズ装置
KR0123724B1 (ko) 동기신호 발생장치 및 이를 이용한 영상신호 처리장치
JP2661192B2 (ja) 文字放送受信機
JPH05127646A (ja) 表示装置
RU1797135C (ru) Устройство ввода-вывода изображений
JPS6138307Y2 (ko)
KR930009183B1 (ko) 디지탈 텔레비젼 수상기의 움직임 궤적표시회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee