KR0186029B1 - Circuit for controlling a synchronized signal of the digital data - Google Patents
Circuit for controlling a synchronized signal of the digital data Download PDFInfo
- Publication number
- KR0186029B1 KR0186029B1 KR1019920016847A KR920016847A KR0186029B1 KR 0186029 B1 KR0186029 B1 KR 0186029B1 KR 1019920016847 A KR1019920016847 A KR 1019920016847A KR 920016847 A KR920016847 A KR 920016847A KR 0186029 B1 KR0186029 B1 KR 0186029B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- synchronization signal
- synchronization
- signal
- block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Abstract
본 발명은 디지탈 데이타의 동기 신호 제어에 관한 것으로, 일반적으로 사용되고 있는 디지탈 데이타 재생회로는 유효 데이타와 더미 데이타의 동기 블록을 판별하기 위한 서로 상이한 형태의 동기 블록을 형성하므로 기록 포맷을 맞추기 위한 회로가 복잡해지고, 재생시에도 유효 데이타 블록과 더미 데이타 블록을 판별하기 위한 회로가 부가되므로 복잡한 회로가 필요하게 되는 문제점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the control of synchronous signals of digital data. In general, digital data reproducing circuits have different types of sync blocks for discriminating sync blocks of valid data and dummy data. There is a problem that a complicated circuit is required since the circuit for discriminating the effective data block and the dummy data block is added even during reproduction.
이에 따라 본 발명의 목적은 상기와 같은 종래의 디지탈 데이타의 동기신호 제어회로에 따른 결함을 해결하기 위하여, 재생시 검출되는 동기신호중 동기신호를 계수하여 더미 데이타 동기 블록의 동기신호를 억제하고 유효 데이타 동기 블록만을 추출하는 동기신호 검출회로를 제공하는데 있다.Accordingly, an object of the present invention is to counteract the synchronization signal of the dummy data synchronization block by counting the synchronization signal among the synchronization signals detected at the time of reproduction in order to solve the defect caused by the conventional synchronization signal control circuit of digital data. A synchronization signal detection circuit for extracting only a synchronization block is provided.
Description
제1도는 테이프의 기록 포맷에 대한 설명도.1 is an explanatory diagram of a recording format of a tape.
제2도는 종래의 유효 디지탈 데이타 판별회로에 대한 블록 구성도.2 is a block diagram of a conventional valid digital data determination circuit.
제3도는 제2도의 유효 데이타 판별부(2)의 상세 회로도.3 is a detailed circuit diagram of the valid data determination unit 2 of FIG.
제4도는 본 발명의 디지탈 데이타의 동기신호 제어회로도.4 is a synchronization signal control circuit diagram of the digital data of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,100 : 동기 검출부 110,130 : 지연부1,100: synchronization detection unit 110,130: delay unit
120 : 카운터 140 : 게이트부120: counter 140: gate portion
150 : 재생 포맷터150: playback formatter
본 발명은 디지탈 데이타의 동기 신호 제어에 관한 것으로, 특히 유효동기신호만을 검출하여 원래의 데이타를 재생하는데 적당하도록 한 디지탈 데이타의 동기신호 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to the control of synchronization signals of digital data, and more particularly to a synchronization signal control circuit of digital data that detects only effective synchronization signals and is suitable for reproducing original data.
일반적으로 헬리컬 스캔(Helical scan) 방식을 사용하는 자기 테이프 녹화기술에서는 제1도에서 도시한 바와 같이, 유효 데이타뿐만 아니라 더미(dummy) 데이타도 삽입하여 더미 데이타가 유효 데이타와 함께 동기 블록을 형성하게 하며, 이러한 데이타 포맷을 재생할 때에는 재생된 동기 블록중에서 더미 데이타 블록을 제외하고 유효 데이타 블록만을 분리하여 재생하여야만 원래의 데이타 포맷으로 재생할 수 있다.In general, in the magnetic tape recording technique using a helical scan method, as shown in FIG. 1, not only the valid data but also the dummy data are inserted so that the dummy data forms a sync block together with the valid data. When reproducing such a data format, only valid data blocks except for dummy data blocks are reproduced and reproduced in the original data format.
그러나, 재생시에는 모든 데이타를 재생하므로 더미 데이타도 재생되어 재생신호가 검출되며 따라서 더미 데이타를 제거하는 동작이 필요하게 된다.However, at the time of reproduction, since all data is reproduced, the dummy data is also reproduced so that a reproduction signal is detected, and thus an operation of removing the dummy data is necessary.
제2도는 종래 기술의 유효 데이타 판별 블록도로서, 이에 도시된 바와 같이 동기 검출부(1)에서 검출된 동기신호는 유효 데이타와 더미 데이타가 모두 검출된 신호이다. 이것을 유효 데이타 판별부(2)에서 유효 데이타만을 판별하여 유효 데이타와 유효 동기 신호만을 다시 검출하고 재생 포맷터(3)에서 재생 데이타 형태를 구성하게 된다.FIG. 2 is a block diagram of valid data determination according to the prior art, and as shown therein, the synchronization signal detected by the synchronization detector 1 is a signal in which both valid data and dummy data are detected. The valid data discriminating unit 2 discriminates only valid data, detects only valid data and valid synchronizing signals again, and forms a reproduction data in the reproduction formatter 3.
한편, 제3도는 종래 기술의 유효 동기신호 판별부(2)의 블록도로서, 아이디(ID) 추출부(21)에서 각 병렬 데이타중의 동기 블록의 아이디(ID)를 추출하고 추출된 아이디(ID)를 아이디 비교기(22)에서 유효 데이타 동기 블록 아이디와 비교하여 유효 데이타 블록의 아이디이면 로우, 유효 데이타 블록의 아이디이면 하이를 출력하여 동기신호와 함께 오아게이트(25)를 통해 오아링함으로써 유효 동기 신호만을 출력한다.3 is a block diagram of the effective synchronization signal determination unit 2 according to the related art, in which an ID extraction unit 21 extracts an ID ID of a synchronization block in each parallel data and extracts the ID ID. The ID comparator 22 compares the valid data sync block ID to a valid data block ID and outputs a low value if the ID of the valid data block and a high value if the ID of the valid data block. Only the synchronization signal is output.
그러나, 상기와 같은 기술은 유효 데이타와 더미 데이타의 동기 블록을 판별하기 위해 서로 상이한 형태의 동기 블록을 형성하므로 기록 포맷을 맞추기 위한 회로가 복잡해지고, 재생시에도 유효 데이타 블록과 더미 데이타 블록을 판별하기 위한 회로가 부가되므로 복잡한 회로가 필요하게 되는 문제점이 있다.However, the above-described technique forms different types of sync blocks for discriminating the sync blocks of the valid data and the dummy data, which complicates the circuit for matching the recording format, and discriminates the valid data blocks and the dummy data blocks during playback. There is a problem that a complicated circuit is required since a circuit for the circuit is added.
이에 따라 본 발명의 목적은 상기와 같은 종래의 디지탈 데이타의 동기신호 제어회로에 따르는 결함을 해결하기 위하여, 재생시 검출되는 동기 신호중 동기신호를 계수하여 더미 데이타 동기 블록의 동기신호를 억제하고 유효 데이타 동기 블록만을 추출하는 동기신호 검출회로를 제공하는데 있다.Accordingly, an object of the present invention is to counteract the synchronization signal of the dummy data synchronization block by counting the synchronization signal among the synchronization signals detected at the time of reproduction in order to solve the defect caused by the conventional synchronization signal control circuit of digital data. A synchronization signal detection circuit for extracting only a synchronization block is provided.
본 발명에서는 기록 데이타 포맷에서 유효 데이타 동기 블록과 더미 데이타 동기 블록을 같은 방법, 즉 같은 동기 패턴이나 아이디(ID)로 구성한다.In the present invention, the valid data sync block and the dummy data sync block in the recording data format are configured by the same method, i.e., the same sync pattern or ID.
재생시에는 유효 데이타 블록과 더미 데이타 블록의 상대적 위치가 일정하므로 동기 신호를 카운트하여 더미 데이타 블록 부분의 동기 신호를 억제시키고 유효 데이타 동기 블록의 동기신호만이 재생 포맷터로 전송되게 하여 유효 데이타의 동기 블록이 포맷팅되게 한다.During reproduction, the relative positions of the valid data block and the dummy data block are constant, so the synchronization signal is counted to suppress the synchronization signal of the dummy data block portion, and only the synchronization signal of the valid data synchronization block is transmitted to the reproduction formatter so that the synchronization block of the valid data block can be transmitted. Allow this to be formatted.
제4도는 본 발명의 블록 구성도로서 이에 도시한 바와 같이, 입력 재생신호에서 동기신호를 검출하는 동기 검출부(100)와, 상기 동기 검출부(100)의 출력동기신호를 계수하여 유효 데이타의 동기신호와 더미 데이타의 동기신호를 판별하고 이에 따른 신호를 출력하는 카운터(120)와, 상기 동기 검출부(100)로부터의 동기신호 및 데이타를 일정 시간동안 지연시키는 지연부(110,130)와, 상기 카운터(120)와 지연부(110)의 출력신호를 오아링하는 게이트부(140)와, 상기 게이트부(140)의 유효 동기신호에 따라서 지연된 데이타를 입력받아 원래의 데이타를 재생하는 재생 포맷터(150)로 구성된다.4 is a block diagram of the present invention, as shown therein, a synchronization detection unit 100 for detecting a synchronization signal from an input reproduction signal, and an output synchronization signal of the synchronization detection unit 100 by counting the synchronization signal of valid data. And a counter 120 for determining a synchronization signal of the dummy data and outputting a signal corresponding thereto, a delay unit 110 and 130 for delaying the synchronization signal and data from the synchronization detection unit 100 for a predetermined time, and the counter 120 And the gate unit 140 for ringing the output signal of the delay unit 110 and the reproduction formatter 150 for receiving the delayed data according to the effective synchronization signal of the gate unit 140 and reproducing the original data. It is composed.
상기와 같이 구성한 본 발명의 회로에 대하여 그 작동과 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the circuit of the present invention configured as described above in detail as follows.
동기 검출부(100)는 입력되는 재생신호로부터 유효 데이타 블록과 더미 데이타 블록 모두 포함된 동기 신호를 검출하여 카운터(120)에 대한 클럭신호로 입력시킨다.The synchronization detector 100 detects a synchronization signal including both a valid data block and a dummy data block from the inputted reproduction signal and inputs it as a clock signal to the counter 120.
기록되었던 데이타들은 유효 데이타와 더미 데이타의 부분이 헤드 스위칭 신호로부터 일정한 곳에 있기 때문에 더미 데이타 블록 부분의 동기신호는 계수하여 일정한 값으로 추출할 수 있어서 카운터(120)의 출력 값이 더미 데이타 블록의 동기 신호임을 나타내면, 게이트부(140)의 일측에는 하이의 신호가 입력되어 그 출력을 일정하게 유지시킴으로써 결과적으로 더미 데이타 블록의 동기신호를 억제한다.Since the data that has been written is the portion of the valid data and the dummy data at a constant position from the head switching signal, the synchronization signal of the dummy data block portion can be counted and extracted to a constant value, so that the output value of the counter 120 is synchronized with the dummy data block. In this case, a high signal is input to one side of the gate unit 140 to maintain a constant output, thereby suppressing a synchronization signal of the dummy data block.
그러나 입력된 동기신호가 유효 데이타의 동기신호이면 상기 카운터(120)는 로우의 신호를 출력함에 따라 지연부(110)에 의해 지연된 동기 신호가 게이트부(140)를 통해 출력되고 재생 포맷터(150)는 억제되지 않은 유효 데이타의 동기 신호와 지연부(130)에서 지연된 데이타로서 원래 기록되기 전의 데이타를 재생하게 된다.However, if the input synchronization signal is a synchronization signal of valid data, the counter 120 outputs a low signal, and thus the synchronization signal delayed by the delay unit 110 is output through the gate unit 140 and the reproduction formatter 150 is output. Regenerates the data before the original recording as the synchronization signal of the valid data that is not suppressed and the delayed data in the delay unit 130.
따라서 더미 데이타 블록과 유효 데이타 블록을 같은 형태로 사용하므로 기록 포맷터가 간단하고 재생시에도 더미 데이타 블록과 유효 데이타 블록을 단순히 동기신호를 계수하여 분별하므로 회로가 매우 간단하고 효과적이 된다.Therefore, since the dummy data block and the valid data block are used in the same form, the recording formatter is simple and the circuit is very simple and effective because the dummy data block and the valid data block are simply counted and discriminated from each other during reproduction.
Claims (1)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016847A KR0186029B1 (en) | 1992-09-16 | 1992-09-16 | Circuit for controlling a synchronized signal of the digital data |
| US08/400,510 US5682457A (en) | 1992-02-15 | 1995-03-07 | Method and apparatus for recording HDTV signals having a wide bandwidth on a narrow bandwidth tape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016847A KR0186029B1 (en) | 1992-09-16 | 1992-09-16 | Circuit for controlling a synchronized signal of the digital data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940007846A KR940007846A (en) | 1994-04-28 |
| KR0186029B1 true KR0186029B1 (en) | 1999-04-15 |
Family
ID=19339619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920016847A KR0186029B1 (en) | 1992-02-15 | 1992-09-16 | Circuit for controlling a synchronized signal of the digital data |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186029B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960007551B1 (en) * | 1994-03-10 | 1996-06-05 | 연합철강공업 주식회사 | Method for manufacturing a plated steel plate |
-
1992
- 1992-09-16 KR KR1019920016847A patent/KR0186029B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007846A (en) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940004603A (en) | Voice signal discrimination device | |
| JPH0620391A (en) | Synchronizing signal detector and synchronizing signal detecting method | |
| US4393419A (en) | Synchronizing signal detection protective circuit | |
| US5164838A (en) | Time base error signal generating apparatus | |
| KR0186029B1 (en) | Circuit for controlling a synchronized signal of the digital data | |
| EP0599290B1 (en) | Synchronizing signal extracting apparatus | |
| JP3060742B2 (en) | Encoded signal decoding device | |
| KR940008491B1 (en) | Reproducing mode discrimination signal inserting and detecting apparatus of vcr | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| JP2630150B2 (en) | Encoded signal decoding device | |
| JP3321884B2 (en) | Synchronous block detection method and synchronous block detection device | |
| KR100239914B1 (en) | Method for sampling synchronous pattern and apparatus for performing the same | |
| KR100195081B1 (en) | Circuit for processing synchronous signal | |
| JP2944131B2 (en) | Video recording and playback device | |
| JP3279140B2 (en) | Horizontal sync signal protection device | |
| JP2803450B2 (en) | Identification signal detection device | |
| JPH0727696B2 (en) | Burst error detector for digital signals | |
| JPH0431213B2 (en) | ||
| JPH06150556A (en) | Digital signal reproducing device | |
| JP2001210026A (en) | Reproducing device and method | |
| JPH05292075A (en) | Synchronizing signal reproduction circuit for digital signal recording and reproducing device | |
| JPH0646800B2 (en) | Magnetic recording / reproducing device | |
| JPH07109981B2 (en) | Sync signal detection circuit | |
| JPH08180501A (en) | Magnetic recording/reproducing apparatus | |
| JPH08214326A (en) | Nonstandard video signal detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |