JPH0727696B2 - Burst error detector for digital signals - Google Patents
Burst error detector for digital signalsInfo
- Publication number
- JPH0727696B2 JPH0727696B2 JP59257338A JP25733884A JPH0727696B2 JP H0727696 B2 JPH0727696 B2 JP H0727696B2 JP 59257338 A JP59257338 A JP 59257338A JP 25733884 A JP25733884 A JP 25733884A JP H0727696 B2 JPH0727696 B2 JP H0727696B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- pulse
- burst error
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばデジタルビデオテープレコーダにお
いて、信号再生時に発生するバーストエラーを検出する
デジタル信号のバーストエラー検出装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burst error detection device for a digital signal, which detects a burst error generated during signal reproduction in a digital video tape recorder, for example.
従来より、たとえばビデオ信号をデジタル量に変換して
磁気テープ上に記録および再生を行うデジタルビデオテ
ープレコーダ(以下、デジタルVTRという)が一般に知
られている。このデジタルVTRにおいて、磁気テープの
欠陥あるいは再生信号のレベル変動等が原因となり、再
生されたデジタルビデオ信号のデータビットにエラー
(符号誤り)が生ずる場合がある。上記エラーは、いわ
ゆるランダムエラーとバーストエラーに大別され、前者
は比較的期間の短い離散的なエラーであり、後者は期間
の長い連続的なエラーである。2. Description of the Related Art Conventionally, a digital video tape recorder (hereinafter referred to as a digital VTR) that converts, for example, a video signal into a digital amount and performs recording and reproduction on a magnetic tape is generally known. In this digital VTR, an error (code error) may occur in a data bit of a reproduced digital video signal due to a defect of a magnetic tape or a level fluctuation of a reproduced signal. The above errors are roughly classified into so-called random errors and burst errors. The former is a discrete error with a relatively short period, and the latter is a continuous error with a long period.
このようなエラーを検出することは、エラー対策を施す
ために非常に重要なことである。エラー検出の一方法と
しては、たとえば、CRCC(巡回符号)による方法が知ら
れており、データビットに検査ビットを付加して記録を
行い、再生時に該検査ビットをチェックすることにより
エラーが検出されるようになっている。Detecting such an error is very important for taking measures against the error. As a method of detecting an error, for example, a method using CRCC (cyclic code) is known, in which an inspection bit is added to a data bit for recording, and the error is detected by checking the inspection bit during reproduction. It has become so.
ところで、上述したようなCRCCによるエラー検出方法で
は、検査ビット内に1ビットでも所定のビットと異なる
ビットが存在すると、エラーとして検出されてしまうた
め、バーストエラーのみならずランダムエラーも検出さ
れてしまう。このため、バーストエラーのみを検出して
エラー対策を施すような場合には、不適当であった。ま
た、データビットに検査ビットを付加しなければなら
ず、ビットの冗長度が増加してしまうという問題点もあ
った。By the way, in the error detection method by CRCC as described above, if even one bit in the check bit is different from the predetermined bit, it is detected as an error, so that not only burst error but also random error is detected. . Therefore, it is unsuitable when only burst errors are detected and error countermeasures are taken. In addition, it is necessary to add the check bit to the data bit, which causes a problem that the bit redundancy increases.
そこで、本発明は上述した従来の問題点に鑑みて提案さ
れたものであり、入力されたデジタル信号のデータビッ
トに生ずるエラーの内、ランダムエラーは検出せず、バ
ーストエラーのみを検出できるようなデジタル信号のバ
ーストエラー検出装置を提供することを目的とする。ま
た、本発明は、データビットに検査ビットを付加しなく
てもバーストエラーを検出できるようなデジタル信号の
バーストエラー検出装置を提供することを他の目的とす
る。Therefore, the present invention has been proposed in view of the above-described conventional problems, and among the errors that occur in the data bits of the input digital signal, random errors cannot be detected, and only burst errors can be detected. An object is to provide a burst error detection device for digital signals. Another object of the present invention is to provide a burst error detecting apparatus for a digital signal which can detect burst errors without adding check bits to data bits.
本発明に係るデジタル信号のバーストエラー検出装置は
上述した目的を達成するために、入力データの固定パタ
ーンを検出するパターン検出手段と、上記固定パターン
に基づいた一定周期のパルスを出力するパルス発生手段
と、このパルス発生手段からのパルスの出力タイミング
に応じて上記入力データから上記固定パターンに対応す
るデータを抽出するデータ抽出手段と、このデータ抽出
手段により抽出されたデータのパターンと上記固定パタ
ーンとを比較し該データのエラー量を検出するエラー量
検出手段と、上記エラー量が所定ビット数以上のときバ
ーストエラーであると判定してバーストエラー判定パル
スを出力するバーストエラー判定手段とを備えて成るこ
とを特徴としている。In order to achieve the above object, a burst error detecting apparatus for a digital signal according to the present invention has a pattern detecting means for detecting a fixed pattern of input data, and a pulse generating means for outputting a pulse having a constant cycle based on the fixed pattern. A data extracting means for extracting data corresponding to the fixed pattern from the input data according to a pulse output timing from the pulse generating means, a pattern of data extracted by the data extracting means, and the fixed pattern. And an error amount detecting means for detecting an error amount of the data and a burst error determining means for determining a burst error when the error amount is equal to or more than a predetermined number of bits and outputting a burst error determination pulse. It is characterized by being formed.
本発明によれば、データ抽出手段により入力データ中の
固定パターンに対応するデータが抽出され、バーストエ
ラー判定手段により上記抽出されたデータのエラー量に
基づいたバーストエラーであるか否かの判定がなされ
る。According to the present invention, the data extraction means extracts data corresponding to the fixed pattern in the input data, and the burst error determination means determines whether or not there is a burst error based on the error amount of the extracted data. Done.
以下、本発明に係るデジタル信号のバーストエラー検出
装置の一実施例について、図面を参照しながら詳細に説
明する。なお、本実施例は本発明をデジタルVTRにおけ
るバーストエラー検出装置に適用したものである。An embodiment of a digital signal burst error detecting apparatus according to the present invention will be described below in detail with reference to the drawings. In this embodiment, the present invention is applied to a burst error detecting device in a digital VTR.
以下、第1図のブロック図および第2図のタイムチャー
トを参照しながら説明する。再生時に信号入力端子1に
供給されるデジタルビデオ信号SVDは、画面上の所定範
囲の画像信号を表す画像データ群DPIと、この画像デー
タ群DPIの前方に位置し該画像データ群DPIに関連したア
ドレス情報を表すアドレスデータDADと、このアドレス
データDADの前方に位置し同期信号を表す同期信号デー
タDSYとから成る1ブロックを単位とするくり返し周期T
VDの連続的な信号である。ここで、上記同期信号データ
DSYは1ブロック中の所定位置に配設された固定パター
ンのデータであり、たとえば16ビットで構成されてい
る。Hereinafter, description will be given with reference to the block diagram of FIG. 1 and the time chart of FIG. The digital video signal S VD supplied to the signal input terminal 1 during reproduction includes an image data group D PI representing an image signal in a predetermined range on the screen and the image data group D PI located in front of the image data group D PI. Repeating cycle T in units of one block consisting of address data D AD that represents address information related to PI and synchronization signal data D SY that is located in front of this address data D AD and that represents a synchronization signal.
It is a continuous signal of VD . Where the sync signal data
D SY is data of a fixed pattern arranged at a predetermined position in one block, and is composed of 16 bits, for example.
同期信号検出回路2では、供給されたデジタルビデオ信
号SVD中の同期信号データDSYが検出され同期検出パルス
PSYが出力される。この同期信号データDSYの検出は、該
同期信号データDSYのの所定のビットパターンと同じパ
ターンを有するデータを予め同期信号検出回路2内に格
納しておき、順次到来するビデオ信号SVDを該基準の同
期信号パターンと常時比較することにより行われ、2つ
のパターンが一致した時に同期検出パルスPSYが出力さ
れる。この同期信号検出回路2には、たとえば、本件出
願人が先に提案している得願昭58−249281号明細書に記
載されているような同期信号抽出回路を用いれば良い。The sync signal detection circuit 2 detects the sync signal data D SY in the supplied digital video signal S VD and detects a sync detection pulse.
PSY is output. The detection of the sync signal data D SY may store data having the same pattern as the predetermined bit pattern of the synchronizing signal data D SY advance the synchronizing signal detection circuit 2, a video signal S VD sequentially incoming This is performed by constantly comparing with the reference sync signal pattern, and when the two patterns match, the sync detection pulse P SY is output. As the synchronizing signal detecting circuit 2, for example, a synchronizing signal extracting circuit as described in the specification of Japanese Patent Application No. 58-249281 previously proposed by the applicant of the present application may be used.
また、供給されたデジタルビデオ信号SVD中の同期信号
データSYのビットにエラーが生じている場合には、同期
信号データDSYのパターンが上記基準の同期信号パター
ンと一致しなくなるため、同期検出パルスPSYは出力さ
れない。すなわち、第2図において、同期信号データD
SYが存在するにも拘らず同期検出パルスPSYが存在しな
い箇所が有るのは、このためである。If an error occurs in the bit of the sync signal data SY in the supplied digital video signal S VD , the pattern of the sync signal data D SY does not match the above-mentioned reference sync signal pattern. The pulse P SY is not output. That is, in FIG. 2, the synchronization signal data D
SY that places the synchronization detection pulse P SY despite there is no there is for this.
同期信号検出回路2から出力された同期検出パルスPSY
はパルス発生回路3に送られる。このパルス発生回路3
は、たとえばPLL(Phase Locked Loop)で構成されてお
り、上記同期検出パルスPSYに同期した一定のくり返し
周期T0を有する同期パルスP0が発生され、同期パルス出
力端子4から出力される。なお、上記くり返し周期T0は
上記デジタルビデオ信号SVDのくり返し期間TVDに等しく
設定されている。また、この同期パルスP0は上記同期信
号検出回路2に帰還されると共に、上記デジタルビデオ
信号SVDが供給されるデータ抽出回路5に送られる。デ
ータ抽出回路5では、上記同期パルスP0のタイミングに
応じて上記デジタルビデオ信号SVD中の同期信号データD
SYが抽出される。抽出された同期信号データDSYはエラ
ー量検出回路6に送られ、ビットのエラー量が検出され
該エラー量を表すエラー量検出データDERが出力され
る。このエラー量の検出は、同期信号データDSYの所定
のビットパターンと同じパターンを有するデータを予め
エラー量検出回路6内に格納しておき、順次到来する同
期信号データDSYのパターンを該基準の同期信号パター
ンと比較することにより行われる。この結果、第2図に
模式的に示すように、各データDSYのエラー量は、たと
えば順に0ビット,2ビット,0ビット,5ビット,8ビット,
…であることが検出される。Sync detection pulse P SY output from sync signal detection circuit 2
Is sent to the pulse generation circuit 3. This pulse generation circuit 3
Is composed of, for example, a PLL (Phase Locked Loop), and a synchronization pulse P 0 having a constant repetition period T 0 synchronized with the synchronization detection pulse P SY is generated and output from the synchronization pulse output terminal 4. The repetition cycle T 0 is set equal to the repetition period T VD of the digital video signal S VD . The sync pulse P 0 is fed back to the sync signal detection circuit 2 and is also sent to the data extraction circuit 5 to which the digital video signal S VD is supplied. In the data extraction circuit 5, the sync signal data D in the digital video signal S VD is received in accordance with the timing of the sync pulse P 0.
SY is extracted. The extracted synchronization signal data D SY is sent to the error amount detection circuit 6, the bit error amount is detected, and error amount detection data D ER representing the error amount is output. To detect the error amount, data having the same pattern as the predetermined bit pattern of the synchronization signal data D SY is stored in the error amount detection circuit 6 in advance, and the pattern of the synchronization signal data D SY that sequentially arrives is used as the reference. It is performed by comparing with the sync signal pattern of. As a result, as schematically shown in FIG. 2, the error amount of each data D SY is, for example, 0 bit, 2 bits, 0 bit, 5 bits, 8 bits, in order.
... is detected.
そして、上記エラー量検出回路6からのエラー量検出デ
ータDERはバーストエラー判定回路7に送られ、バース
トエラーであるか否かが判定される。すなわち、しきい
値をたとえば3ビットと定めておき、エラー量が3ビッ
ト以上の場合には、バーストエラーであると判定され、
バーストエラー判定パルスPBUがバーストエラー検出端
子8から出力される。この時、バーストエラーであると
判定された同期信号データDSYを含む1ブロックと、そ
の前の1ブロックの合計2ブロック分のデータがバース
トエラーであるとみなされ、上記バーストエラー判定パ
ルスPBUは上記2ブロックの期間に相当するパルス幅で
出力される。本実施例の場合には、第2図に示すよう
に、エラー量が5ビットと8ビットの各データDSYが連
続してバーストエラーであると判定され、合計3ブロッ
ク分のデータがバーストエラーであるとみなされる。よ
って、バーストエラー判定パルスPBUは上記3ブロック
の期間に相当するパルス幅Wで出力される。なお、上記
バーストエラー判定パルスPBUは、本来破線で示すよう
な3ブロックの期間に相当するものであるが、実際には
1周期TVD(T0)遅れで出力されるようになっている。Then, the error amount detection data D ER from the error amount detection circuit 6 is sent to the burst error determination circuit 7 and it is determined whether or not there is a burst error. That is, the threshold value is set to, for example, 3 bits, and if the error amount is 3 bits or more, it is determined to be a burst error,
The burst error determination pulse P BU is output from the burst error detection terminal 8. At this time, one block including the sync signal data D SY which is determined to be a burst error and the previous one block, that is, a total of two blocks of data, are regarded as a burst error, and the burst error determination pulse P BU Is output with a pulse width corresponding to the period of the above two blocks. In the case of the present embodiment, as shown in FIG. 2, each data D SY having an error amount of 5 bits and 8 bits is continuously determined to be a burst error, and a total of 3 blocks of data are burst errors. Is considered to be. Therefore, the burst error determination pulse P BU is output with a pulse width W corresponding to the period of the above three blocks. The burst error determination pulse P BU originally corresponds to the period of 3 blocks as shown by the broken line, but is actually output with a delay of one cycle T VD (T 0 ). .
このように、本実施例のバーストエラー検出装置では、
デジタルビデオ信号SVD中に存在する同期信号データDSY
を抽出して、バーストエラーの検出を行うようにしてい
る。このため、従来のように、データビットに検査ビッ
トを付加する必要はなく、エラー検出のためにビットの
冗長度が増加してしまうようなことはない。また、バー
ストエラーであるか否かの判定は、この実施例ではエラ
ー量3ビットというしきい値を設けて行うようにしてい
るため、ランダムエラーが検出されることはほとんどな
く、バーストエラーのみを検出することができる。これ
は、同期信号データDSYの16ビット中3ビット以上にエ
ラーが生ずるということはバーストエラーであると判定
して差し支えないからである。Thus, in the burst error detection device of this embodiment,
Sync signal data D SY existing in digital video signal S VD
Is extracted to detect a burst error. Therefore, it is not necessary to add check bits to the data bits as in the conventional case, and the bit redundancy does not increase due to error detection. Further, since the judgment of whether or not it is a burst error is made by setting a threshold value of an error amount of 3 bits in this embodiment, a random error is hardly detected and only a burst error is detected. Can be detected. This is because it is possible to judge that an error occurs in 3 or more bits out of 16 bits of the synchronization signal data D SY as a burst error.
なお、本発明は上述した実施例に限られるものではな
く、固定のビットパターンを有するデータを含むデジタ
ル信号のバーストエラーの検出に広く用いることができ
る。The present invention is not limited to the above-described embodiment, but can be widely used for detecting a burst error of a digital signal including data having a fixed bit pattern.
上述した実施例の説明から明らかなように、本発明に係
るデジタル信号のバートスエラー検出装置では、入力デ
ジタル信号中の固定パターンに対応するデータを抽出し
て、バーストエラーの検出を行うようにしている。この
ため、従来のようにデータビットに検査ビットを付加す
る必要はなく、ビットの冗長度を増加することなくバー
ストエラーを検出することができる。また、上記固定パ
ターンに対応するデータのビットに生ずるエラー量が、
適当なしきい値として設定されている所定ビット数以上
か否かを判別することにより、バーストエラーか否かの
判定を行うようにしているため、ランダムエラーが検出
されることはほとんどなく、バーストエラーのみを検出
することができる。As is clear from the above description of the embodiments, the apparatus for detecting a Barts error of a digital signal according to the present invention extracts data corresponding to a fixed pattern in an input digital signal to detect a burst error. ing. Therefore, it is not necessary to add the check bit to the data bit as in the conventional case, and the burst error can be detected without increasing the bit redundancy. In addition, the amount of error that occurs in the bits of the data corresponding to the fixed pattern is
Since it is determined whether or not there is a burst error by determining whether or not the number of bits is equal to or more than a predetermined number of bits set as an appropriate threshold value, a random error is rarely detected, and a burst error is rarely detected. Only can be detected.
第1図は本発明に係るデジタル信号のバーストエラー検
出装置の一実施例を示すブロック図、第2図は上記実施
例のバーストエラー検出装置の動作を示すタイムチャー
トである。 2……同期信号検出回路、3……パルス発生回路 5……データ抽出回路、6……エラー量検出回路 7……バーストエラー判定回路FIG. 1 is a block diagram showing an embodiment of a digital signal burst error detection apparatus according to the present invention, and FIG. 2 is a time chart showing the operation of the burst error detection apparatus of the above embodiment. 2 ... Synchronization signal detection circuit, 3 ... Pulse generation circuit 5 ... Data extraction circuit, 6 ... Error amount detection circuit 7 ... Burst error determination circuit
Claims (1)
ーン検出手段と、 上記固定パターンに基づいた一定周期のパルスを出力す
るパルス発生手段と、 このパルス発生手段からのパルスの出力タイミングに応
じて上記入力データから上記固定パターンに対応するデ
ータを抽出するデータ抽出手段と、 このデータ抽出手段により抽出されたデータのパターン
と上記固定パターンとを比較し該データのエラー量を検
出するエラー量検出手段と、 上記エラー量が所定ビット数以上のときバーストエラー
であると判定してバーストエラー判定パルスを出力する
バーストエラー判定手段と を備えて成るデジタル信号のバーストエラー検出装置。1. A pattern detecting means for detecting a fixed pattern of input data, a pulse generating means for outputting a pulse of a constant cycle based on the fixed pattern, and the pulse generating means for outputting the pulse according to the output timing of the pulse. Data extracting means for extracting data corresponding to the fixed pattern from the input data, and error amount detecting means for comparing the pattern of the data extracted by the data extracting means with the fixed pattern to detect the error amount of the data. A burst error determination means for determining a burst error when the error amount is equal to or larger than a predetermined number of bits and outputting a burst error determination pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59257338A JPH0727696B2 (en) | 1984-12-07 | 1984-12-07 | Burst error detector for digital signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59257338A JPH0727696B2 (en) | 1984-12-07 | 1984-12-07 | Burst error detector for digital signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61137286A JPS61137286A (en) | 1986-06-24 |
JPH0727696B2 true JPH0727696B2 (en) | 1995-03-29 |
Family
ID=17304974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59257338A Expired - Fee Related JPH0727696B2 (en) | 1984-12-07 | 1984-12-07 | Burst error detector for digital signals |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0727696B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4910479A (en) * | 1988-01-22 | 1990-03-20 | Sharp Kabushiki Kaisha | Automatic gain control device for use in an optical memory device |
JP2004087032A (en) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | Error monitoring method in read channel, and read channel provided with error monitoring function |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH052875Y2 (en) * | 1985-02-18 | 1993-01-25 |
-
1984
- 1984-12-07 JP JP59257338A patent/JPH0727696B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS61137286A (en) | 1986-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1135842A (en) | Block sync signal extracting system | |
JPH0661155B2 (en) | Device for reproducing digitally encoded data signal | |
US5021897A (en) | Memory system for recording and reproducing block unit data | |
US5228041A (en) | Sync signal detection system in a memory system for recording and reproducing block unit data | |
JPH0727696B2 (en) | Burst error detector for digital signals | |
JPH06162669A (en) | Synchronous code extraction circuit | |
US4507687A (en) | Horizontal sync pulse control circuit for video tape recorder utilizing pulse code modulation | |
JPH04117672A (en) | Synchronizing method and synchronizing circuit for digital information signal | |
KR100209195B1 (en) | A non-standard synchronous signal preventer | |
US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
JP3271073B2 (en) | Magnetic playback device | |
JPH07262695A (en) | Synchronism detection circuit | |
JP3321884B2 (en) | Synchronous block detection method and synchronous block detection device | |
JPS6390070A (en) | Synchronizing signal detecting system | |
JPH08106730A (en) | Data processor | |
JP2959320B2 (en) | ID code detection method and ID code detection device | |
JPS62217747A (en) | Synchronization detecting device | |
KR100223160B1 (en) | Method and device for recording/detecting sync. signals of a digital vcr | |
JPH0628649A (en) | Device for extracting servo information, device for detecting servo mark and device for generating window | |
JP2934476B2 (en) | Synchronization detection device | |
KR100239914B1 (en) | Method for sampling synchronous pattern and apparatus for performing the same | |
JP2982320B2 (en) | Synchronous signal extraction circuit | |
JPS62223857A (en) | Synchronizing signal extracting device | |
JP3710650B2 (en) | Video signal input device and video device using the video signal input device | |
JPH0536209A (en) | Synchronizing pattern detecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |