KR0185249B1 - 방전등용 고역률 전자식 안정기 - Google Patents

Abstract

방전등용 전자식 안정기에 있어서, 단순한 회로 구성으로도 고열률을 얻을 수 있는 수동형 역률 개선 회로 및 거의 1에 가까운 고역률을 얻을 수 있는 복합형 역률 제어 회로가 제공된다. 본 발명의 원리에 따르면, 교류 전원으로부터의 전압을 전파 정류(全波 整流)하기 위한 정류 회로(A), 방전등을 구동시키기 위한 공진기, 상기 정류 회로와 상기 공진기에 연결되는 충전 수단(C1,C2), 상기 정류 회로에 의하여 정류된 전압이 규정된 값 이상일 때에는 상기 공진기로부터 전류를 공급받아 상기 충전 수단을 충전시키기 위한 역률 제어 회로(P)를 포함하는 방전등용 전자식 안정기가 제공된다. 본 발명의 다른 원리에 따르면, 정류 회로에 의하여 정류된 전압(Bv)가 충전 수단(C1,C2)에 인가된 전압 이하일 때 동작하여 역률을 증가 시킴으로써 입력 전류를 상기 정류 회로에 의하여 정류된 전압과 같은 파형으로 만드는 능동형 역률 제어 수단이 제공된다. 본 발명의 역률 개선 회로는 저가의 간단한 구성으로도 거의 1에 가까운 고역률을 얻을 수 있을 뿐 아니라, 깜박임 등 방전 등의 특성이 저하되는 문제점을 제거하였다는 장점을 지닌다.

Description

방전등용 고역률 전자식 안정기

제1도는 본 발명에 따른 역률 개선 회로를 도시한 도면.

제1a도는 본 발명에 따른 역률 개선 회로의 개념적인 회로도.

제1b도는 제1a도에 도시된 역률 개선 회로에 의하여 나타나는 직류 전압과 입력 전류 파형을 도시한 그래프.

제2도는 기존의 밸리필(valley-fill) 형태의 역률 개선 회로를 도시한 도면.

제2a도는 기존의 밸리필 형태의 역률 개선 회로의 개략적인 회로도.

제2b도는 제2a도에 도시된 밸리필 형태의 회로의 직류 전압과 압력 전류의 파형을 도시한 그래프.

제3도는 본 발명에 따른 능동형 역률 개선 회로를 도시하는 도면.

제3a도는 본 발명에 따른 능동형 역률 개선 회로를 포함하는 전자식 안정기의 개념적인 회로도.

제3b도는 제3a도의 역률 개선 회로에 따른 전파 정류 전압과 입력 전류의 파형을 도시한 그래프.

제3c도는 본 발명에 따른 능동형 역률 개선 회로의 제어 회로에 대한 개략적인 회로도.

제4도는 본 발명에 따른 역률 개선 회로와 공진형 인버터와의 접속점을 도시한 도면.

제5도는 제1도에 도시된 역률 개선 회로의 변형례들을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

C1, C2, 230, 260 : 캐패시터

D1, D2, D3, D4, 240, 250, 270 : 다이오우드

A, 220 : 브리지 정류 회로 P : 역률 제어 회로

310 : 제어 회로

본 발명은 방전등용 전자식 안정기에 관한 것으로, 특히 역률 개선 회로를 구비하는 방전등용 전자식 안정기에 관한 것이다.

방전등용 전자식 안정기에 사용되는 역률 개선 회로는 교류 전원으로부터 공급되는 전압을 전파 정류(全波 整流)하여 직류를 공급함에 있어서, 교류 전원의 파형에 대한 방전등용 안정기의 입력 전류의 파형의 왜곡을 최소화시키기 위하여 사용되는 회로이다. 전자식 안정기의 역률 개선을 위한 여러가지 방식의 회로들이 사용되고 있는데, 이러한 종래의 회로들은 크게 구분하면 수동형과 능동형으로 나눌 수 있다.

현재 많이 이용되는 수동형 역률 개선 회로로는 인덕터와 캐패시터로 이루어진 저역 통과 필터를 이용하는 형태와, 직류 전압 파형이 최고치의 1/2까지 떨어지는 밸리필(valley-fill) 형태가 있다. 저역 통과 필터를 이용하는 역률 개선 회로는 비교적 간단한 구조로 되어 있고 0.9 이상의 역률을 얻을 수 있다. 그러나, 저역 통과 필터를 이용하는 역률 개선 회로는 수십 밀리 헨리(mH)의 인덕터를 필요로 하므로, 부피가 크고 무게가 무거워진다는 단점을 지니고 있다. 이는 전자식 안정기의 장점 중 하나가 부피와 무게를 줄일 수 있다는 것임을 고려하면 그다지 바람직하지 못한 형태가 된다. 밸리필(valley-fill) 형태의 역률 개선 회로는 캐패시터와 다이오드만을 사용하여 0.95 정도의 역률을 얻을 수 있으므로 구조가 간단하고, 무게가 작으며 저가격이라는 장점이 있다. 그러나, 밸리필 형태에서는 직류 전압 파형이 최고치의 1/2까지 떨어지기 때문에 고주파 점등에 있어서도 깜박임(120 Hz)이 나타날 수 있고, 방전등의 특성을 불안정하게 하여 효율을 떨어뜨리는 단점이 있다.

능동형 역률 개선 회로로서는 보통 승압형 컨버터를 이용하는 형태가 많이 사용된다. 이러한 능동형 역률 개선 회로는 트랜지스터의 스위칭 동작으로 인덕터 전류를 단속하여 입력 전류의 파형이 교류 전원의 파형과 거의 일치하도록 조절하므로 거의 1에 가까운 역률을 얻을 수 있다. 그러나, 승압형 컨버터를 이용하는 이러한 능동형 역률 개선 회로는 스위칭 트랜지스터와 인덕터, 기타 복잡한 스위칭 제어 회로 등이 필요하므로 가격이 상당히 증가한다는 단점이 있다. 또한, 이러한 능동형 역률 개선 회로에서는 직류 전압이 전파 정류 전압보다 적어도 1.3배 이상이어야 하므로, 스위칭 트랜지스터 등 능동형 역률 개선 회로를 구성하는 소자들의 내압이 커야 한다는 조건을 충족하여야만 한다.

이들 종래의 방전등용 전자식 안정기에 사용되는 역률 개선 회로들 중 밸리필 형태의 역률 개선 회로를 보다 구체적으로 설명하면 다음과 같다.

제2도는 기존의 밸리필 형태의 역률 개선 회로를 도시한 도면으로, 제2a도는 기존의 밸리필 형태의 역률 개선 회로의 개략적인 회로도이고, 제2b도는 제2a도에 도시된 밸리필 형태의 회로의 직류 전압과 입력 전류의 파형을 도시한 그래프이다.

제2a도에 도시된 바와 같이, 종래의 밸리필 형태의 역률 개선 회로는 상용 교류 전원(210)에 브리지 정류 회로(220)이 연결되어 있고, 이 브리지 정류 회로(220)의 양단에 캐패시터(230)과 다이오우드(240)의 직렬 연결 및 캐패시터(260)과 다이오우드(250)의 직렬 연결이 서로 병렬로 연결되어 있으며, 이는 다시 방전등에 연결되는 공진형 인버터(280)에 연결된 구성으로 되어 있다. 또한, 캐패시터(230)과 다이오우드(240)의 접점 및 캐패시터(260)과 다이오우드(250)의 접점은 다이오우드(270)으로 연결되어 있다.

상용 교류 전원(210)으로부터의 교류 전압은 브리지 정류 회로(220)을 통하여 전파 정류(全波 整流)되고, 정류된 전압은 캐패시터(230)에 인가되어 캐패시터(230)을 충전시키고, 다이오우드(270)을 거쳐 캐패시터(260)을 충전시킨다. 캐패시터(230)과 캐패시터(260)은 같은 캐패시턴스 값을 가지므로, 이들 캐패시터(230,260)들은 정류된 전압이 최고치가 되는 지점에서 각각 전압 최고치의 1/2 값으로 충전된다. 캐패시터(230,260)은 각각 아이오우드(240,260)을 통해서만 방전 가능하므로, 전압 최고치의 1/2로 각각 충전된 캐패시터(230,260)은 전파 정류 전압이 캐패시터(230,260)의 양단 전압(이 경우 전압 최고치의 1/2) 이하로 떨어지기 전에는 방전되지 않는다. 따라서, 전파 정류 전압이 그 최고치의 1/2 이상일 때, 캐패시터(230,260)은 방전되지 않고 그 양단 전압을 전파 정류 전압 최고치의 1/2값으로 유지하며, 전파 정류 전압은 교류 전원의 전파 정류 파형에 따라 입력 전력을 공진형 인버터(280)에 공급한다.

전파 정류 전압이 최고치의 1/2 이하로 떨어지면, 전압 최고치에서 그 1/2의 값으로 각각 충전된 캐패시터(230,260)은 각각 다이오우드(240,250)을 통하여 방전되어 공진형 인버터(280)에 전력을 공급하며, 이 때 전압은 전파 정류 전압 최고치의 1/2 이하로 방전되고 있는 캐패시터(230,260) 양단에 걸리는 전압으로 제한된다. 전파 정류 전압 최고치의 1/2 이하로 방전된 캐패시터(230,260)는 전파 정류 전압 파형의 증가에 따라 다시 전압 최고치의 1/2까지 충전된다.

제2b도는 제2a도에 도시된 바와 같은 밸리필 형태의 역률 개선 회로에 의하여 나타나는 직류 전압과 입력 전류 파형의 관계를 도시한 그래프이다. 밸리필형태의 역률 개선 회로를 이용하는 경우, 제2b도의 입력 전류 파형 그래프 중 볼록한 부분(290)이 발생하게 되는 데, 이는 전파 정류 전압의 최고치의 1/2 이하에서 공진형 인버터(280)에 전력을 공급하며 방전되는 캐패시터(230,260)의 전류가 방전 초기에 펄스형으로 흐르기 때문이다. 이러한 펄스 형태의 파형으로 인하여, 종래의 밸리필 형태의 역률 개선 회로는 그 역률 개선 기능에 있어서 한계를 지니고 있다. 더우기, 기존 밸리필 형태의 역률 개선 회로에서는 전파 정류 전압 최고치의 1/2 이하까지 전압이 떨어지므로, 방전등의 동작 특성이 불안정하게 된다는 문제점을 지니고 있다.

본 발명은 이러한 종래의 문제점을 해결하는 것으로, 거의 1에 가까운 고역률이 나타날 수 있는 진보된 역률 개선 회로를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 간단한 구성에 의하여 높은 역률 개선 기능을 갖는 역률 개선 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 부피와 무게를 많이 차지하지 않으며, 저가인 개량된 형태의 역률 개선 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 역률이 거의 1인 복합형 역률 개선 회로를 제공하는 것이다.

이러한 목적을 달성하기 위한 본 발명의 원리에 따르면, 교류 전원으로부터의 전압을 전파 정류(全波 整流)하기 위한 정류 회로, 방전등을 구동시키기 위한 공진기, 정류 회로와 상기 공진기에 연결되는 충전 수단 및 정류 회로에 의하여 정류된 전압이 규정된 값 이상일 때에는 공진기로부터 전류를 공급받아 충전 수단을 충전시키기 위한 역률 제어 회로를 포함하고, 충전 수단은 상기 정류 회로에 의하여 정류된 전압이 규정된 값 이하인 경우 방전되어 공진기에 전력을 공급하도록 된 방전등용 전자식 안정기가 제공된다.

본 발명의 또 다른 원리에 따르면, 정류 회로에 의하여 정류된 전압이 충전수단에 인가된 전압 이하일 때 동작하여 입력 전류를 상기 정류 회로에 의하여 정류된 전압과 같은 파형으로 만드는 능동형 역률 제어 수단이 수동형 역률 제어 회로에 복합형으로 사용되어 역률을 거의 1에 가깝도록 향상시키는 역률 개선 회로가 제공된다.

기타 본 발명의 목적, 특징 및 장점들은 도면을 참조한 이하의 상세한 설명으로부터 보다 명확해질 것이다.

제1도는 본 발명에 따른 역률 개선 회로를 도시하고 있다. 제1a도는 본 발명에 따른 역률 개선 회로의 개념적인 회로도이며, 제1b도는 제1a도에 도시된 본 발명의 역률 개선 회로에 의하여 나타나는 직류 전압과 입력 전류 파형의 관계를 도시한 그래프이다.

제1a도를 참조하면, 본 발명에 따른 역률 개선 회로를 포함하는 전자식 안정기(100)는 상용 교류 전원에 브리지 정류 회로(A)가 연결되어 있고, 이 브리지 정류 회로(A)의 양단에 캐패시터(C1)과 다이오우드(D1)의 직렬 연결 및 캐패시터(C2)와 다이오우드(D2)의 직렬 연결이 서로 병렬로 연결되어 있으며, 이는 다시 방전등에 접속되는 공진형 인버터에 연결된 구성으로 되어 있다. 또한, 캐패시터(C1)과 다이오우드(D1)의 접점 및 캐패시터(C2)와 다이오우드(D2)의 접점은 다이오우드(D3,D4)를 거쳐 연결되어 있다. 이 다이오우드(D3,D4) 사이의 접점은 본 발명에 따른 역률 제어 회로(P)를 통해 공진형 인버터에 연결된다.

본 발명에 따르면, 캐패시터(C1,C2)는 앞에서 설명한 밸리필(valley-fill)형태의 역률 개선 회로에서처럼 전파 정류 전압의 최고치 부분에서 전파 정류 전압에 의하여 직접 충전되지 않고, 역률 제어 회로(P)를 통해 충전된다. 즉, 공진의 매주기마다 공진형 인버터로부터 캐패시터(Co)와 인덕터(Lo)의 직렬 연결에 전류가 흘러 캐패시터(C1)와 캐패시터(C2)는 각각 다이오드(D3)와 다이오드(D4)를 통해 반주기 마다 번갈아 가며 충전된다. 캐패시터(C1,C2)가 직류 전압으로부터 직접 충전되지 않으므로, 결국 캐패시터(C1,C2)의 양단 전압은 종래의 역률 개선 회로와는 달리 전파 정류 전압의 최고치의 1/2 이상이 될 수 있다. 따라서, 본 발명에 따르면 종래의 밸리필 형태의 역률 개선 회로에서 나타나는 방전등의 깜박임과 같은 특성의 저하를 방지할 수 있게 된다.

캐패시터(C1,C2)의 양단 전압이 직류 전압 최고치의 1/2이나 그 이하인 경우에는, 다이오드(D3,D4)를 통한 충전 경로에 의해 캐패시터(D1)와 캐패시터(C2)가 직류 전압으로부터 직접 충전되므로 앞서 설명한 종래의 문제점들이 발생할 가능성이 존재한다. 그러나, 본 발명에 의하면 캐패시터(C1,C2)의 양단 전압은 최소한 직류 전압 최고치의 1/2 이상으로 유지될 수 있는데, 이는 다음의 설명으로 뒷받침될 수 있다. 만일 제1a도의 캐패시터(Co)와 인덕터(Lo)의 직렬 연결이 개방된다면 캐패시터(C1,C2)의 양단 전압은 앞의 제2b도와 같이 전파 정류 전압 최고치의 1/2로 제한되는데, 여기에 캐패시터(Co)와 인덕터(Lo)로 흐르는 전류에 의해 캐패시터(C1,C2)가 각각 동진의 반주기 마다 교대로 충전되므로, 정상 상태에서 캐패시터(C1,C2)의 양단 전압은 최소한 직류 전압 최고치의 1/2 이상이 된다.

이와 같이, 본 발명에 따른 바람직한 역률 개선 회로의 구성에 따르면 캐패시터(Co)와 인덕터(Lo)의 직렬 연결을 통하여 캐패시터(C1,C2)가 공진의 반주기마다 번갈아 가며 충전되기 때문에, 종래의 밸리필(valley-fill) 형태와는 달리 전파 정류 전압의 최고치 부분에서 펄스형의 캐패시터(C1,C2) 충전 전류가 제1b도의 입력 전류 파형에는 나타나지 않는다.

한편, 캐패시터(Co)와 인덕터(Lo) 값을 가변시켜 캐패시터(C1,C2)로 흐르는 충전 전류의 양을 조절함으로써, 캐패시터(C1,C2)의 양단 전압을 직류 전압 최고치 1/2 이상으로 임의의 값으로 적절히 조절할 수 있다.

캐패시터(C1,C2)의 방전은 종래의 밸리필(valley-fill) 형태의 역률 개선 회로에서와 같이 각각 다이오드(D1,D2)를 통해서만 가능하므로, 최고치의 1/2 이상으로 충전된 캐패시터(C1,C2)의 양단 전압 이하로 전파 정류 전압이 떨어질때까지 캐패시터(C1,C2)는 방전되지 않는다. 결국 충전된 캐패시터(C1,C2)의 양단 전압 보다 전파 정류 전압이 높은 구간에서 캐패시터(C1,C2)는 방전되지 않고, 직류 전압은 교류 전원의 파형을 그대로 유지하며 입력 전력을 공진형 인버터에 직접 공급한다. 전파 정류 전압이 캐패시터(C1,C2)의 양단 전압 이하로 떨어지면, 캐패시터(C1,C2)가 각각 다이오드(D1,D2)를 통해 방전하여 공진형 인버터에 출력 전력을 공급한다. 이 때 직류 전압은 각 캐패시터(C1,C2) 양단 전압으로 제한되어, 제1b도에 도시된 바와 같은 직류 전압 파형으로 나타난다.

앞서 설명한 바와 같이, 본 발명에 따른 역률 제어 회로(P)의 캐피시터(Co)와 인덕터(Lo) 각각의 값을 적절히 조절함으로써 캐패시터(C1,C2) 양단의 전압을 전파 정류 전압 최고치의 1/2 이상인 임의의 값으로 적절히 조절할 수 있다. 또한, 역률 제어 회로(P)로서 인덕터(Lo)를 단락시켜 캐패시터(Co)만을 이용하거나 캐패시터(Co)를 단락시켜 인덕터(Lo) 만을 이용할 수 있으며, 또한 캐패시터(Co)와 인덕터(Lo) 모두를 단락시켜 이용하는 것도 가능하다.

역률 제어 회로(P)를 이용하는 본 발명의 역률 개선 회로는 종래의 역률 개선 회로에서 나타나는 펄스형 파형을 제거함으로써 역률을 0.99까지 향상시킬 수 있다. 방전등의 역률에 관한 기준이 점차 강화되고 있는 추세를 감안하면, 본 발명의 역률 개선 회로는 단순한 구조에 의하여 종래의 회로들보다 더 높은 역률을 달성할 수 있다는 장점을 지닌다. 또한, 본 발명의 역률 제어 회로(P)를 이용한 역률 개선 회로는 전파 정류 전압의 최고치의 1/2 이하로 전압이 떨어지지 않으므로, 방전등의 특성을 저하시키는 요인들을 제거하였다는 장점을 지닌다.

한편, 제1b도에 도시된 바와 같이, 교류 전원을 전파 정류한 전압이 캐패시터(C1,C2) 양단 전압 이하로 떨어지는 구간에서는 입력 전류가 0으로 되어 교류 전원의 파형을 따라가지 않는 구간이 발생한다. 따라서, 본 발명에 따른 제1도의 역률 개선 회로가 0.99 이상의 역률을 갖는 것은 불가능하다.

이러한 문제점을 해결하기 위한 본 발명의 또 다른 원리에 따르면, 제1도의 역률 제어 회로에 능동형 역률 개선 회로를 결합시킨 복합형 역률 개선 회로가 제공된다. 본 발명에 따른 능동형 역률 개선 회로는 제3도에 도시되어 있는데, 제3a도는 능동형 역률 개선 회로를 포함하는 전자식 안정기의 개념적인 회로도, 제3b도는 제3a도의 역률 개선 회로에 따른 전파 정류 전압과 입력 전류의 관계를 도시한 그래프, 제3c도는 능동형 역률 개선 회로의 제어 회로에 대한 개략적인 회로도이다.

제3a도의 능동형 역률 개선 회로는 인덕터(L_B)와 다이오드(D_B)와 반도체 스위치(S_B)의 제어 회로(T_B)로 구성된 승압형 컨버터를 이용하였다. 승압형 컨버터는 제2도의 입력 전류가 0인 구간에서만 동작하여, 입력 전류 파형이 제3c도와 같이 거의 1에 가까운 역률을 갖도록 조정한다. 이처럼 입력 전류가 0인 구간에서만 동작하는 승압형 컨버터의 반도체 스위치(S_B) 제어를 위하여, 제3c도와 같이 새로운 형태의 제어 회로를 발명하였다. 제3c도에 도시된 제어 회로의 동작에 관하여 간단히 설명하면 다음과 같다.

제어 회로의 비교기 A와 비교기 B는 LM393과 같이 두 개의 비교기가 8pin을 갖는 하나의 집적 회로(IC)에 내장된 형태로서, 비교기의 일반적인 방식인 오픈 콜렉터 출력을 갖는다. 따라서, 출력단에 풀업 저항(pull-up, R_p)을 필요로 하고, 두 비교기의 출력을 접속하면 와이어드앤드(wired-and) 로직으로 동작하여 비교기 A와 B 중에서 어느 하나가 low 출력이면 다른 비교기의 출력에 상관 없이 접속점의 출력은 low 상태가 된다.

비교기 A는 입력 전류를 저항(Rc)으로 감지하여 얻어지는 전류 감지 전압(Bc)이 전파 정류 전압(Bv)과 같은 파형이 되도록 전류 증폭기인 트랜지스터(Q_n,Q_p)를 스위칭하여 승압형 컨버터의 반도체 스위치(S_B)를 on-off시킨다. 전파 정류 전압(Bv)은 저항(R₁)은 저항(R₂)으로 분할되어 전류 감지 전압(Bc)과 비교되며, 정귀환을 하는 저항(R_h)에 의하여 비교기 A는 이력 제어(hysteresis control)을 한다. 이 때, 비교기 A의 저항(R₁)과 저항(R₂)의 비율을 가변시킴으로써, 전파 정류 전압(Bv)이 캐패시터(C1,C2) 양단 전압 이하로 떨어지는 구간에서만 승압형 컨버터를 동작시킬 수 있도록 조절된다. 정해진 전파 정류 전압(Bv) 파형에서 전류 감지 전압(Bc)으로 나타내어지는 입력 전류는 저항(R₁,R₂)의 비율로 결정되므로, 저항(R₁,R₂)의 비율을 조절하여 입력 전류를 제3b도와 같이 조절할 수 있다. 만일 저항(R₂)를 항상 off 시키면 입력 전류 파형은 제1b도와 완전히 같게 되고, 저항(R₁,R₂)의 비율에서 저항(R₂)이 약간 작은 값이라면 승압형 컨버터가 동작하는 구간의 입력 전류는 감소하여 구간의 경계에 불연속적인 입력 전류 파형이 나타나게 된다. 따라서, 저항(R₁)과 저항(R₂)의 비율을 가변시켜 최적화함으로써 구간의 경계에 나타나는 불연속의 입력 전류를 최소화시키면, 입력 전류 파형이 제3b도의 (320,330)으로 도시된 것처럼 거의 1에 가까운 역률을 갖도록 조절할 수 있다.

제어 회로의 비교기 B는 공진형 인버터가 무부하에 가까운 비정상 상태일 때 승압형 컨버터의 입력 전류에 의하여 직류 전압(DC)이 전파 정류 전압(Bv)의 최고치 보다 증가되는 것을 방지하기 위한 보호 회로로 동작한다. 비교기 B에서 직류 전압(DC)은 저항(R₃)과 저항(R₄)으로 분할되어 정해진 기준 전압(V_ref)과 비교되는데, 직류 전압(DC)이 전파 정류 전압(Bv)의 최고치 보다 큰 값이면 비교기 B는 low 출력을 내어 비교기 A의 출력에 상관 없이 승압형 컨버터의 반도체 스위치(S_B)를 off 시킴으로써 승압형 컨버터의 동작을 정지시킨다.

본 발명에 따른 역률 개선 회로는 공진형 인버터에 접속하여 동작하는데, 이때 반드시 공진형 인버터의 특정 단자와 접속되어야만 하는 것은 아니며, 임의의 선택 가능한 복수개의 접속점과 접속 가능하다. 본 발명에 따른 역률 개선 회로와 공진형 인버터와의 접속에 관하여 제4도를 참조하여 이하에서 설명한다. 먼저, 제4도의 공진형 인버터의 동작에 관하여 간단히 설명하면 다음과 같다.

상용의 교류 전원을 브리지 정류하여 공진형 인버터의 직류 전압을 만든다. 직류 전압에 의해 반도체 소자를 이용하는 스위칭 트랜지스터(S1,S2)가 구동 회로의 동작으로 번갈아 가며 스위칭하여 공진형 인버터에 구형파 전원을 인가하면, 인덕터(L)와 캐패시터(C_P,C_S1,C_S2)로 이루어진 공진 탱크에 공진 전류가 흘러 방전등에서 빛으로 발광하는 출력 전력이 공급된다. 방전등이 점등된 정상 상태에서는 캐패시터(C_P)의 임피던스가 방전등의 등가 저항보다 상당히 크므로 대부분의 공진 전류는 방전등으로 흐른다. 캐패시터(C_F)는 공진형 인버터에서 발생되는 고주파 잡음을 제거하기 위한 필터용으로 캐패시터(C₁,C₂)에 비하여 상당히 작은 값을 갖는다.

제4도에서 A, B, C 점은 반주기마다 상하로 반복되는 공진의 특성에 따라 직류 전압에 1/2을 중심으로 하여, 공진의 반주기 동안은 접지(GND)로 향하고 나머지 반주기 동안은 직류 전압으로 향하는 전위를 갖는다. 이와 같이 직류 전압의 1/2을 중심으로 하여 접지(GND)와 직류 전압으로 향하는 전위를 갖는 A, B, C 점은 여기에 연결된 역률 개선 회로의 구동 전원으로 동작하여, 캐패시터(Co)와 인덕터(Lo)의 직렬 연결에 교류 전류를 제공하여, 공진의 반주기 마다 다이오드(D3)와 다이오드(D4)를 통하여 캐패시터(C1)와 캐패시터(C2)를 교대로 충전한다. 따라서, 본 발명에 따른 역률 개선 회로는 공진형 인버터의 A, B, C 점 중에서 임의의 점과 연결되더라도 본 발명의 원리에 따라 원활히 동작한다.

A, B, C 점의 전위가 접지(GND)를 향하여 공진하는 반주기 동안에는 캐패시터(Co)와 인덕터(Lo)의 직렬 연결에 화살표(I_i)의 정방향으로 전류가 흘러 다이오드(D3)를 거쳐 캐피시터(C1)가 충전되고, A, B, C 점의 전위가 직류 전압을 향하여 공진하는 나머지 반주기 동안에는 캐패시터(Co)와 인덕터(Lo)의 직렬 연결에 화살표(I_i)의 역방향으로 전류가 흘러 다이오드(D4)를 거쳐 캐패시터(C2)가 충전된다. A, B, C 점의 전위 변화에서 캐패시터(Co)와 인덕터(Lo)의 직렬 연결을 통해 캐패시터(C1,C2)가 교대로 충전되기 시작하는 전위와 충전 전류의 양을 캐패시터(Co)와 인덕터(Lo)의 값을 가변시켜 조절함으로써, 캐패시터(C1,C2)의 양단 전압을 직류 전압 최고치 1/2 이상의 임의의 값으로 적절히 조정할 수 있다. 전파 정류 전압이 캐패시터(C1,C2)의 양단 전압 이하의 구간에서는 앞의 설명과 같이 캐패시터(C1,C2)가 각각 다이오드(D1,D2)를 통해 방전하여 공진형 인버터에 출력 전력을 공급하고, 직류 전압을 캐패시터(C1,C2) 양단 전압으로 제한한다.

제1도에 도시된 역률 개선 회로에서와 마찬가지로, 제4도에 도시된 역률 개선 회로에서도 인덕터(Lo)를 단락시켜 캐패시터(Co) 만을 이용하거나 캐패시터(Co)을 단락시켜 인덕터(Lo) 만을 이용하거나, 또는 캐패시터(Co)와 인덕터(Lo) 모두를 단락시키는 것이 가능하다.

제4도에 도시된 승압형 컨버터 부분의 제어 회로는 제3도에 도시된 제어 회로와 같다. 그리고, 승압형 컨버터는 앞에서 설명한 바와 같이 입력 전류가 0인 구간에서만 동작하며, 수동형 역률 개선 회로와 함께 입력 전류 파형이 제3c도와 같이 거의 1에 가까운 역률을 갖도록 하는 복합형 역률 개선 회로를 구성한다.

본 발명에 따른 복합형 역률 개선 회로를 현재 많이 이용되고 있는 밸리필(valley-fill) 방식 및 기타의 유사 형태와 비교하여 그 특징과 장점을 정리하여 서술하면 다음과 같다. 아래에서 전원 캐패시터라 함은 제1도, 제3도 및 제4도의 캐패시터(C1,C2), 제2도의 캐패시터(230,260)과 같이 직류 전압의 최저치에서 공진형 인버터에 출력 전력을 공급하는 캐패시터를 지칭한다.

첫째, 공진의 매 주기 마다 공진형 인버터로부터 전류가 흘러 전원 캐패시터를 충전한다는 점이다. 밸리필(valley-fill) 방식은 상용 교류 전원의 최고치 부분에서 전원 캐패시터를 순간적으로 충전하므로 필연적으로 펄스형의 입력 전류가 흐르는데, 펄스형의 입력 전류는 역률을 저하시키고 입력 전류의 파고율을 높이는 단점이 있다. 따라서 가능한 한 펄스의 크기를 줄이기 위하여 입력단에 인덕터를 첨가하거나 작은 값의 전원 캐패시터를 이용해야 하는 문제점이 있다. 또한, 전해질을 성분으로 하는 전원 캐패시터의 수명은 충전·방전되는 전류의 실효값이 작을수록 증가되는데, 펄스형의 충전 전류는 전류의 실효값을 크게하여 전자식 안정기의 수명에 큰 영향을 미치는 전해질을 이용한 전원 캐패시터의 수명을 단축시킨다. 그러나, 본 발명에 따른 역률 개선 회로는 공진의 매주기마다 전원 캐패시터를 충전하므로, 제1도에서 알 수 있듯이 펄스형의 입력 전류가 발생하지 않는다. 따라서, 역률을 더욱 증가시키고, 입력 전류의 파고율을 높이지 않으며, 전원 캐패시터값의 제한이 없고, 전원 캐패시터에 충전·방전되는 실효 전류를 감소시켜 전자식 안정기의 수명을 향상시키는 장점이 있다.

둘째, 역률 제어 회로의 캐패시터(Co)와 인덕터(Lo)를 가변시켜 전원 캐패시터 충전 전류의 양을 조절함으로써 전원 캐패시터 양단 전압을 조절할 수 있다. 즉, 제1도의 직류 전압 파형에서 직류 전압의 최저값을 최고값의 1/2 보다 큰 임의의 값으로 조정할 수 있게 된다. 앞에서 설명한 바와 같이 밸리필(valley-fill) 방식은 직류 전압 파형이 최고치의 1/2 이하까지 떨어지므로, 직류 전압의 변동 폭이 커서 고주파 점등에도 불구하고 120Hz의 깜박임이 나타날 수 있고 방전등의 특성을 불안정하게 하여 효율을 떨어뜨리는 단점이 있다. 그러나, 본 발명에 따른 역률 개선 회로는 직류 전압의 최저값을 최고값의 1/2 보다 큰 값으로 조정 가능하기 때문에, 직류 전압의 변동폭이 비교적 작아 120Hz의 깜박임이 거의 나타나지 않고 방전등의 특성을 안정하게 하여 밸리필(valley-fill)방식에 비해서 효율이 더욱 증가되는 장점을 갖는다.

셋째, 본 발명에 따른 역률 개선 회로는 수동형과 능동형의 장점을 적절히 결합한 복합형 역률 개선 회로라는 점이다. 앞에서 설명한 바와 같이 단순히 수동형의 역률 개선 회로로는 0.99 이상의 역률을 갖는 것은 불가능하다. 따라서, 승압형 컨버터를 이용한 능동형 역률 개선 회로를 혼합하여 거의 1에 가까운 역률을 얻을 수 있다. 본 발명과 같이 승압형 컨버터를 수동형 역률 개선 회로에 혼합하지 않고, 단순히 승압형 컨버터만을 이용한 능동형 역률 개선 회로로도 거의 1에 이르는 역률을 얻을 수 있다. 승압형 컨버터 만을 이용하는 경우 직류 전압은 교류 전원을 전파 정류한 전압의 최소 1.3배 이상의 값을 가져야 하기 때문에, 제4도에서 스위칭 트랜지스터(S1,S2)를 비롯한 다른 소자의 내압 문제가 발생할 수 있고 큰 값의 전원 캐패시터를 이용해야만 하는 단점이 있다. 그러나, 본 발명과 같이 전파 정류 전압이 전원 캐패시터 양단 전압 보다 낮은 구간에서만 동작하는 승압형 컨버터를 이용하면 직류 전압 최고치는 전파 정류 전압 최고치와 같으므로 위와 같은 문제점이 발생하지 않는다. 또한 제4도 승압형 컨버터의 반도체 스위치(S_B)에 흐르는 전류의 감소에 의하여 전력 손실이 줄고 효율이 더욱 높아지는 장점이 있다.

네째, 제3도 승압형 컨버터에 제어 회로가 상당히 간단하고 저가격이라는 점이다. 일반적으로 승압형 컨버터의 제어는 역률 개선용 집적 회로(IC)가 많이 이용되는데, 역률 개선용 집적 회로(IC)를 이용하면 집적 회로의 단가가 높을 뿐만아니라 주변의 부가 회로가 상당히 복잡하게 추가되어, 전체적인 비용이 증가하고 대단히 복잡하며 신뢰성이 떨어지는 단점이 있다. 그러나, 본 발명에 따른 복합형 역률 개선 회로에 이용된 승압형 컨버터의 제어 회로는 제3도에서 보여지듯이 단순히 하나의 집적 회로(IC)와 저항 및 전류 증폭용 소신호 트랜지스터로 구성되어 저가격이며 간단하다. 비교기 A와 비교기 B는 LM393과 같이 하나의 집적 회로(IC)에 두개의 비교기가 내장된 형태로서 범용 집적 회로(IC)이기 때문에 역률 개선용 집적 회로(IC)에 비하여 저가격이다.

이상에서 본 발명에 대하여 구체적인 예를 통해 설명하였지만, 본 발명의 범위는 이에 제한되지 않으며, 본 발명의 범위 내에서 보다 다양한 변경이 가능하다. 예를 들면, 본 발명에 따른 역률 제어 회로의 구성은 다음과 같이 다양한 형태로 변경 가능하다.

제5도는 본 발명에 따른 역률 제어 회로에 대한 변형례를 도시한 도면이다. 제5a도는 본 발명에 따른 역률 제어 회로(P)의 캐패시터(Co)와 인덕터(Lo) 중에서 어느 하나 또는 둘 모두의 양단이 단락된 형태이다. 제4도에서 A, B, C 점은 반주기 마다 상하로 반복되는 공진의 특성에 의해 직류 전압의 1/2을 중심으로 하여 접지(GND)와 직류 전압으로 향하는 전위를 갖기 때문에, 본 발명에 따른 역률 개선 회로의 캐패시터(C1,C2)의 충전 전원으로 동작하는데, 이 A, B, C 점의 출력 임피던스에 따라 여기에 접속되는 역률 개선 회로의 캐패시터(Co)와 인덕터(Lo) 중에서 어느 하나 또는 둘 모두의 양단이 단락된 제5a도의 형태로 구조가 변경될 수 있다. 그리고, 캐패시터(Co)의 양단이 단락되거나 캐패시터(Co)와 인덕터(Lo) 모두의 양단이 단락된 상태에서, 제5b도는 전원 캐패시터(C1)와 다이오드(D1,D3) 만으로 구성된 형태이고 제5c도는 전원 캐피시터(C2)와 다이오드(D2,D4) 만으로 구성된 형태이다. 제5b도와 제5c도에서 공진의 매주기 마다 반주기 동안은 공진형 인버터로부터 다이오드(D3,D4)로 전류가 흘러 캐패시터(C1,C2)를 충전 시키고, 나머지 반주기 동안은 다이오드(D3,D4)가 공진형 인버터와 캐패시터(C1,C2) 사이의 전류 흐름을 차단한다. 그러나, 제2도에 도시된 바와 같은 종래의 밸리필(valley-fill) 방식은 직류 전압의 최고치 부분에서 캐패시터(230,260)과 다이오드의 직렬 연결에 전류가 흘러 캐패시터(230,260)를 동시에 충전시키기 때문에, 제5b도와 제5c도처럼 각각의 캐패시터(C1)와 캐패시터(C2) 만을 독립적으로 이용한 형태로의 구조 변경은 불가능하다.

그러므로, 본 발명의 범위는 이상의 상세한 설명에 제한되지 않으며, 본 발명의 특허 청구의 범위에 기재된 사항에 의하여서만 정하여 진다.

Claims (13)

1. 방전등용 고역률 전자식 안정기에 있어서, 교류 전원으로부터의 전압을 전파 정류(全波 整流)하기 위한 정류 회고; 상기 방전등을 구동시키기 위한 공진기; 상기 정류 회로와 상기 공진기에 연결되는 충전 수단; 및 상기 정류 회로에 의하여 정류된 전압이 상기 정류 회로를 통하여 공급되는 전압의 최고치의 약 1/2 이상일 때에는 상기 공진기로부터 전류를 공급받아 상기 충전 수단을 충전시키기 위한 역률 제어 회로를 포함하고, 상기 충전 수단은 상기 정류 회로에 의하여 정류된 전압이 상기 정류 회로를 통하여 공급되는 전압의 최고치의 약 1/2 이하인 경우 방전되어 상기 공진기에 전력을 공급하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
2. 제1항에 있어서, 상기 충전 수단은 제1 및 제2충전 수단을 더 포함하고, 상기 역률 제어 회로는 상기 정류 회로에 의하여 정류된 전압이 상기 정류 회로를 통하여 공급되는 전압의 최고치의 약 1/2 이상일 때에는 상기 공진기의 공진 주파수의 반주기(半週期)마다 상기 제1 및 제2충전 수단을 각각 충전시키며, 상기 제1 및 제2충전 수단은 상기 정류 회로에 의하여 정류된 전압이 상기 정류 회로를 통하여 공급되는 전압의 최고치의 약 1/2 이하인 때에는 방전되어 상기 공진기에 전력을 공급하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
3. 제1항에 있어서, 상기 충전 수단은 제1단자와 제2단자를 포함하고, 상기 제1단자는 상기 정류 회로의 제1극성 단자에 연결된 캐패시티; 및 상기 캐패시티의 제2단자와 역방향으로 연결된 제1단자와, 상기 정류 회로의 제2극성 단자에 연결된 제2단자를 포함하는 다이오우드를 포함하는 것을 특징으로 하는 방전등용 고역률 잔자식 안정기.
4. 제1항에 있어서, 상기 충전 수단은 제1단자와 제2단자를 포함하고, 상기 제1단자는 상기 정류 회로의 제2극성 단자에 연결된 캐패시터; 및 상기 캐패시터의 제2단자와 순방향으로 연결된 제1단자와, 상기 정류 회로의 제1극성 단자에 연결된 제2단자를 포함하는 다이오우드를 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
5. 제2항에 있어서, 상기 제1충전 수단은 제1단자와 제2단자를 포함하고, 상기 제1단자는 상기 정류 회로의 제1극성 단자에 연결된 제1캐패시터; 및 상기 제1캐패시터의 제2단자와 역방향으로 연결된 제1단자와, 상기 정류회로의 제2극성 단자에 연결된 제2단자를 포함하는 제1다이오우드를 포함하고, 상기 제2충전 수단은 제1단자와 제2단자를 포함하고, 상기 제1단자는 상기 정류 회로의 제2극성 단자에 연결된, 상기 제1캐패시터와 거의 동일한 캐패시턴스 값을 가지는 제2캐패시터; 및 상기 제2캐패시터의 제2단자와 순방향으로 연결된 제1단자와, 상기 정류 회로의 제1극성 단자에 연결된 제2단자를 포함하는 제2다이오우드를 포함하며, 상기 제1충전 수단과 상기 제2충전 수단은 서로 병렬로 연결되어 있는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
6. 제2항 또는 제5항에 있어서, 상기 제1충전 수단은 상기 역률 제어 회로와 역방향으로 연결된 제3다이오우드를 거쳐 연결되어 있고, 상기 제2충전 수단은 상기 역률 제어 회로와 순방향으로 연결된 제4다이오우드를 거쳐 연결되어 있는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 역률 제어 회로는 서로 직렬 연결된 캐패시터와 인덕터를 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 역률 제어 회로는 캐패시터를 포함하는 것을 특징으로 하는 방전등용 고역률을 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 역률 제어 회로는 인덕터를 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 역률 제어 회로는 상기 공진기와 상기 충전 수단 사이를 연결하는 도선을 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
11. 제1항에 있어서, 상기 역률 제어 회로는 상기 정류 회로에 의하여 정류된 전압이 상기 충전 수단에 인가된 전압 이하일 때 동작하여 역률을 증가 시킴으로써 입력 전류를 상기 정류 회로에 의하여 정류된 전압과 같은 파형으로 만드는 능동형 역률 제어 수단을 더 포함하는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
12. 제11항에 있어서, 상기 능동형 역률 제어 수단은 상기 정류 회로에 의하여 정류된 전압을 인가하는 전압 인가 수단; 상기 전압 인가 수단의 전압을 전류 감지 전압과 비교하는 비교수단; 및 상기 비교 수단의 출력을 상기 비교 수단의 상기 전압 인가 수단측 입력단으로 정귀환(positive feedback) 시키는 수단을 포함하고, 상기 전압 인가 수단은 상기 정류 회로에 의하여 정류된 전압이 상기 충전수단에 인가된 전압 이하일 때 상기 능동형 역률 제어 수단을 동작시키도록 상기 정류 회로에 의하여 정류된 전압에 대한 선정된 비의 전압을 인가시키는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.
13. 제11항에 있어서, 상기 능동형 역률 제어 수단은 상기 공진기로의 입력 전압을 인가하기 위한 전압 인가 수단; 상기 전압 인가 수단의 전압과 선정된 기준 전압을 비교하는 비교 수단을 더 포함하고, 상기 비교 수단은 상기 전압 인가 수단의 전압이 상기 정류 회로에 의하여 정류된 전압의 최고치보다 큰 값이면 상기 능동형 역률 제어 수단의 동작을 정지시키는 것을 특징으로 하는 방전등용 고역률 전자식 안정기.