KR0183784B1 - Method of manufacturing thin film transistor of lcd - Google Patents
Method of manufacturing thin film transistor of lcd Download PDFInfo
- Publication number
- KR0183784B1 KR0183784B1 KR1019950054717A KR19950054717A KR0183784B1 KR 0183784 B1 KR0183784 B1 KR 0183784B1 KR 1019950054717 A KR1019950054717 A KR 1019950054717A KR 19950054717 A KR19950054717 A KR 19950054717A KR 0183784 B1 KR0183784 B1 KR 0183784B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pattern
- amorphous silicon
- film
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract description 2
- 230000003213 activating effect Effects 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
급속열처리 방법으로 다결정 실리콘 박막 트랜지스터를 제조하는 방법이 개시되었다. 본 발명은 액정표시장치(LCD)용 박막 트랜지스터의 제조방법에 있어서, 투명한 절연 기판 상에 보호막으로 덮혀진 비정질실리콘 박막 트랜지스터를 형성한 후에 상기 비정질 실리콘 박막 트랜지스터가 형성된 기판을 급속열처리하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법을 제공한다. 본 발명에 의하면 보호막이 형성된 비정질 실리콘 박막 트랜지스터를 제조한 후에 급속열처리를 실시함으로써 비정질 실리콘의 결정화 및 소오스/드레인 영역의 활성화를 동시에 행하여 급속열처리 공정 수를 줄여 기판의 손상을 방지할 수 있을 뿐만 아니라 이 경우에 수소를 포함하는 보호막을 사용함으로써 실리콘막의 수소화도 동시에 진행할 수 있다.A method of manufacturing a polycrystalline silicon thin film transistor by a rapid heat treatment method has been disclosed. The present invention provides a method of manufacturing a thin film transistor for a liquid crystal display (LCD), comprising: forming an amorphous silicon thin film transistor covered with a protective film on a transparent insulating substrate and then rapidly heat treating the substrate on which the amorphous silicon thin film transistor is formed. A thin film transistor manufacturing method of a liquid crystal display device is provided. According to the present invention, by fabricating an amorphous silicon thin film transistor having a protective film and then performing rapid heat treatment, crystallization of amorphous silicon and activation of source / drain regions can be performed simultaneously to reduce the number of rapid heat treatment steps, thereby preventing damage to the substrate. In this case, the hydrogenation of the silicon film can also proceed simultaneously by using a protective film containing hydrogen.
Description
제1도 내지 제4도는 종래 기술에 의한 액정표시장치의 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a thin film transistor of a liquid crystal display according to the prior art.
제5도 내지 제8도는 본 발명에 의한 액정표시장치의 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a thin film transistor of a liquid crystal display according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 투명한 절연 기판 41a : 게이트 절연막 패턴11 transparent insulating substrate 41a gate insulating film pattern
51 : 게이트 패턴 61 : 소오스/드레인 영역51 gate pattern 61 source / drain regions
71 : 채널 영역 81 : 층간 절연막 패턴71: channel region 81: interlayer insulating film pattern
91 : 소오스/드레인 및 게이트 전극 101 : 보호막91: source / drain and gate electrodes 101: protective film
본 발명은 액정표시장치(LCD)의 박막 트랜지스터 제조방법에 관한 것으로, 특히 급속열처리 방법으로 비정질 실리콘의 결정화, 소오스/드레인 영역의 활성화를 동시에 행함으로써 열처리 공정 수를 줄여 기판의 손상을 방지할 수 있는 액정표시장치의 박막 트랜지스터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor of a liquid crystal display (LCD). In particular, the rapid heat treatment method simultaneously performs crystallization of amorphous silicon and activation of source / drain regions, thereby reducing the number of heat treatment processes and preventing damage to the substrate. The present invention relates to a method for manufacturing a thin film transistor of a liquid crystal display device.
액정표시장치의 다결정 실리콘 박막 트랜지스터를 제조하는 데 요구되는 온도는 기판의 성질에 의해 결정된다. 가장 대표적으로 고려되는 것 중의 하나가 기판의 왜곡점 온도와 기판의 열 수축이다. 여기서 왜곡점 온도란 유리의 점성 특성을 나타내는 값으로 log η=14.5인 온도를 말한다. 이 왜곡점 온도는 다결정 실리콘 박막 트랜지스터를 제조하는 데 요구되는 온도보다 충분히 높아야 한다. 한편, 글래스는 비평형 상태에서 급속 냉각되어 고상으로 된 것이므로 열처리할 경우에 열 수축이 일어난다. 이는 대형 화면이 될수록 또는 마스크 공정수가 증가할수록 심각하다.The temperature required to fabricate the polycrystalline silicon thin film transistor of the liquid crystal display device is determined by the nature of the substrate. One of the most representative considerations is the strain point temperature of the substrate and the heat shrinkage of the substrate. Strain point temperature is a value which shows the viscosity characteristic of glass here, and means the temperature whose log (eta) = 14.5. This strain point temperature should be sufficiently higher than the temperature required to fabricate the polycrystalline silicon thin film transistor. On the other hand, because the glass is rapidly cooled in a non-equilibrium state to a solid phase, heat shrinkage occurs when heat-treated. This is serious as the screen becomes larger or as the number of mask processes increases.
따라서 고온에서 다결정 실리콘 박막 트랜지스터를 제조하기 위해서는 위에서 설명한 조건 외에 화학 약품에 의해 쉽게 식각되지 않을 것, 알칼리의 용출이 없을 것 등의 여러 조건을 만족하는 기판을 사용하여야 한다. 이와 같은 조건들을 대부분 만족시키는 대표적인 것이 석영 기판이다. 그러나 이들 기판은 가격이 매우 비싸다.Therefore, in order to manufacture a polycrystalline silicon thin film transistor at a high temperature, a substrate that satisfies various conditions, such as not being easily etched by a chemical and no elution of alkali, should be used in addition to the conditions described above. A typical substrate that satisfies most of these conditions is a quartz substrate. However, these substrates are very expensive.
따라서 고수익 및 고수율(yield)의 다결정 실리콘 박막 트랜지스터를 만들기 위해서는 무알칼리 글래스 또는 보로실리케이트(borosilicate) 글래스 등의 저가의 기판을 사용하여 저온 공정으로 다결정 박막 트랜지스터를 제조하는 것이 바람직하다.Therefore, in order to make a high yield and high yield polycrystalline silicon thin film transistor, it is desirable to manufacture a polycrystalline thin film transistor by a low temperature process using an inexpensive substrate such as alkali-free glass or borosilicate glass.
이 때 저온 공정은 600℃ 이하에서 장시간 열처리 하는 SPC(solid phase crystallization) 방법, 액시머(eximer) 레이저를 이용하는 방법. 급속열처리(rapid thermal process, RTP)를 이용하는 방법 등이 있다. 여기서 급속열처리를 이용하는 방법은 레이저를 이용하는 방법에 비하여 에너지의 전달 시간이 길어서 기판에 손상을 많이 준다. 따라서 가능한한 급속열처리 횟수를 줄이는 것이 좋다.At this time, the low temperature process is a method of using SPC (solid phase crystallization) method and an excimer laser for a long time heat treatment at 600 ° C or less. Rapid thermal processing (RTP); In this case, the method using the rapid heat treatment has a longer energy transfer time than the method using the laser, thus damaging the substrate. Therefore, it is better to reduce the number of rapid heat treatments as much as possible.
제1도 내지 제4도는 종래기술에 의한 액정표시장치의 다결정 실리콘 박막 트랜지스터를 형성하는 방법을 설명하기 위한 단면도들이다.1 through 4 are cross-sectional views illustrating a method of forming a polycrystalline silicon thin film transistor of a liquid crystal display according to the prior art.
제1도는 다결정 실리콘막(20)을 형성하는 단계를 설명하기 위한 단면도로서, 먼저 투명한 절연 기판(10), 예컨대 보로실리케이트 글래스 상에 비정질 실리콘막을 형성한다. 이러서 상기 비정질 실리콘막이 형성된 기판을 급속열처리하여 상기 비정질 실리콘막을 결정화 시켜 다결정 실리콘막(20)을 형성한다.FIG. 1 is a cross-sectional view for explaining the step of forming the polycrystalline silicon film 20. First, an amorphous silicon film is formed on a transparent insulating substrate 10, for example, borosilicate glass. Thus, the substrate on which the amorphous silicon film is formed is rapidly heat treated to crystallize the amorphous silicon film to form the polycrystalline silicon film 20.
제2도는 다결정 실리콘막 패턴(30), 게이트 절연막(40) 및 게이트 패턴(50)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 다결정 실리콘막(20)을 패터닝하여 상기 기판(10)의 소정 영역 상에서 다결정 실리콘막 패턴(30)을 형성한다. 이어서 상기 다결정 실리콘막 패턴(30)이 형성된 기판 전면에 게이트 절연막(40)을 형성한다. 다음에 상기 게이트 절연막(40)이 형성된 기판 전면에 제1 도전막을 증착한 후 상기 제1 도전막을 패터닝하여 상기 다결정 실리콘막 패턴(30) 상에 형성된 게이트 절연막 상의 소정 영역에 게이트 패턴(50)을 형성한다.2 is a cross-sectional view for explaining a step of forming the polycrystalline silicon film pattern 30, the gate insulating film 40, and the gate pattern 50. First, the polycrystalline silicon film 20 is patterned to form a polycrystalline silicon film pattern 30 on a predetermined region of the substrate 10. Subsequently, a gate insulating film 40 is formed on the entire surface of the substrate on which the polycrystalline silicon film pattern 30 is formed. Next, after depositing a first conductive film on the entire surface of the substrate on which the gate insulating film 40 is formed, the first conductive film is patterned to form a gate pattern 50 in a predetermined region on the gate insulating film formed on the polycrystalline silicon film pattern 30. Form.
제3도는 소오스/드레인 영역(60)을 형성하는 단계를 설명하기 위한 단면도로서, 먼저 상기 게이트 패턴(50)을 이온주입 마스크로하여 상기 다결정 실리콘막 패턴(30)에 불순물을 주입함으로써 소오스/드레인 영역(60)이 형성한다. 이때 상기 소오스/드레인 영역(60) 사이에 있는 다결정 실리콘막 패턴은 체널영역(70)이 된다. 이어서 상기 소오스/드레인 영역(60)이 형성된 기판을 급속열처리하여 상기 소오스/드레인 영역(60)을 활성화시킨다.3 is a cross-sectional view for explaining a step of forming a source / drain region 60. First, source / drain is implanted by implanting impurities into the polycrystalline silicon layer pattern 30 using the gate pattern 50 as an ion implantation mask. Region 60 forms. In this case, the polycrystalline silicon film pattern between the source / drain regions 60 becomes the channel region 70. Subsequently, the substrate on which the source / drain region 60 is formed is rapidly heat treated to activate the source / drain region 60.
제4도는 층간 절연막 패턴(80), 게이트 절연막 패턴(40a), 소오스/드레인 및 게이트 전극(90) 그리고 보호막(100)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 급속열처리 방법으로 열처리된 기판 전면에 층간 절연막을 형성한다. 이어서 상기 층간 절연막 및 게이트 절연막(40)을 패터닝하여 상기 소오스/드레인 영역(60) 및 게이트 패턴(50)을 노출시키는 층간 절연막 패턴(80) 및 게이트 절연막 패턴(40a)을 형성한다. 다음에 상기 층간 절연막 패턴(80) 및 게이트 절연막 패턴(40a)이 형성된 기판 전면에 제2 도전막을 형성한 후에 이를 패터닝함으로써 소오스/드레인 및 게이트 전극(90)을 형성한다. 계속해서 상기 전극(90)이 형성된 기판 전면에 보호막(100)을 형성한다.4 is a cross-sectional view for describing a step of forming the interlayer insulating film pattern 80, the gate insulating film pattern 40a, the source / drain and gate electrodes 90, and the protective film 100. First, an interlayer insulating film is formed on the entire surface of the substrate heat-treated by the rapid heat treatment method. Subsequently, the interlayer insulating layer and the gate insulating layer 40 are patterned to form an interlayer insulating layer pattern 80 and a gate insulating layer pattern 40a exposing the source / drain regions 60 and the gate pattern 50. Next, a source / drain and gate electrode 90 are formed by forming a second conductive film on the entire surface of the substrate on which the interlayer insulating film pattern 80 and the gate insulating film pattern 40a are formed, and then patterning the second conductive film. Subsequently, the protective film 100 is formed on the entire surface of the substrate on which the electrode 90 is formed.
상술한 바와 같이 종래 기술에 의한 다결정 실리콘 박막 트랜지스터 제조방법에 의하면, 비정질 실리콘을 결정화 시키는 단계 및 소오스/드레인 영역을 활성화시키는 단계에서 급속열처리 방법으로 두 차례 열처리하기 때문에 급속열처리에 의해 기판이 손상을 받을 수 있다.As described above, according to the method of manufacturing a polycrystalline silicon thin film transistor according to the prior art, since the heat treatment is performed twice by the rapid heat treatment method in the step of crystallizing amorphous silicon and in activating the source / drain regions, the substrate is damaged by rapid heat treatment. I can receive it.
따라서 본 발명의 목적은 보호막이 형성된 비정질 실리콘 박막 트랜지스터를 제조한 후에 급속열처리를 실시함으로써 비정질 실리콘의 결정화 및 소오스/드레인 영역의 활성화를 동시에 행하여 열처리 공정수를 줄여 기판의 손상을 방지할 수 있을 뿐만 아니라 이 경우에 수소를 포함하는 보호막을 사용함으로써 실리콘막의 수소화도 동시에 진행할 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to perform the rapid heat treatment after fabricating an amorphous silicon thin film transistor having a protective film, thereby simultaneously performing crystallization of amorphous silicon and activating source / drain regions, thereby reducing the number of heat treatment processes, thereby preventing damage to the substrate. In this case, however, the present invention provides a method of manufacturing a polycrystalline silicon thin film transistor in which hydrogenation of a silicon film can also proceed simultaneously by using a protective film containing hydrogen.
상기 목적을 달성하기 위하여 본 발명은, 액정표시장치(LCD)용 박막 트랜지스터의 제조방법에 있어서, 투명한 절연 기판 상에 소오스/드레인 불순물이 이온주입되고 보호막으로 덮혀진 비정질 실리콘 박막 트랜지스터를 형성한 후에 상기 비정질 실리콘 박막 트랜지스터가 형성된 기판을 1회의 급속열처리 공정으로 어닐링하여 활성화된 소오스/드레인 영역을 형성함과 동시에 다결정 실리콘 박막 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a thin film transistor for a liquid crystal display device (LCD), after forming an amorphous silicon thin film transistor in which a source / drain impurity is ion-implanted and covered with a protective film on a transparent insulating substrate Annealing the substrate on which the amorphous silicon thin film transistor is formed in one rapid heat treatment process to form an activated source / drain region and simultaneously forming a polycrystalline silicon thin film transistor. Provide a method.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제5도 내지 8도는 본 발명에 의한 액정표시장치의 다결정 실리콘 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon thin film transistor of a liquid crystal display according to the present invention.
제5도는 비정질 실리콘막(21)을 형성하는 단계를 설명하기 위한 단면도로서, 투명한 절연 기판(11), 예컨대 보로실리케이트 글래스 상에 비정질 실리콘막(21)을 형성한다.5 is a cross-sectional view for explaining the step of forming the amorphous silicon film 21. The amorphous silicon film 21 is formed on a transparent insulating substrate 11, for example, borosilicate glass.
제6도는 비정질 실리콘막 패턴(21a), 게이트 절연막(41) 및 게이트 패턴(51)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 기판(11)을 노출시키도록 상기 비정질 실리콘막을 패터닝하여 상기 기판(11)의 소정 영역 상에 비정질 실리콘막 패턴(21a)을 형성한다. 이어서 상기 비정질 실리콘막 패턴(21a)이 형성된 기판 전면에 게이트 절연막(41)을 형성한다. 다음에 상기 게이트 절연막(41)이 형성된 기판 전면에 제1 도전막을 증착한 후 상기 제1 도전막을 패터닝하여 상기 비정질 실리콘막 패턴(21a) 상에 형성된 게이트 절연막 상의 소정 영역에 게이트 패턴(51)을 형성한다.6 is a cross-sectional view for explaining the steps of forming the amorphous silicon film pattern 21a, the gate insulating film 41, and the gate pattern 51. FIG. First, the amorphous silicon film is patterned to expose the substrate 11 to form an amorphous silicon film pattern 21a on a predetermined region of the substrate 11. Subsequently, a gate insulating layer 41 is formed on the entire surface of the substrate on which the amorphous silicon film pattern 21a is formed. Next, after depositing a first conductive film on the entire surface of the substrate on which the gate insulating film 41 is formed, the first conductive film is patterned to form a gate pattern 51 in a predetermined region on the gate insulating film formed on the amorphous silicon film pattern 21a. Form.
제7도는 소오스/드레인 영역(61) 및 채널 영역(71)을 형성하는 단계를 설명하기 위한 단면도로서, 상기 게이트 패턴(51)을 이온주입 마스크로하여 상기 비정질 실리콘막 패턴(21a)에 불순물, 예컨데 인(P)을 주입함으로써 소오스/드레인 영역(61)을 형성한다. 이때 상기 소오스/드레인 영역(61) 사이에 있는 비정질 실리콘막 패턴은 채널 영역(71)이 된다.FIG. 7 is a cross-sectional view illustrating a process of forming a source / drain region 61 and a channel region 71. An impurity is formed in the amorphous silicon film pattern 21 a by using the gate pattern 51 as an ion implantation mask. For example, the source / drain regions 61 are formed by implanting phosphorus P. In this case, the amorphous silicon film pattern between the source / drain regions 61 becomes the channel region 71.
제8도는 층간 절연막 패턴(81), 게이트 절연막 패턴(41a), 소오스/드레인 및 게이트 전극(91), 및 보호막(101)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 소오스/드레인 영역(61)이 형성된 기판 전면에 층간 절연막을 형성한다. 이어서 상기 층간 절연막 및 게이트 절연막(41)을 패터닝하여 상기 소오스/드레인 영역(61) 및 게이트 패턴(51)을 노출시키는 층간 절연막 패턴(81) 및 게이트 절연막 패턴(41a)을 형성한다. 다음에 상기 층간 절연막 패턴(81) 및 게이트 절연막 패턴(41a)이 형성된 기판 전면에 제2 도전막을 형성한 후에 이를 패터닝함으로써 소오스/드레인 및 게이트 전극(91)을 형성한다. 계속해서 상기 전극(91)이 형성된 기판 전면에 보호막(101)을 형성한다. 이어서 상기 보호막(101)이 형성된 기판을 급속열처리함으로써 상기 소오스/드레인 영역(61)이 형성된 비정질 실리콘막 패턴(21a)을 다결정 실리콘막으로 상 변태시키는 동시에 상기 소오스/드레인 영역(61)을 활성화시킨다.8 is a cross-sectional view for explaining the steps of forming the interlayer insulating film pattern 81, the gate insulating film pattern 41a, the source / drain and gate electrodes 91, and the protective film 101. First, an interlayer insulating film is formed on the entire surface of the substrate on which the source / drain regions 61 are formed. Subsequently, the interlayer insulating layer and the gate insulating layer 41 are patterned to form an interlayer insulating layer pattern 81 and a gate insulating layer pattern 41a exposing the source / drain regions 61 and the gate pattern 51. Next, a source / drain and gate electrode 91 are formed by forming a second conductive layer on the entire surface of the substrate on which the interlayer insulating layer pattern 81 and the gate insulating layer pattern 41a are formed, and then patterning the second conductive layer. Subsequently, a protective film 101 is formed on the entire surface of the substrate on which the electrode 91 is formed. Subsequently, the substrate on which the protective film 101 is formed is subjected to rapid heat treatment, thereby transforming the amorphous silicon film pattern 21a on which the source / drain region 61 is formed into a polycrystalline silicon film and activating the source / drain area 61. .
이 경우 상기 보호막(101)을 Si3N4:H로 형성함으로써 상기 급속열처리 시 실리콘막의 수소화도 동시에 진행할 수도 있다. 이와 같이 형성된 수소화된 실리콘막은 채널영역의 댕글링 본드(dangling bond)가 크게 감소하여 캐리어의 이동도가 증가하고, 소오스/드레인 접합부근에서의 누설전류가 크게 감소한다. 따라서 박막 트랜지스터의 온/오프 전류비가 증가한다.In this case, the protective film 101 may be formed of Si 3 N 4 : H, so that the hydrogenation of the silicon film may be simultaneously performed during the rapid heat treatment. The hydrogenated silicon film formed as described above greatly reduces the dangling bond of the channel region, thereby increasing the mobility of the carrier, and greatly reduces the leakage current near the source / drain junction. Therefore, the on / off current ratio of the thin film transistor increases.
또한 이때의 급속열처리는 상기 기판(11)의 뒷면에서 행하여야 한다. 왜냐하면 기판의 앞면에서 급속열처리를 행할 경우에는 상기 게이트 패턴(51)이 불투명하므로 게이트 패턴 하부에 형성된 채널 영역의 비정질 실리콘은 결정화가 되지 않기 때문이다. 급속열처리는 일반적인 열처리와는 달리 빛을 조사하여 그 빛에 의해 어떤 대상을 가열하는 것이므로 위와 같이 불투명한 물체가 그 빛을 차단해 버리면 그 불투명한 물체의 뒷 편에 있는 영역은 제대로 가열되지 않는 것은 당연한 것이다. 따라서 상기 게이트 패턴(51)을 투명한 도전막, 예컨대 ITO막으로 사용한 경우에는 상기 기판(11) 앞면에서 급속열처리를 실시하여도 무방하다.In addition, the rapid heat treatment at this time should be performed on the back of the substrate (11). This is because, when the rapid thermal treatment is performed on the front surface of the substrate, the gate pattern 51 is opaque, so that amorphous silicon in the channel region formed under the gate pattern is not crystallized. Unlike heat treatment, rapid heat treatment is to irradiate light and heat an object by the light. Therefore, if an opaque object blocks the light as above, the area behind the opaque object is not heated properly. It is natural. Therefore, when the gate pattern 51 is used as a transparent conductive film, for example, an ITO film, rapid heat treatment may be performed on the front surface of the substrate 11.
이상 상술한 바와 같이 본 발명의 실시예에 의하면, 보호막이 형성된 비정질 실리콘 박막 트랜지스터를 제조한 후에 급속열처리를 실시함으로써 비정질 실리콘의 결정화 및 소오스/드레인 영역의 활성화를 동시에 행하여 급속열처리 공정 수를 줄여 기판의 손상을 방지할 수 있을 뿐만 아니라 이 경우에 수소를 포함하는 보호막을 사용함으로써 실리콘막의 수소화도 동시에 진행할 수 있다.As described above, according to the exemplary embodiment of the present invention, a rapid thermal treatment is performed after fabricating an amorphous silicon thin film transistor having a protective film, thereby simultaneously performing crystallization of amorphous silicon and activating source / drain regions, thereby reducing the number of rapid thermal processing steps. Not only can damage be prevented, but also the hydrogenation of the silicon film can proceed simultaneously by using a protective film containing hydrogen in this case.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.The present invention is not limited only to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054717A KR0183784B1 (en) | 1995-12-22 | 1995-12-22 | Method of manufacturing thin film transistor of lcd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054717A KR0183784B1 (en) | 1995-12-22 | 1995-12-22 | Method of manufacturing thin film transistor of lcd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054503A KR970054503A (en) | 1997-07-31 |
| KR0183784B1 true KR0183784B1 (en) | 1999-03-20 |
Family
ID=19443270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054717A KR0183784B1 (en) | 1995-12-22 | 1995-12-22 | Method of manufacturing thin film transistor of lcd |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183784B1 (en) |
-
1995
- 1995-12-22 KR KR1019950054717A patent/KR0183784B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054503A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492843A (en) | Method of fabricating semiconductor device and method of processing substrate | |
| KR100302378B1 (en) | A semiconductor device and a liquid crystal device | |
| US6569724B2 (en) | Insulated gate field effect transistor and method for forming the same | |
| JP3254072B2 (en) | Method for manufacturing semiconductor device | |
| US6569720B2 (en) | Method for fabricating thin-film transistor | |
| JPH07109573A (en) | Glass substrate and heat treatment | |
| JPH0758339A (en) | Semiconductor device and its production | |
| JPH07118443B2 (en) | Manufacturing method of semiconductor device | |
| JP2004214615A (en) | Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate | |
| JP2001028448A (en) | Manufacture if thin-film transistor | |
| JP3224215B2 (en) | Method for manufacturing thin-film insulated gate semiconductor device | |
| JPH0691032B2 (en) | Method for manufacturing semiconductor device | |
| KR100488959B1 (en) | METHOD OF MANUFACTURE POLYCRYSTALLINE Si TFT | |
| JP3840697B2 (en) | Manufacturing method of semiconductor device, manufacturing method of active matrix substrate, and manufacturing method of liquid crystal display device | |
| KR0183784B1 (en) | Method of manufacturing thin film transistor of lcd | |
| JP2782035B2 (en) | Glass substrate processing method | |
| JPH0797565B2 (en) | Method for manufacturing semiconductor device | |
| JPH08139331A (en) | Method of manufacturing thin film transistor | |
| JPH09139502A (en) | Semiconductor device and its manufacture | |
| JPH08316487A (en) | Manufacture of thin-film semiconductor device | |
| JP3181901B2 (en) | Thin film transistor | |
| JPH09133928A (en) | Thin-film transistor substrate for liquid-crystal display device and its manufacture | |
| KR100837883B1 (en) | method for fabricating thin film transistor | |
| JP3181817B2 (en) | Thin film transistor | |
| JP2500484B2 (en) | Thin film transistor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071127 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |