KR0182958B1 - 저주파의 펄스노이즈가 감소된 크리스탈 발진회로 - Google Patents
저주파의 펄스노이즈가 감소된 크리스탈 발진회로 Download PDFInfo
- Publication number
- KR0182958B1 KR0182958B1 KR1019950029242A KR19950029242A KR0182958B1 KR 0182958 B1 KR0182958 B1 KR 0182958B1 KR 1019950029242 A KR1019950029242 A KR 1019950029242A KR 19950029242 A KR19950029242 A KR 19950029242A KR 0182958 B1 KR0182958 B1 KR 0182958B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- oscillation circuit
- crystal oscillation
- frequency
- output
- Prior art date
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 23
- 230000003247 decreasing effect Effects 0.000 title 1
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야:
반도체 로직 장치의 크리스탈 발진회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
저주파의 펄스 노이즈를 제거하기 위한 반도체 로직 장치의 크리스탈 발진회로를 제공함에 있다.
3. 발명의 해결방법의 요지:
저주파의 펄스 노이즈를 제거하기 위한 반도체 로직 장치의 크리스탈 발진회로에 있어서, 입력단은 펄스형태의 신호가 수신되고 상기 신호를 증폭 및 반전하기 위한 인버터수단과, 입력단은 상기 펄스형태의 신호가 수신되고 상기 신호의 위상차를 디벨롭시키기 위한 저항수단과, 상기 인버터수단 및 저항수단의 출력단으로부터 출력된 신호를 지연시키고 발진된 쇼트 펄스 신호를 출력하기 위한 지연수단과, 상기 지연수단의 출력단과 연결되고 소정의 주기를 가지는 펄스 신호를 여과시키기 위한 글리치 필터 수단과, 상기 글리치 필터 수단의 출력단과 연결되고, 주파수를 합성하고 원하는 소정의 주파수를 발생하여 고주파의 동작하에서도 상기 글리치 필터수단의 기능을 수행하도록 하는 로직수단을 가지는 것을 특징으로 하는 반도체 로직 장치의 크리스탈 발진회로.
4. 발명의 중요한 용도:
반도체 로직 장치의 크리스탈 발진회로에 적합하게 이용된다.
Description
제1도는 종래의 기술에 따른 크리스탈 발진회로를 보인 도면.
제2도는 제1도에 대한 타이밍도.
제3도는 본 발명의 일실시예에 따른 크리스탈 발진회로를 보인 도면.
제4도는 일반적인 글리치(glitch)필터(26)의 회로를 보인 도면.
제5도는 원하는 소정의 주파수를 발생하기 위한 일반적인 PLL로직 회로.
본 발명은 반도체 로직 장치에 있어서, 크리스탈 발진회로에 관한 것으로, 특히 저주파의 펄스 노이즈를 감소하기 위한 반도체 로직 장치의 크리스탈 발진 회로에 관한 것이다.
일반적으로, 종래의 저주파의 펄스 노이즈를 감소하기 위한 크리스탈 발진회로의 기술은 동작주파수 아래의 글리치 제거만을 목적으로 사용하였다.
제1도는 종래의 기술에 따른 크리스탈 발진회로를 보인 도면이다.
제1도를 참조하면, 입력단으로는 입력신호(12)가 수신되고 출력단으로는 상기 입력신호(12)의 반전된 신호를 출력하기 위한 피형 및 엔형 모오스 트랜지스터로 이루어진 인버터(2)와, 입력단으로 상기 인버퍼(2)의 출력을 수신하여 글리치 필터(10)로 전달하기 위한 다수개의 인버터로 구성된 전달부(6,8)가 나타나 있다. 또한, 상기 입력신호(12)를 버퍼링 출력하여 출력신호(14)를 발생하는 지연버퍼부(4)와, 상기 전달부내의 인버퍼(8)의 출력을 받아 특정한 주파수 대역의 노이즈 신호인 글리치를 제거한 후 이를 클럭신호(16)로서 출력하는 글리치필터(10)가 도시된다. 여기서, 상기 클럭신호(16)는 상기 제1도의 회로에 의해 발진되고 노이즈 필터링된 신호로서 통상 위상동기회로에 인가된다.
제2도는 제1도에 대한 타이밍 신호를 나타내는 것으로, 동일한 참조부호를 병기하였다. 상기 제1도의 크리스탈 발진회로에 예를 들어, 고주파의 ESD(Electro Static Discharge)전압이 인가되면, 쇼트 펄스의 노이즈 신호인 글리치가 발생된다. 그런데, 제1도 및 제2도에서, 상기 발진회로의 동작주파수가 10MHz인 경우에 상기 필터(10)는 100nsec의 반주기 즉 50nsec 이하의 펄스 노이즈(pulse noise)만을 제거할 수 있도록 통상 설계되고 있다. 여기서, 상기 고주파 정전기 노이즈인 펄스 주기는 약 10-40nsec정도이므로 상기 글리치 필터(10)로써는 상기 글리치를 제거하지 못한다. 따라서, 만약 50nsec이하의 펄스가 상기 크리스탈 발진회로에 유입되면, 상기 글리치 필터(10)는 필터링 기능을 발휘하지 못하므로 후단에 연결된 CPU 혹은 RAM 등에 문제를 발생케 할 수 있다. 이와 같이, 종래에는 글리치 필터(10)의 필터링 동작이 설정된 스펙에 의해 제한되어 고주파 정전기의 노이즈를 제대로 제거하지 못하는 문제점이 있었다. 또한, 상기 필터(10)에 기인하여 고주파 동작이 제약을 받는 단점도 있다.
따라서, 본 발명의 목적은 넓은 주파수 범위에 걸쳐 발생되는 펄스 노이즈를 제거하기 위한 반도체 로직 장치의 크리스탈 발진회로를 제공함에 있다.
상기한 바와 같이 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 저주파의 펄스 노이즈를 제거하기 위한 반도체 로직 장치의 크리스탈 발진회로에 있어서, 입력단은 펄스형태의 신호가 수신되고 상기 신호를 증폭 및 반전하기 위한 인버터수단과, 입력단으로 상기 펄스형태의 신호를 수신하며 상기 입력단으로 수신된 신호보다 위상이 늦은 출력신호를 제공하기 위하여 상기 입력단의 신호를 디벨롭시키기 위한 저항수단과, 상기 인버터수단 및 저항수단의 출력단으로부터 출력된 신호를 지연시키고 발진된 쇼트 펄스 신호를 출력하기 위한 전달수단과, 상기 전달수단의 출력단과 연결되고 소정의 주기를 가지는 펄스 신호를 여과시키기 위한 글리치 필터 수단과, 상기 글리치 필터 수단의 출력단과 연결되고, 주파수를 합성하고 원하는 소정의 주파수를 발생하여 고주파의 동작하에서도 상기 글리치 필터수단의 기능을 수행하도록 하는 로직수단을 가지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 일실시예에 따른 크리스탈 발진회로를 보인 도면이다.
제3도를 참조하면, 입력단은 펄스형태의 신호(12)가 수신되고 상기 신호를 증폭 및 반전하기 위한 인버터(18)와, 입력단으로 상기 펄스형태의 신호(12)를 수신하며 상기 입력단으로 수신된 신호보다 위상이 늦은 출력신호를 제공하기 위하여 상기 입력단의 신호를 디벨롭시키기 위한 저항(20)과, 상기 인버터(18) 및 저항(20)의 출력단으로부터 출력된 신호를 전달시키고 발진된 쇼트 펄스 신호를 출력하기 위한 전달수단(22,24)와, 상기 전달수단(22,24)의 출력단과 연결되고 소정의 주기를 가지는 펄스 신호를 여과시키기 위한 글리치 필터(26)와, 상기 글리치 필터(26)의 출력단과 연결되고, 주파수를 합성하고 원하는 소정의 주파수를 발생하여 고주파의 동작하에서도 상기 글리치 필터(26)의 기능을 수행하도록 하는 로직부(28)로 이루어진다. 여기서, 상기 저항(20)은 씨모오스 트랜지스터를 이용하여 구현할 수 있다.
제4도는 일반적인 글리치(glitch) 필터(26)의 회로를 보인 도면이다.
글리치 입력신호(30)를 수신하고 인버터 및 케퍼시턴스(32,34,36)와 앤드게이트(38)와, 노아게이트(40,42,44)로 이루어져 글리치 출력신호(46)를 출력한다. 이의 구조는 공지된 기술이므로 상세한 동작 설명은 생략한다.
제5도는 원하는 소정의 주파수를 발생하기 위한 일반적인 PLL로직 회로(주파수 합성회로)를 도시한다. PLL입력신호(48)를 위상을 감지하기 위한 페이즈 감지기(50)와 로우레벨패스필터(52)와, 전압제어 오실레이터(54)로 이루어진다. 즉, 전압제어 오실레이터(54)의 출력과 페이즈 감지기(50)의 사이에 1/N의 카우터가 들어가 있으므로, 카운터의 출력과 글리치 출력신호(46)와 같은 주파수로 로크된다. 그리하여, 발진주파수는 정확하게 N배 주파수를 갖는 전압제어 오실레이터(54)의 출력을 가진다.
즉, 일반 크리스탈 발진회로에 노이즈 필터를 삽입하는 것이 종래의 기술과 동일하다. 그러나, PLL로직(28)을 이용하여 하이 주파수를 만들어 내고 크리스탈 발진기에는 로우 주파수를 발진시켜서 로우 주파수 반주기 이하의 노이즈를 제거하는 것이 본 발명의 특징이다.
이렇게 함으로써 큰 주기의 펄스 노이즈 및 넓은 주파수 범위에 걸쳐 발생되는 노이즈를 제거함으로써 장비의 신뢰성에 향상을 기할 수 있는 효과가 있다.
Claims (4)
- 쇼트 펄스 노이즈를 제거하기 위한 반도체 로직 장치의 크리스탈 발진회로에 있어서; 입력단으로 펄스형태의 신호가 수신되고 상기 신호를 증폭 및 반전하기 위한 인버터수단과; 입력단으로 상기 펄스형태의 신호를 수신하며 상기 입력단으로 수신된 신호보다 위상이 늦은 출력신호를 제공하기 위하여 상기 입력단의 신호를 디벨롭시키기 위한 저항수단과; 상기 인버터수단 및 저항수단의 출력단으로부터 출력된 신호를 지연시키고 발진된 로우주파수를 출력하기 위한 전달수단과; 상기 전달수단의 출력단과 연결되고 미리 설정된 주기를 가지고 상기 펄스 신호를 여파하기 위한 글리치 필터 수단과; 상기 글리치 필터 수단의 출력단과 연결되고, 로우 주파수 반주기 이하의 노이즈를 제거하기 위하여 주파수를 합성하여 하이 주파수를 발생하는 로직수단을 가지는 것을 특징으로 하는 반도체 로직 장치의 크리스탈 발진회로.
- 제1항에 있어서, 상기 글리치 수단은 상기 쇼트 펄스 신호의 주기의 1/2보다 적은 펄스 신호를 출력하는 것을 특징으로 하는 반도체 로직 장치의 크리스탈 발진회로.
- 제1항에 있어서, 상기 저항 수단은 씨모오스 트랜지스터 이거나 저항소자임을 특징으로 하는 반도체 로직 장치의 크리스탈 발진회로.
- 제1항에 있어서, 상기 로직수단은 상기 글리치 필터수단에 의해 여과된 신호를 일정한 주파수 간격의 주파수군중에서 임의의 한 주파수를 선택하는 것을 특징으로 하는 반도체 로직 장치의 크리스탈 발진회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029242A KR0182958B1 (ko) | 1995-09-06 | 1995-09-06 | 저주파의 펄스노이즈가 감소된 크리스탈 발진회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029242A KR0182958B1 (ko) | 1995-09-06 | 1995-09-06 | 저주파의 펄스노이즈가 감소된 크리스탈 발진회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018980A KR970018980A (ko) | 1997-04-30 |
| KR0182958B1 true KR0182958B1 (ko) | 1999-04-15 |
Family
ID=19426297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950029242A KR0182958B1 (ko) | 1995-09-06 | 1995-09-06 | 저주파의 펄스노이즈가 감소된 크리스탈 발진회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182958B1 (ko) |
-
1995
- 1995-09-06 KR KR1019950029242A patent/KR0182958B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018980A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836169B2 (en) | Single ended clock signal generator having a differential output | |
| US6459314B2 (en) | Delay locked loop circuit having duty cycle correction function and delay locking method | |
| US6369660B1 (en) | Circuit and method for preventing runaway in a phase lock loop | |
| US6198317B1 (en) | Frequency multiplication circuit | |
| JP2004318894A (ja) | 電磁干渉を殆ど生じないシステムクロックを発生するクロック発生器 | |
| US6445253B1 (en) | Voltage-controlled oscillator with ac coupling to produce highly accurate duty cycle square wave output | |
| US5631582A (en) | Frequency and phase comparator | |
| US6621359B2 (en) | Noise elimination circuit | |
| KR0182958B1 (ko) | 저주파의 펄스노이즈가 감소된 크리스탈 발진회로 | |
| US6137333A (en) | Optimal delay controller | |
| US7855584B2 (en) | Low lock time delay locked loops using time cycle suppressor | |
| US7256635B2 (en) | Low lock time delay locked loops using time cycle suppressor | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| KR20030031860A (ko) | 디지털 필터 및 디지털 신호 필터링 방법 | |
| US6405228B1 (en) | Self-adjusting optimal delay time filter | |
| US7248087B2 (en) | Coarse delay tuner circuits with edge suppressors in delay locked loops | |
| KR100353103B1 (ko) | 펄스발생회로 | |
| KR0152346B1 (ko) | 클럭 스위칭 회로 | |
| JP3479559B2 (ja) | 周波数位相比較器 | |
| Foley et al. | A 3.3 V, 1.6 GHz, low-jitter, self-correcting DLL based clock synthesizer in 0.5/spl mu/m CMOS | |
| KR100245273B1 (ko) | 위상동기루프의 위상검출 출력회로 | |
| KR19990062001A (ko) | 위상 동기 루프 | |
| JP2959420B2 (ja) | 位相比較回路 | |
| KR0177765B1 (ko) | 지연 동기 루프회로 | |
| KR20000031222A (ko) | 고속 위상동기루프를 위한 위상 및 주파수 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |