KR0182019B1 - Liquid crystal cell and its manufacturing method - Google Patents

Liquid crystal cell and its manufacturing method Download PDF

Info

Publication number
KR0182019B1
KR0182019B1 KR1019950026164A KR19950026164A KR0182019B1 KR 0182019 B1 KR0182019 B1 KR 0182019B1 KR 1019950026164 A KR1019950026164 A KR 1019950026164A KR 19950026164 A KR19950026164 A KR 19950026164A KR 0182019 B1 KR0182019 B1 KR 0182019B1
Authority
KR
South Korea
Prior art keywords
film
liquid crystal
crystal cell
substrate
gate electrode
Prior art date
Application number
KR1019950026164A
Other languages
Korean (ko)
Other versions
KR970011967A (en
Inventor
이정길
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950026164A priority Critical patent/KR0182019B1/en
Publication of KR970011967A publication Critical patent/KR970011967A/en
Application granted granted Critical
Publication of KR0182019B1 publication Critical patent/KR0182019B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정셀(Liquid Cristal Cell) 및 그 제조 방법에 관한 것으로서, 특히 액정셀의 박막 트랜지스터 기판 및 공통 전극 기판의 평탄화를 위하여 보호막과 함게 SOG(spin on glass) 도포를 이용하여 단차를 극복한 액정셀에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal cell and a method of manufacturing the same. In particular, in order to planarize a thin film transistor substrate and a common electrode substrate of a liquid crystal cell, a step of using a spin on glass (SOG) with a protective film is overcome. It relates to a liquid crystal cell.

따라서, 외광에 의하여 화질이 저하되는 단점을 극복하여 저반사화를 실현할 수 있으며, 보상막을 광학적 이방성이 음이 되도록 하여 액정의 광학적 이방성이 양이기 때문에 발생하는 상하 시야각이 비대칭으로 나타나는 단점을 극복할 수 있다.Therefore, it is possible to realize low reflection by overcoming the disadvantage of deterioration of image quality due to external light, and to overcome the disadvantage that the vertical viewing angle asymmetrically generated due to the positive optical anisotropy of the liquid crystal is made by making the optical anisotropy of the compensation film negative. Can be.

Description

액정셀 및 그 제조 방법Liquid crystal cell and its manufacturing method

제1도는 종래의 액정셀의 박막 트랜지스터의 기판을 나타낸 단면도이고,1 is a cross-sectional view showing a substrate of a thin film transistor of a conventional liquid crystal cell,

제2도는 종래의 액정셀의 공통 전극 기판을 나타낸 단면도이고,2 is a cross-sectional view showing a common electrode substrate of a conventional liquid crystal cell,

제3도는 (a)-(g)는 종래의 다른 액정셀의 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,3 is a cross-sectional view (a) to (g) illustrating a conventional method for manufacturing a thin film transistor substrate of another liquid crystal cell according to a process sequence,

제4도는 본 발명의 제1실시에에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,4 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a first embodiment of the present invention.

제5도는 본 발명의 제2실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,5 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a second exemplary embodiment of the present invention.

제6도는 본 발명의 제3실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,6 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a third exemplary embodiment of the present invention.

제7도는 (a)-(i)는 본 발명의 제4실시예에 따른 액정셀의 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,7 is a cross-sectional view illustrating a method of manufacturing a thin film transistor substrate of a liquid crystal cell according to a fourth embodiment of the present invention according to a process sequence;

제8도는 본 발명의 제5실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,8 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a fifth embodiment of the present invention.

제9도는 본 발명의 제6실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,9 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a sixth embodiment of the present invention.

제10도는 본 발명의 제7실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,10 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a seventh embodiment of the present invention.

제11도는 (a)-(e)는 본 발명의 제8실시예에 따른 액정셀의 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,11 is a cross-sectional view illustrating a method of manufacturing a thin film transistor substrate of a liquid crystal cell according to an eighth embodiment of the present invention according to a process sequence;

제12도는 본 발명의 제9실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,12 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a ninth embodiment of the present invention.

제13도는 본 발명의 제10실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,13 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a tenth embodiment of the present invention.

제14도는 본 발명의 제11실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고,14 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to an eleventh embodiment of the present invention.

제15도는 (a)-(c)는 본 발명의 제12실시예에 따른 액정셀의 공통 전극 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,FIG. 15 is a cross-sectional view (a) to (c) illustrating a method of manufacturing a common electrode substrate of a liquid crystal cell according to a twelfth embodiment of the present invention according to a process sequence;

제16도는 본 발명의 제13실시예에 따른 액정셀의 공통 전극 기판을 나타낸 단면도이다.FIG. 16 is a cross-sectional view illustrating a common electrode substrate of a liquid crystal cell according to a thirteenth embodiment of the present invention.

제17도는 본 발명의 제14실시예에 따른 액정셀의 공통 전극 기판을 나타낸 단면도이다.17 is a cross-sectional view illustrating a common electrode substrate of a liquid crystal cell according to a fourteenth exemplary embodiment of the present invention.

본 발명은 액정셀(Liquid Cristal Cell) 및 그 제조 방법에 관한 것으로서, 특히, 액정셀의 박막 트랜지스터 기판 및 공통 전극 기판의 평탄화를 위하여 SOG(spin on glass)도포법을 이용하여 단차를 극복한 액정셀 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal cell and a method for manufacturing the same. In particular, a liquid crystal that overcomes a step using a spin on glass (SOG) coating method for planarization of a thin film transistor substrate and a common electrode substrate of a liquid crystal cell. A cell and a method of manufacturing the same.

일반적으로 액정셀은 다음과 같은 구조로 되어 있다. 기판, 적·녹·청의 3가지 컬러 필터 층, 그리고 공통 전극을 포함하는 공통 전극 기판과, 다수의 화소, 상기 화소에 화상 정보 신호를 전달하는 게이트선, 상기 데이터선과 상기 게이트선의 교차부에 형성되어 있는 스위칭 소자를 포함하는 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판과 강기 공통 전극 기판 사이에 채워져 있는 액정으로 이루어져 있다.In general, the liquid crystal cell has the following structure. A common electrode substrate including a substrate, three color filter layers of red, green, and blue, and a common electrode, a plurality of pixels, a gate line for transmitting image information signals to the pixels, and an intersection portion of the data line and the gate line. A thin film transistor substrate including a switching element, and a liquid crystal filled between the thin film transistor substrate and the rigid common electrode substrate.

먼저, 종래의 액정셀의 박막 트랜지스터 기판을 도면을 참고로 하여 설명한다.First, a thin film transistor substrate of a conventional liquid crystal cell will be described with reference to the drawings.

제1도는 종래의 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이다. 제1도에 도시한 바와 같이 액정셀의 박막 트랜지스터 기판은, 기판(1)과, 상기 기판(1)위에 형성되어 있는 게이트 전극(2)과, 상기 게이트 전극(2) 위에 형성되어 있는 게이트 산화막(4)과, 상기 게이트 산화막(4)위에 형성되어 있는 절연막(6)과, 상기 절연막(6) 위에 형성되어 있는 반도체막(8)과, 상기 반도체막(8) 위에 형성되어 있는 외인성 반도체막(10)과, 상기 외인성 반도체막(10)위에 형성되어 있는 소스/드레인 전극(12)과, 상기 소스/드레인 전극(12) 위에 형성되어 있는 보호막(14)과, 상기 보호막(14) 위에 형성되어 있는 화소 전극(16)으로 이루어져 있으며, 상기 외인성 반도체막(10)과 상기 소스/드레인 전극(12)은 상기 게이트 전극(2)의 상부에 형성되어 있는 상기 반도체막(8)이 노출되도록 패터닝되어 있어서, 상기 화소 전극(16)이 상기 소스/드레인 전극(12)과 연결되도록 한다.1 is a cross-sectional view showing a thin film transistor substrate of a conventional liquid crystal cell. As shown in FIG. 1, a thin film transistor substrate of a liquid crystal cell includes a substrate 1, a gate electrode 2 formed on the substrate 1, and a gate oxide film formed on the gate electrode 2. (4), an insulating film 6 formed on the gate oxide film 4, a semiconductor film 8 formed on the insulating film 6, and an exogenous semiconductor film formed on the semiconductor film 8 (10), the source / drain electrodes 12 formed on the exogenous semiconductor film 10, the protective film 14 formed on the source / drain electrodes 12, and the protective film 14 formed thereon. And the exogenous semiconductor film 10 and the source / drain electrode 12 are patterned to expose the semiconductor film 8 formed on the gate electrode 2. The pixel electrode 16 is the source / drain electrode 12 It is to be connected.

이때 상기 게이트 전극(2)은 알루미늄(A1)으로 형성할 수 있고, 상기 게이트 산화막(4)은 알루미늄 산화막(Al)으로 형성할 수 있으며, 상기 절연막(6)은 실리콘 절연막(SiNx)으로 형성할 수 있으며, 상기 반도체막(8)은 아몰퍼스 실리콘(a-Si)으로 형성할 수 있으며, 상기 외인성 반도체막(10)은 n형 아몰퍼스 실리콘(na-Si)으로 형성할 수 있으며, 상기 화소 전극(16)은 아이 티 오(ITO : indium tinoxide)로 형성할 수 있다.In this case, the gate electrode 2 may be formed of aluminum (A1), the gate oxide film 4 may be formed of an aluminum oxide film (A 2 O 3 ), and the insulating film 6 may be formed of a silicon insulating film (SiNx). The semiconductor film 8 may be formed of amorphous silicon (a-Si), and the exogenous semiconductor film 10 may be formed of n-type amorphous silicon (n + a-Si). The pixel electrode 16 may be formed of indium tinoxide (ITO).

이러한 액정셀의 박막 트랜지터 기판은 게이트 전극(2)과 소스/드레인 전극(12)이 형성되어 있는 박막 트랜지스터부(p1)와 화소 전극의 대부분을 차지하고 있는 화소 전극부(p2)로 구분할 수 있다.The thin film transistor substrate of the liquid crystal cell may be divided into a thin film transistor unit (1) having a gate electrode 2 and a source / drain electrode 12 formed therein, and a pixel electrode unit (2) occupying most of the pixel electrode. .

그런데 이러한 종래의 박막 트렌지스터 기판은 상기 박막 트랜지스터부(p1)와 상기 화소 전극부(p2)의 단차(Topology (g)가 발생하여 단차 발생에 따른 단점이 일어난다.즉, 셀갭(Cell Gap)이 불균일하게 되어 화면 표시의 불량이 발생한다. 또한 고분자 물질인 배향막 표면에서 액정 분자를 한 방향으로 배향시키기 위해서 천 등을 사용해 역학적으로 문질러주는 러빙(Rubbing) 공정시 배향 처리가 잘 되지 않는다. 또한 단차 부위에서 응력 집중이 일어나 크랙(Crack)이 일어나기 쉽다.However, the conventional thin film transistor substrate has a disadvantage due to the step difference due to the generation of the topology (g) between the thin film transistor unit (X1) and the pixel electrode unit (X2). That is, the cell gap is uneven. In addition, the screen display may be defective, and the alignment process may not be performed during the rubbing process in which the liquid crystal molecules are rubbed with a cloth to align the liquid crystal molecules in one direction on the surface of the alignment film, which is a polymer material. Stress concentration in the cracks are likely to occur.

따라서, 화면 표시 불량을 발생시킨다. 한편, 종래의 액정셀의 공통 전극 기판을 도면을 참고로 하여 설명한다. 제2도는 종래의 액정셀의 공통 전극 기판을 나타낸 단면도이다. 제2도에 도시한 바와 같이 액정셀의 공통 전극 기판은, 투명한 절연 물질로 이루어진 기판(101) 위에 적색 필터층, 녹색 필터층, 청색 필터층이 각각 반복적으로 배열되어 컬러 표시를 형성하는 컬러 필터층(104)이 형성되어 있다.Thus, a screen display failure occurs. Meanwhile, a common electrode substrate of a conventional liquid crystal cell will be described with reference to the drawings. 2 is a cross-sectional view showing a common electrode substrate of a conventional liquid crystal cell. As shown in FIG. 2, the common electrode substrate of the liquid crystal cell includes a color filter layer 104 in which a red filter layer, a green filter layer, and a blue filter layer are repeatedly arranged on a substrate 101 made of a transparent insulating material to form a color display. Is formed.

이때, 일정 폭(g1)을 가지는 각각의 필터층(104)은 일정한 간격(g2)으로 배열되어 있다. 컬러 필터층(104)위에 보호막(106)이 형성되어 있으며, 보호막(106) 위에 투명한 도전 물질로 이루어진 공통 전극(108)으로 이루어져 있다.At this time, each filter layer 104 having a predetermined width g1 is arranged at a constant interval g2. The passivation layer 106 is formed on the color filter layer 104, and is formed of the common electrode 108 made of a transparent conductive material on the passivation layer 106.

상기한 종래의 액정셀의 공통 전극 기판은 다음과 같은 단점을 갖는다. 종래의 액정셀의 공통 전극 기판은 적(R), 녹(G), 청(B)의 컬러 필터가 일정한 간격을 두고 형성되어 있으므로 컬러 필터가 형성되어 있는 부분과 기판 위의 컬러 필터가 형성되어 있지 않은 부분에서 단차가 발생하여 단차에 따른 단점이 발생한다.The common electrode substrate of the conventional liquid crystal cell has the following disadvantages. In the common electrode substrate of the conventional liquid crystal cell, red (R), green, and blue color filters are formed at regular intervals, so that the color filter is formed and the color filter on the substrate is formed. The step is generated in the part that is not present, the disadvantage is caused by the step.

따라서 상기 단차(g)를 극복하기 위하여 상기 킬러 필터가 형성되어 있는 부분과 상기 기판 위의 컬러 필터가 형성되어 있지 않은 부분사이에 열경화성 수지를 이용하여 보호막을 형성한다.Therefore, in order to overcome the step (g), a protective film is formed using a thermosetting resin between a portion where the killer filter is formed and a portion where the color filter on the substrate is not formed.

그런데 상기 열경화성 수지는 후속 공정인 화소 전극 형성에 나쁜 영향을 미친다. 즉, 열경화성 수지로부터 가스분출(Outgassing) 현상이 발생하여 화소 전극의 저항을 증가시키고 전류를 감소시켜 화소 전극의 특성을 저하시킨다.However, the thermosetting resin adversely affects pixel electrode formation, which is a subsequent process. That is, an outgassing phenomenon occurs from the thermosetting resin to increase the resistance of the pixel electrode and decrease the current to deteriorate the characteristics of the pixel electrode.

또한, 상기 열경화성 수지는 후속 공정인 화소 전극의 저항 감소를 목적으로 하는 열처리 공정시 나쁜 영향을 미친다. 즉, 상기 열경화성 수지가 열팽창하여 상기 화소 전극 및 상기 보호막에 주름을 발생시켜 투과율 및 색 재현성을 저하시킨다.In addition, the thermosetting resin has a bad effect in the heat treatment process for the purpose of reducing the resistance of the pixel electrode, which is a subsequent process. That is, the thermosetting resin thermally expands to cause wrinkles in the pixel electrode and the protective film, thereby decreasing transmittance and color reproducibility.

따라서, 상기한 종래의 액정셀의 박막 트랜지스터 기판의 단점을 보완하기 위한 종래의 다른 액정셀의 박막 트랜지스터가 대두되었다. 종래의 다른 액정셀의 박막 트랜지스터 기판의 구조 및 제조 방법에 대하여Therefore, a thin film transistor of another conventional liquid crystal cell has emerged to compensate for the shortcomings of the thin film transistor substrate of the conventional liquid crystal cell. Structure and manufacturing method of a thin film transistor substrate of another conventional liquid crystal cell

제3도의 (a)-(g)를 참고로 하여 설명한다. 제3도의 (a)-(g)는 종래의 다른 액정셀의 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.It demonstrates with reference to FIG.3 (a)-(g). (A)-(g) of FIG. 3 is sectional drawing which shows the manufacturing method of the thin film transistor substrate of another conventional liquid crystal cell according to a process sequence.

제3도(a)에 도시한 바와 같이, 투명한 절연 기판(1) 위에 게이트 배선용 금속막을 증착하고 패터닝하여 게이트 전극(2)을 형성한다.As shown in FIG. 3A, a gate wiring metal film is deposited and patterned on the transparent insulating substrate 1 to form the gate electrode 2.

제3도의 (b)에 도시한 바와 같이, 양극 산화를 실시하여 게이트 전극(2)위에 게이트 산화막(4)을 형성한다.As shown in FIG. 3B, anodization is performed to form a gate oxide film 4 on the gate electrode 2. As shown in FIG.

다음, 제3도의 (c)에 도시한 바와같이 게이트절연막(6)을 증착하고, 게이트 전극(2) 상부의 게이트 절연막(6)위에 반도체막(8) 및 외인성 반도체막(10)을 차례로 증착한다.Next, as shown in FIG. 3C, the gate insulating film 6 is deposited, and the semiconductor film 8 and the exogenous semiconductor film 10 are sequentially deposited on the gate insulating film 6 on the gate electrode 2. do.

제3도의(d)에 도시한 바와같이, 반도체막(8)과 외인성 반도체막(10)을 패터닝하여 반도체 패턴을 형성한다.As shown in FIG. 3D, the semiconductor film 8 and the exogenous semiconductor film 10 are patterned to form a semiconductor pattern.

제3도의(e)에 도시한 바와같이, 소스 및 드레인 전극(12)을 상기 외인성 반도체막(12)의 양 가장자리와 중첩되도록 형성하고, 소스 및 드레인 전극(12) 패턴에 따라 외인성 반도체막(12)의 드러난 부분을 제거한다.As shown in FIG. 3E, the source and drain electrodes 12 are formed to overlap both edges of the exogenous semiconductor film 12, and the exogenous semiconductor film ( Remove the exposed part of 12).

제3도의(f)에 도시한 바와같이, 배선들에 의한 단차를 없애주기 위한 SOG(spin on glass)막(20)을 전면에 걸쳐 도포하고, 드레인 전극(12)의 일부가 드러나도록 SOG막(20) 일부를 제거한다.As shown in FIG. 3 (f), a SOG (spin on glass) film 20 is applied over the entire surface to eliminate the step difference caused by the wirings, and the SOI film is exposed so that a part of the drain electrode 12 is exposed. (20) Remove some.

제3도의(g)에 도시한 바와같이, SOG막(20)을 덮는 투명 화소전극(16)을 형성한다.As shown in (g) of FIG. 3, the transparent pixel electrode 16 covering the SOG film 20 is formed.

제3도에 도시한 방법에 의해 형성된 종래의 액정셀의 박막 트랜지스터 기판은 앞서 제1도를 참고로 설명한 구조보다는 단차를 줄이는 데에 유리하지만, 평탄화층으로 SOG막(20)만을 사용하기 때문에 탄소 오염이 발생하기 쉬워 박막 트랜지스터의 특징을 확보하기 어려운 문제점이 있다.The thin film transistor substrate of the conventional liquid crystal cell formed by the method shown in FIG. 3 is advantageous in reducing the step difference than the structure described with reference to FIG. 1 above, but uses only the SOG film 20 as the planarization layer. There is a problem that it is difficult to secure the characteristics of the thin film transistor because contamination is likely to occur.

본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서 후속 공정에 악영향을 미치지 않으며 액정셀의 박막 트랜지스터 기판과 공통 전극 기판의 평탄화를 실현시킬 수 있는 액정셀 및 그 제조 방법을 제공하기 위한 것이다.The present invention is to solve the problems of the prior art and to provide a liquid crystal cell and a method of manufacturing the same, which does not adversely affect subsequent processes and can realize planarization of a thin film transistor substrate and a common electrode substrate of a liquid crystal cell.

이러한 목적을 달성하기 위한 본 발명의 액정셀의 박막 트랜지스터 기판의 구성은, 투명한 절연 물질로 이루어진 기판, 상기 기판위에 금속으로 형성되어 있는 게이트 전극, 상기 게이트 전극위에 형성되어 있는 제1절연막, 상기 제1절연막 위에 형성되어 있는 반도체막, 상기 게이트 전극에 대응하는 위치의 상기 반도체막이 드러나도록 상기 반도체막 위에 형성되어 있는 소스/드레인 전극, 상기 소스/드레인 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 단차를 없애주는 SOG막, 상기 SOG막위에 형성되어 있으며 상기/드레인 전극과 연결되어 있는 화소전극으로 이루어져 있다.The thin film transistor substrate of the liquid crystal cell of the present invention for achieving the above object comprises a substrate made of a transparent insulating material, a gate electrode formed of a metal on the substrate, a first insulating film formed on the gate electrode, the first 1, a semiconductor film formed over the insulating film, a source / drain electrode formed over the semiconductor film so as to expose the semiconductor film at a position corresponding to the gate electrode, a protective film formed over the source / drain electrode, and formed over the protective film. And a pixel electrode formed on the SOG film to remove the step, and connected to the / drain electrodes.

한편, 이러한 목적을 달성하기 위한 본 발명의 액정셀의 박막 트랜지스터 기판의 다른 구성은, 투명한 물질로 이루어진 기판, 상기 기판위에 금속으로 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 제1절연막, 상기 제1절연막 위에 형성되어 있는 반도체막, 상기 반도체막 위에 상기 게이트 전극에 대응하는 부분에 형성되어 있는 에치 스토퍼 절연막, 상기 게이트 전극에 대응하는 부분의 상기 에치 스토퍼 절연막이 드러나도록 상기 반도체막 위에 형성되어 있는 금속층인 소스/드레인 전극, 상기 소스/드레인 전극 위에 형성되어 있는 단차를 없애주는 SOG막, 상기 SOG막 위에 형성되어 있으며 상기 소스/드레인 전극과 연결되어 있는 화소전극으로 이루어져 있다.On the other hand, another configuration of the thin film transistor substrate of the liquid crystal cell of the present invention for achieving the above object is a substrate made of a transparent material, a gate electrode formed of a metal on the substrate, a first insulating film formed on the gate electrode, A semiconductor film formed on the first insulating film, an etch stopper insulating film formed on a portion corresponding to the gate electrode on the semiconductor film, and an etch stopper insulating film on a portion corresponding to the gate electrode, to be exposed. A source / drain electrode, which is a metal layer, an SOG film that eliminates a step formed on the source / drain electrode, and a pixel electrode formed on the SOG film and connected to the source / drain electrode.

또한, 이러한 목적을 달성하기 위한 본 발명의 액정셀의 공통 전극 기판의 구성은, 투명한 절연 물질로 이루어진 기판, 상기 기판위에 형성되어 있는 컬러 필터층,상기 컬러 필터층 위에 형성되어 있는 상기 기판위의 다층 배선된 막의 두께가 균일하도록 하는 SOG막, 상기 SOG막 위에 형성되어 있는 화소전극으로 이루어진 것을 특징으로 하는 액정셀의 공통 전극 기관으로 이루어져 있다. 그리고 이러한 목적을 달성하기 위한 본 발명의 액정셀의 박막 트렌지스터 기판의 제조 방법의 구성은, 투명한 절연 물질로 이루어진 기판위에 금속으로 게이트 전극(2)을 형성하는 제1공정, 상기 게이트 전극의 상부를 산화시켜 절연막을 형성하는 제2공정, 상기 게이트 산화막 위에 제1절연막, 반도체막, 외인성 반도체막을 연속하여 차례로 형성하는 제3공정, 상기 게이트 전극에 대응하는 위치의 상기 반도체막이 드러나도록 소스/드레인 전극을 형성하는 제4공정, 상기 소스/드레인 전극 위에 보호막을 형성하는 제5공정, 상기 보호막 위에 단차를 없애주는 SOG막을 스핀 방법으로 도포한 후 상기 소스/드레인 전극의 일부가 드러나도록 상기 보호막과 함께 패터닝하는 제6공정/ 상기 SOG막 위에 투명 도전 물질로 상기 소스/드레인 전극과 연결되도록 화소전극을 형성하는 제7공정으로 이루어진다.In addition, the configuration of the common electrode substrate of the liquid crystal cell of the present invention for achieving the above object is a substrate made of a transparent insulating material, a color filter layer formed on the substrate, a multilayer wiring on the substrate formed on the color filter layer And a common electrode organ of the liquid crystal cell, characterized in that the SOG film is made to have a uniform film thickness, and a pixel electrode formed on the SOG film. And the configuration of the method for manufacturing a thin film transistor substrate of the liquid crystal cell of the present invention for achieving the above object, the first step of forming a gate electrode 2 of metal on a substrate made of a transparent insulating material, the upper portion of the gate electrode A second step of oxidizing to form an insulating film, a third step of sequentially forming a first insulating film, a semiconductor film, and an exogenous semiconductor film on the gate oxide film in sequence, and a source / drain electrode to expose the semiconductor film at a position corresponding to the gate electrode Forming a protective film on the source / drain electrodes, applying a SOG film that eliminates a step on the protective film by a spin method, and then forming a protective film on the source / drain electrodes together with the protective film to expose a part of the source / drain electrodes. The sixth step of patterning / connecting the source / drain electrode with a transparent conductive material on the SOG film It comprises a seventh step of forming an electrode.

또한 이러한 목적을 달성하기 위한 본 발명의 액정셀의 박막 트렌지스터 기판의 제조방법의 구성은, 투명한 절연 물질로 이루어진 기판 위에 금속으로 게이트 전극을 형성하는 제1공정, 상기 게이트 전극 위에 제1절연막, 반도체막, 에치 스토퍼 절연막을 연속하여 차례로 형성하는 제2공정, 상기 에치 스토퍼 절연막을 패터닝하는 제3공정, 상기 에치 스토퍼 절연막 위에 금속층인 소스/드레인 전극을 연속하여 차례로 형성하는 제4공정, 상기/드레인 전극을 상기 에치 스토퍼 절연막의 일부가 드러나도록 상기 소스/드레인 전극을 패터닝하는 제5공정, 상기 소스/드레인 전극 위에 단차를 없애주는 SOG막을 스핀 방법으로 도포한 후 상기 소스/드레인 전극의 일부가 드러나도록 패터닝하는 제6공정, 상기 SOG막 위에 투명 도전 물질로 상기 소스/드레인 전극과 연결되도록 화소전극을 형성하는 제7공정으로 이루어져 있다.In addition, the configuration of the method for manufacturing a thin film transistor substrate of the liquid crystal cell of the present invention for achieving the above object, the first step of forming a gate electrode with a metal on a substrate made of a transparent insulating material, a first insulating film, a semiconductor on the gate electrode A second step of successively forming a film, an etch stopper insulating film in sequence, a third step of patterning the etch stopper insulating film, a fourth step of sequentially forming a source / drain electrode as a metal layer on the etch stopper insulating film, and the / drain A fifth step of patterning the source / drain electrodes so that a portion of the etch stopper insulating layer is exposed, and a part of the source / drain electrodes is exposed after applying an SOG film on the source / drain electrodes to eliminate the step by a spin method And a sixth step of patterning the source / drain electrodes with a transparent conductive material on the SOG film. Connection to be made up of the seventh step of forming a pixel electrode.

또한 이러한 목적을 달성하기 위한 본 발명의 액정셀의 박막 트랜지스터 기판의 제조방법의 다른 구성은, 투명한 절연 물질로 이루어진 기판위에 금속으로 게이트 전극을 형성하는 제1공정, 상기 게이트 전극의 상부를 산화시켜 절연막을 형성하는 제2공정, 상기 게이트 산화막 위에 제1절연막, 반도체막, 에치 스토퍼 절연막을 연속하여 차례로 형성하는 제3공정, 상기 에치 스토퍼 절연막을 패터닝하는 제4공정, 상기 에치 스토퍼 절연막으로 가려진 부분을 제외한 상기 반도체층에 불순물을 이온 주입하여 외인성 반도체층을 형성하는 제5공정, 상기 외인성 반도체층의 일부가 드러나도록 상기 외인성 반도체층 위에 소스/드레인 전극을 형성하는 제6공정, 상기/드레인 전극 위에 보호막을 형성하는 제7공정, 상기 보호막 위에 단차를 없애주는 SOG막을 스핀 방법으로 도포한 후 상기 소스/드레인 전극의 일부가 드러나도록 패터닝하는 제8공정, 상기 SOG막 위에 투명 도전 물질로 상기 소스/드레인 전극과 연결되도록 화소전극을 형성하는 제9공정으로 이루어져 있다.In addition, another configuration of the method for manufacturing a thin film transistor substrate of a liquid crystal cell of the present invention for achieving the above object, the first step of forming a gate electrode of metal on a substrate made of a transparent insulating material, by oxidizing the upper portion of the gate electrode A second step of forming an insulating film, a third step of sequentially forming a first insulating film, a semiconductor film, and an etch stopper insulating film sequentially on the gate oxide film, a fourth step of patterning the etch stopper insulating film, and a portion covered by the etch stopper insulating film A fifth step of forming an exogenous semiconductor layer by ion implantation of impurities into the semiconductor layer except for the above, a sixth step of forming a source / drain electrode on the exogenous semiconductor layer to expose a part of the exogenous semiconductor layer, and the / drain electrode A seventh step of forming a protective film thereon, and a SOG film to remove the step on the protective film And an eighth step of patterning a portion of the source / drain electrode to be exposed after coating by a fin method, and a ninth step of forming a pixel electrode on the SOG film to be connected to the source / drain electrode with a transparent conductive material.

한편 이러한 목적을 달성하기 위한 본 발명의 액정셀의 공통 전극 기판의 제조방법의 구성은, 투명한 절연 물질로 이루어진 기판 위에 컬러 필터를 형성하는 제1공정, 상기 컬러 필터위에 상기 기판 위의 다층 배선된 막의 두께가 균일하도록 SOG막을 스핀 방법으로 도포하는 제2공정, 상기 SOG막 위에 투명 전도 물질로 화소전극을 형성하는 제3공정으로 이루어져 있다.On the other hand, the configuration of the manufacturing method of the common electrode substrate of the liquid crystal cell of the present invention for achieving the above object is a first step of forming a color filter on a substrate made of a transparent insulating material, the multi-layer wiring on the substrate on the color filter A second step of applying a SOG film by a spin method so that the thickness of the film is uniform, and a third step of forming a pixel electrode of a transparent conductive material on the SOG film.

그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 발명의 실시예를 상세하게 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

먼저, 제4도는 본 발명의 제1실시예에 따른 액정셀의 박막 트랜지스터 기판의 단면도로서, 보호막이 소스 및 드레인 전극과 평탄화막 사이에 형성되어 있는 구조를 보여준다.First, FIG. 4 is a cross-sectional view of a thin film transistor substrate of a liquid crystal cell according to a first embodiment of the present invention, and shows a structure in which a protective film is formed between the source and drain electrodes and the planarization film.

제4도에 도시한 바와같이, 기판(1)위에 게이트 전극(2)이 형성되어 있고, 게이트 전극(2)의 바깥면에 게이트 산화막(4)이 형성되어 있다.As shown in FIG. 4, the gate electrode 2 is formed on the board | substrate 1, and the gate oxide film 4 is formed in the outer surface of the gate electrode 2. As shown in FIG.

그 위에 게이트 절연막(6)이 전면에 걸쳐 덮여 있고, 게이트 전극(2) 상부의 게이트 절연막(6) 위에는 반도체막(8)이 형성되어 있으며, 반도체막(8)의 가장자리와 중첩되도록 소스/드레인 전극(12)이 형성되어 있다. 소스/드레인 전극(12)과 반도체막(8) 사이에는 금속 물질과 반도체 물질 사이의 전기적 접촉 특성을 향상시키기 위한 외인성 반도체막(10)이 형성되어 있다.The gate insulating film 6 is covered over the whole surface, the semiconductor film 8 is formed on the gate insulating film 6 on the gate electrode 2, and the source / drain is overlapped with the edge of the semiconductor film 8. The electrode 12 is formed. An exogenous semiconductor film 10 is formed between the source / drain electrodes 12 and the semiconductor film 8 to improve the electrical contact between the metal material and the semiconductor material.

소스/드레인 전극(12)이 형성되어 있는 게이트 절연막(6)을 보호막(14)이 덮고 있으며, 보호막(14)위에는 게이트 전극(2), 소스/드레인 전극(12)등이 형성되어 있는 단차가 큰 부분을 다른 부분과 평탄하게 만들어주기 위해 평탄화막인 SOG막(20)이 덮여있다.The passivation layer 14 covers the gate insulating layer 6 on which the source / drain electrodes 12 are formed, and a step on which the gate electrode 2, the source / drain electrode 12, etc. are formed on the passivation layer 14. The SOG film 20, which is a planarization film, is covered to make the large part flat with the other parts.

SOG막(20) 및 게이트 절연막(6)에는 드레인 전극(12)을 드러내는 접촉구가 형성되어 있으며, 이 접촉구를 통해 드레인 전극(12)과 접촉되는 화소전극(16)이 SOG막(20)위에 형성되어 있다.The SOG film 20 and the gate insulating film 6 are provided with contact holes for exposing the drain electrode 12, and the pixel electrode 16 contacting the drain electrode 12 through the contact hole is the SOG film 20. It is formed on the top.

이러한 제4도의 구조를 가지는 박막 트랜지스터 기판은 다음과 같이 제조한다. 투명한 절연 물질로 이루어진 기판(1)위에 금속(예를들면, 알루미늄)으로 게이트 전극(2)를 형성한 다음, 게이트 전극(2)의 상부를 산화시켜 절연막(예를들면, AlO)으로 게이트 산화막(4)을 형성한다.A thin film transistor substrate having the structure of FIG. 4 is manufactured as follows. A gate electrode 2 is formed of a metal (eg, aluminum) on a substrate 1 made of a transparent insulating material, and then an upper portion of the gate electrode 2 is oxidized to form an insulating film (eg, Al 2 O 3 ). Thus, the gate oxide film 4 is formed.

다음, 게이트 산화막(4)위에 제1절연막(6)으로 SiNx,반도체막(8)으로 a-Si(amorphous silicon)막, 외인성 반도체막(12)으로 na-Si을 연속하여 차례로 증착하고 패터닝하여 반도체 패턴을 형성한 다음, 외인성 반도체막(10) 위에 게이트 전극(2)에 대응하는 위치의 외인성 반도체막(10)과 반도체막(8)이 드러나도록 소스/드레인 전극(12)을 형성한다.Next, SiN 증착 is deposited on the gate oxide film 4 as the first insulating film 6, an a-Si (amorphous silicon) film is used as the semiconductor film 8, and n + a-Si is used as the exogenous semiconductor film 12 in succession. After patterning to form a semiconductor pattern, the source / drain electrodes 12 are formed on the exogenous semiconductor film 10 so that the exogenous semiconductor film 10 and the semiconductor film 8 at positions corresponding to the gate electrodes 2 are exposed. do.

다음, 소스/드레인 전극(12) 바같으로 드러난 외인성 반도체막(10)을 제거한 다음, 소스/드레인 전극(12)을 덮는 보호막(14)을 형성한다.Next, the exogenous semiconductor film 10 exposed as the source / drain electrode 12 is removed, and then a protective film 14 covering the source / drain electrode 12 is formed.

다음, 기판(1) 위의 다층 배선된 막의 두께가 균일하도록 SOG(20)막을 스핀 방법으로 0.8㎛ 정도 균일하게 도포한 후, 베이크 오븐(Bake oven) 또는 핫 플레이트(Hotplate를 이용하여 200℃ 온도에서 60분 정도 열처리 한다.Next, the SOG 20 film is uniformly coated with a spin method of about 0.8 μm so that the thickness of the multi-layer wired film on the substrate 1 is uniform. Then, the temperature is 200 ° C. using a bake oven or a hot plate. Heat 60 minutes at.

다음, SOG(20)막 위에 투명 전도 물질로 화소전극(16)을 형성한다. 이처럼, 제1실시예에서는 SOG막(20)만을 형성하기 이전에 보호막(14)을 더 형성하므로, SOG막(20)만을 형성하는 경우에 발생하기 쉬운 탄소 오염을 방지할 수 있어 트랜지스터의 특성을 확보할 수 있다.Next, the pixel electrode 16 is formed of a transparent conductive material on the SOG 20 film. As described above, in the first embodiment, since the protective film 14 is further formed before the SOG film 20 is formed only, carbon contamination, which is likely to occur when only the SOG film 20 is formed, can be prevented, thereby improving the characteristics of the transistor. It can be secured.

또한, SOG막(20) 형성 후 F계 반응 가스를 이용한 드라이 에치 백공정을 더 실시하여, SOG막의 두께를 줄이는 것이 가능하다.After the SOG film 20 is formed, a dry etch back process using an F-based reaction gas may be further performed to reduce the thickness of the SOG film.

제5도 및 제6도에는 이러한 공정에 의해 비교적 얇은 두께의 SOG막을 가짐으로써, SOG막에 의해 유지 용량 값이 감소하는 것을 방지하는 제2 및 제3실시예의 구조가 도시되어 있다.5 and 6 show the structures of the second and third embodiments which have a relatively thin thickness SOG film by this process, thereby preventing the holding capacitance value from being reduced by the SOG film.

제5도는 본 발명의 제2실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도로서, 기본적인 구조는 제4도에서 설명된 제1실시예와 유사하다. 다만, 제1실시예에서의 SOG막(20)보다 두께가 0.2㎛정도 더 얇게 형성되어 있으며, 화소전극(16) 부근에서의 SOG막(20) 두께는 0.5㎛ 정도 또는 그 이하가 된다.5 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a second embodiment of the present invention, and the basic structure thereof is similar to that of the first embodiment described in FIG. However, the thickness of the SOG film 20 is about 0.2 μm thinner than that of the SOG film 20 in the first embodiment, and the thickness of the SOx film 20 around the pixel electrode 16 is about 0.5 μm or less.

제6도는 본 발명의 제3실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도로서, 보호막(14)은 존재하지 않으며, 앞선 제2실시예에서와 마찬가지로 화소전극(16) 부분의 SOG(20) 두께는 0.5㎛ 정도이다.6 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a third exemplary embodiment of the present invention, in which the protective layer 14 is not present, and as in the second exemplary embodiment, the SOG 20 of the pixel electrode 16 is formed. ) The thickness is about 0.5 μm.

다음, 앞서 설명한 평탄화막 구조 및 평탄화 방법이 에치 스토퍼(etch-stopper) 방식의 박막 트랜지스터 기판에 적용된 실시예들을 다음에서 설명한다. 제7도의 (a)-(i)는 본 발명의 제4실시예에 따른 액정셀의 박막 트랜지스터 기판의 제조방법을 공정 순서에 따라 나타낸 단면도이다.Next, embodiments in which the planarization film structure and the planarization method described above are applied to an etch stopper type thin film transistor substrate will be described below. 7 (a) to 7 (i) are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate of a liquid crystal cell according to a fourth embodiment of the present invention in order of process.

먼저, 제7도의 (a)에 도시한 바와같이 투명한 절연 물질로 이루어진 기판(1)위에 금속 (예를들면, 알루미늄)으로 게이트 전극(2)을 형성한다.First, as shown in FIG. 7A, a gate electrode 2 is formed of a metal (for example, aluminum) on a substrate 1 made of a transparent insulating material.

다음, 제7도의 (b)에 도시한 바와같이, 상기 게이트 전극(2)의 상부를 산화시켜 절연막으로 게이트 산화막(4)을 형성한다.Next, as shown in Fig. 7B, the upper portion of the gate electrode 2 is oxidized to form a gate oxide film 4 as an insulating film.

다음, 제7도의 (c)에 도시한 바와같이, 상기 게이트 산화막(4) 위에 SiNx을 증착하여 제1절연막(6)을 형성하고 a-Si막, 에치 스토퍼 형성을 위한 제2절연막(22)을 연속하여 차례로 증착한다.Next, as shown in FIG. 7C, SiNx is deposited on the gate oxide film 4 to form a first insulating film 6, and a second insulating film 22 for forming an a-Si film and an etch stopper. Are deposited in succession.

다음, 제7도의 (d)에 도시한 바와같이, a-Si막을 패터닝하여 반도체막(8)을 형성하고, 제2절연막(22)을 패터닝하여 에치 스토퍼 절연막(22)을 형성한다. 다음, 제7도의(e)에 도시한 바와같이, 에치 스토퍼 절연막(22)위에 외인성 반도체막 형성을 위한 naSi막(10) 및 소스/드레인 전극을 형성하기 위한 금속층(12)을 연속하여 증착한다.Next, as shown in FIG. 7D, the a-Si film is patterned to form the semiconductor film 8, and the second insulating film 22 is patterned to form the etch stopper insulating film 22. Next, as shown in FIG. 7E, the n + ASI film 10 for forming the exogenous semiconductor film 10 and the metal layer 12 for forming the source / drain electrodes are successively formed on the etch stopper insulating film 22. Deposit.

다음, 제7도의(f)에 도시한 바와같이, 소스/드레인 전극 형성을 위한 금속층(12)을 에치 스토퍼 절연막(22)의 일부가 드러나도록 패터닝하여 소스/드레인 전극(12)을 형성한다.Next, as shown in FIG. 7F, the metal layer 12 for forming the source / drain electrodes is patterned so that a part of the etch stopper insulating film 22 is exposed to form the source / drain electrodes 12.

다음, 제7도의 (g)에 도시한 바와같이, 에치 스토퍼 절연막(22)의 일부가 드러나도록 외인성 반도체막(12)을 제거한다.Next, as shown in Fig. 7G, the exogenous semiconductor film 12 is removed so that a part of the etch stopper insulating film 22 is exposed.

다음 제7도의 (h)에 도시한 바와같이, 소스/드레인 전극(12)위에 기판(1) 위의 다층 배선된 막의 두께가 균일하도록 SOG(20)막을 스핀 방법으로 도포한다.Next, as shown in Fig. 7H, the SOG 20 film is applied by the spin method so that the thickness of the multi-layered film on the substrate 1 on the source / drain electrode 12 is uniform.

이때, 에치 스토퍼 절연막(22) 형성으로 인한 단차 증가분 만큼 SOG(20)막 두께를 증가시킨다. 다음, 제7도의 (i)에 도시한 바와같이, 상기 SOG(20)막 위에 투명 전도 물질로 화소전극(16)을 형성한다.At this time, the SOG 20 film thickness is increased by the step difference increase due to the formation of the etch stopper insulating film 22. Next, as shown in FIG. 7I, the pixel electrode 16 is formed of a transparent conductive material on the SOG 20 film.

제8도는 본 발명의 제5실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이다.8 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a fifth exemplary embodiment of the present invention.

제8도에 도시한 바와같이 소스/드레인 전극(12)과 SOG(20)막 사이에 보호막(14)을 형성하여 탄소 오염을 줄임으로써, 박막 트랜지스터의 특성을 확보한다.As shown in FIG. 8, the protective film 14 is formed between the source / drain electrode 12 and the SOG 20 film to reduce carbon contamination, thereby securing the characteristics of the thin film transistor.

제9도는 본 발명의 제6실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고, 10도는 본 발명의 제7실시예에 따른 액정셀의 박막 드랜지스터 기판을 나타낸 단면도이다.9 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a sixth embodiment of the present invention, and FIG. 10 is a cross-sectional view showing a thin film transistor substrate of a liquid crystal cell according to a seventh embodiment of the present invention.

제9도 및 제10도에 도시한 제6 및 제7실시예는 각각 제7 및 제8도에서 언급한 제4 및 제5실시예의 구조 및 제조 방법과 거의 유사하다. 다만, 제6 및 제7 실기예에서는 SOG(20)막 형성 후 상기 SOG(20)의 두께를 줄이기 위한 드라이 에치 백 공정을 더 포함한다.The sixth and seventh embodiments shown in FIGS. 9 and 10 are almost similar to the structures and manufacturing methods of the fourth and fifth embodiments mentioned in FIGS. 7 and 8, respectively. However, the sixth and seventh practical examples further include a dry etch back process for reducing the thickness of the SOG 20 after the SOG 20 film is formed.

다음에서는 외인성 반도체막을 이온 도핑 방법으로 반도체막 표면에 형성하는 것을 특징으로 하는 본 발명의 제8내지 제11실시예를 설명한다.The following describes the eighth to eleventh embodiments of the present invention, wherein the exogenous semiconductor film is formed on the surface of the semiconductor film by an ion doping method.

제11도의 (a)-(h)는 본 발명의 제8실시예에 따른 액정셀의 박막 트랜지스터 기판을 제조하는 방법을 공정 순서에 따라 나타낸 단면도이다.11A to 11H are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate of a liquid crystal cell according to an eighth embodiment of the present invention according to a process sequence.

먼저, 제11도의 (a)에 도시한 바와같이, 투명한 절연 물질로 이루어진 기판(1)위에 금속으로 게이트 전극(2)을 형성한다.First, as shown in FIG. 11A, the gate electrode 2 is formed of metal on the substrate 1 made of a transparent insulating material.

다음, 제11도의 (b)에 도시한 바와같이, 상기 게이트 전극(2)의 상부를 산화시켜 게이트 산화막(4)을 형성한다.Next, as shown in FIG. 11B, the upper portion of the gate electrode 2 is oxidized to form a gate oxide film 4.

다음, 제11도의 (c)에 도시한 바와같이, 상기 게이트 산화막(4)위에 제1절연막(6), 반도체막(8), 에치 스토퍼 절연막(22)을 연속하여 차례로 형성한다.Next, as shown in FIG. 11C, the first insulating film 6, the semiconductor film 8, and the etch stopper insulating film 22 are successively formed on the gate oxide film 4 in sequence.

이후, 에치 스토퍼 절연막(22)을 자기 정합 방식으로 은백(bake)노광한다.Thereafter, the etch stopper insulating film 22 is exposed to silver back by self matching.

다음, 제11도의 (d)에 도시한 바와같이, 에치 스토퍼 절연막(22)을 패터닝한다.Next, as shown in Fig. 11D, the etch stopper insulating film 22 is patterned.

다음, 제11도의 (e)에 도시한 바와같이, 에치 스토퍼 절연막(22)으로 가려진 부분을 제외한 상기 반도체층에 P형 불순물을 이온 주입하여 외인성 반도체층(11)을 형성한다.Next, as shown in FIG. 11E, the P-type impurity is ion-implanted into the semiconductor layer except for the portion covered by the etch stopper insulating film 22 to form the exogenous semiconductor layer 11.

다음, 제11도의 (f)에 도시한 바와 같이, 외인성 반도체층(11) 위에 외인성 반도체층(11)의 일부가 드러나도록 소스/드레인 전극(12)을 형성한다.Next, as shown in FIG. 11F, a source / drain electrode 12 is formed on the exogenous semiconductor layer 11 so that a part of the exogenous semiconductor layer 11 is exposed.

다음, 제11도의 (g)에 도시한 바와같이, 소스/드레인 전극(12)위에 기판(1) 위의 다층 배선된 막의 두께가 균일해지도록 SOG(20)막을 스핀 방법으로 도포한다.Next, as shown in (g) of FIG. 11, the SOG 20 film is applied by the spin method so that the thickness of the multi-layered film on the substrate 1 on the source / drain electrode 12 is uniform.

다음, 제11도의 (h)에 도시한 바와같이, SOG(20)막 위에 투명 전도 물질로 드레인 전극(12)과 전기적으로 연결되는 화소전극(16)을 형성한다.Next, as shown in FIG. 11, on the SOG 20 film, a pixel electrode 16 electrically connected to the drain electrode 12 is formed of a transparent conductive material.

제12도는 본 발명의 제9실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도로서, 제8실시예와 유사한 구조를 가진다.12 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a ninth embodiment of the present invention, and has a structure similar to that of the eighth embodiment.

단, 제12도에 도시한 바와같이, SOG막(20)을 형성하기 이전에, 소스/드레인 전극(12) 및 에치 스토퍼 절연막(22) 위에 보호막(14)을 형성하는 공정을 더 포함함으로써, 탄소 오염을 막을 수 있다.However, as shown in FIG. 12, before the SOG film 20 is formed, the step of forming the protective film 14 on the source / drain electrodes 12 and the etch stopper insulating film 22 is further included. It can prevent carbon pollution.

제13도는 본 발명의 제10실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이고, 제14도는 본 발명의 제11실시예에 따른 액정셀의 박막 트랜지스터 기판을 나타낸 단면도이다.FIG. 13 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to a tenth embodiment of the present invention, and FIG. 14 is a cross-sectional view illustrating a thin film transistor substrate of a liquid crystal cell according to an eleventh embodiment of the present invention.

제13도 및 제14도에 도시한 바와같이 구조 및 그 제조 방법은 SOG막(20)의 구조 및 그 제조 방법을 제외하고는 동일하다.As shown in Figs. 13 and 14, the structure and its manufacturing method are the same except for the structure of the SOG film 20 and its manufacturing method.

제13도 및 제14도에서와 같이, SOG막(20)의 두께를 줄이기 위한 에치 공정을 더 포함할 수 있다.As shown in FIGS. 13 and 14, an etch process for reducing the thickness of the SOG film 20 may be further included.

평탄화 처리된 공통 전극 기판의 구조 및 제조방법을 다음에서 설명한다.The structure and manufacturing method of the planarized common electrode substrate will be described below.

제15도의 (a)-(c)는 본 발명의 제12실시예에 따른 액정셀의 공통 전극 기판의 제조방법을 공정 순서에 따라 나타낸 단면도이다.(A)-(c) of FIG. 15 are sectional drawing which showed the manufacturing method of the common electrode substrate of the liquid crystal cell which concerns on 12th Embodiment of this invention according to a process sequence.

먼저, 제15도의 (a)에 도시한 바와같이, 투명한 절연 물질로 이루어진 기판(101)위에 컬러 필터(104)를 형성한다.First, as shown in Fig. 15A, a color filter 104 is formed on a substrate 101 made of a transparent insulating material.

다음, 제15도의 (b)에 도시한 바와 같이, 컬러 필터(104)위에 기판(101)위의 다층 배선된 막의 두께가 균일하게 되도록 SPG막(120)을 스핀 방법으로 도포한다.Next, as shown in FIG. 15B, the SPG film 120 is applied by the spin method so that the thickness of the multi-layered film on the substrate 101 on the color filter 104 becomes uniform.

다음, 제15도의 (c)에 도시한 바와 같이, SOG(20)막 위에 투명 전도물질로 화소전극(108)을 형성한다.Next, as shown in FIG. 15C, the pixel electrode 108 is formed of a transparent conductive material on the SOG 20 film.

제16도는 본 발명의 제13실시예에 따른 액정셀의 공통 전극 기판을 나타낸 단면도이다.FIG. 16 is a cross-sectional view illustrating a common electrode substrate of a liquid crystal cell according to a thirteenth embodiment of the present invention.

제16도에서와 같이, 기판(101) 위의 컬러 필터(104)층의 필터 사이에 블랙 매트릭스(102)를 형성할 공간을 더 포함할 수 있다.As shown in FIG. 16, a space for forming the black matrix 102 may be further included between the filters of the color filter 104 layer on the substrate 101.

제17도는 본 발명의 제14실시에에 따른 액정셀의 공통 전극 기판을 나타낸 단면도이다.17 is a cross-sectional view illustrating a common electrode substrate of a liquid crystal cell according to a fourteenth embodiment of the present invention.

제17도에 도시한 바와같이, 컬러 필터(104)층의 필터 사이에 대응하는 화소전극(108)의 상부에 블랙 매트릭스(102)를 형성하는 공정을 더 포함할 수 있다.As shown in FIG. 17, the method may further include forming a black matrix 102 on the pixel electrode 108 corresponding to the filters of the color filter 104 layer.

제12실시에 내지 제14실시예에 따른 공통 전극 기판은 단차 발생을 해결한다.The common electrode substrate according to the twelfth to fourteenth embodiments solves step generation.

Claims (6)

투명한 절연 물질로 이루어진 기판, 상기 기판위에 금속으로 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 제1절연막, 상기 제1절연막 위에 형성되어 있는 반도체막, 상기 게이트 전극에 대응하는 위치의 상기 반도체막이 드러나도록 상기 반도체막 위에 형성되어 있는 소스/드레인 전극, 상기 소스/드레인 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 단차를 없애주는 SOG막, 상기 SOG막 위에 형성되어 있으며 상기 소스/드레인 전극과 연결되어 있는 화소전극으로 이루어진 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.A substrate made of a transparent insulating material, a gate electrode formed of metal on the substrate, a first insulating film formed on the gate electrode, a semiconductor film formed on the first insulating film, and the semiconductor at a position corresponding to the gate electrode. A source / drain electrode formed on the semiconductor film, a passivation film formed on the source / drain electrode, an SOG film formed on the passivation film, and eliminating a step, and formed on the SOG film so as to expose the film. A thin film transistor substrate of a liquid crystal cell comprising a pixel electrode connected to an electrode. 제1항에서, 상기 게이트 전극 위에 형성되어 잇는 게이트 산화막을 더 포함하는 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.The thin film transistor substrate of claim 1, further comprising a gate oxide layer formed on the gate electrode. 제1항에서, 상기 게이트 전극에 대응하는 위치의 상기 반도체막이 드러나도록 상기 반도체막 위에 형성되어 있는 외인성 반도체막을 더 포함하는 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.The thin film transistor substrate of claim 1, further comprising an exogenous semiconductor film formed on the semiconductor film to expose the semiconductor film at a position corresponding to the gate electrode. 투명한 절연 물질로 이루어진 기판, 상기 기판위에 금속으로 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 제1절연막, 상기 제1절연막 위에 형성되어 있는 반도체막, 상기 반도체막 위에 상기 게이트 전극에 대응하는 부분에 형성되어 있는 에치 스토퍼 절연막, 상기 게이트 전극에 대응하는 부분의 상기 에치 스토퍼 절연막이 드러나도록 상기 반도체막 위에 형성되어 있는 금속층인 소스/드레인 전극, 상기 소스/드레인 전극 위에 형성되어 있는 단차를 없애주는 SOG막, 상기 SOG막 위에 형성되어 있으며 상기 소스/드레인 전극과 연결되어 있는 화소전극으로 이루어진 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.A substrate made of a transparent insulating material, a gate electrode formed of metal on the substrate, a first insulating film formed on the gate electrode, a semiconductor film formed on the first insulating film, and corresponding to the gate electrode on the semiconductor film Eliminates the step formed on the source / drain electrode, which is a metal layer formed on the semiconductor film so that the etch stopper insulating film formed on the portion, the etch stopper insulating film on the portion corresponding to the gate electrode, is exposed. A thin film transistor substrate of a liquid crystal cell, comprising: an SOG film and a pixel electrode formed on the SOG film and connected to the source / drain electrodes. 제4항에서, 상기 게이트 전극 위에 형성되어 있는 상기 게이트 전극이 산화되어 형성된 게이트 산화막을 더 포함하는 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.The thin film transistor substrate of claim 4, further comprising a gate oxide layer formed by oxidizing the gate electrode formed on the gate electrode. 제5항에서, 상기 에치 스토퍼 절연막 위의 일부분을 덮고, 상기 게이트 전극에 대응하는 부분의 상기 에치 스토퍼 절연막이 드러나도록 형성되어 있는 외인성 반도체막을 더 포함하는 것을 특징으로 하는 액정셀의 박막 트랜지스터 기판.6. The thin film transistor substrate of claim 5, further comprising an exogenous semiconductor film covering a portion on the etch stopper insulating film and being exposed to expose the etch stopper insulating film in a portion corresponding to the gate electrode.
KR1019950026164A 1995-08-23 1995-08-23 Liquid crystal cell and its manufacturing method KR0182019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026164A KR0182019B1 (en) 1995-08-23 1995-08-23 Liquid crystal cell and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026164A KR0182019B1 (en) 1995-08-23 1995-08-23 Liquid crystal cell and its manufacturing method

Publications (2)

Publication Number Publication Date
KR970011967A KR970011967A (en) 1997-03-29
KR0182019B1 true KR0182019B1 (en) 1999-05-01

Family

ID=19424245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026164A KR0182019B1 (en) 1995-08-23 1995-08-23 Liquid crystal cell and its manufacturing method

Country Status (1)

Country Link
KR (1) KR0182019B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039626A (en) * 1996-11-28 1998-08-17 김영환 LCD and its manufacturing method

Also Published As

Publication number Publication date
KR970011967A (en) 1997-03-29

Similar Documents

Publication Publication Date Title
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
CN100587571C (en) Liquid crystal display device with thin-film transistor on color film and its manufacture method
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
JP4364952B2 (en) Manufacturing method of liquid crystal display device
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
JPH09304793A (en) Active matrix substrate, production of active matrix substrate and liquid crystal display device
KR100244450B1 (en) Substrate manufacturing method of liquid crystal display device and substrate
US5659379A (en) Active matrix display device with a counter electrode having multiple potential supply terminals in an axially asymmetric layout and the manufacture thereof
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100436011B1 (en) Liquid crystal displays using an organic insulator layer, and methods of fabricating the same
US7248326B2 (en) Liquid crystal display and fabricating method thereof
KR0182019B1 (en) Liquid crystal cell and its manufacturing method
KR100726130B1 (en) liquid crystal display and manufacturing method thereof
JPH11183929A (en) Liquid crystal display element
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
US20080149933A1 (en) Display panel
KR20030058727A (en) reflective type LCD and method for fabricating the same
KR100268105B1 (en) Thin-film transistor substrate and manufacturing method thereof
JPH034214A (en) Liquid crystal display device
KR101982097B1 (en) Thin film transistor array substrate and the method of manufacturing the substrate
KR100862075B1 (en) liquid crystal display device
KR200258146Y1 (en) an array panel for a liquid crystal display
JPH03211528A (en) Production of active matrix substrate
KR19980077750A (en) Thin Film Transistor Liquid Crystal Display (TFT-LCD) and Manufacturing Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee