KR0180241B1 - 신호처리장치 및 방법 - Google Patents

Abstract

입력신호가 알려진 상태에 있는 실제 엔티티의 면을 나태내는 컴포넌트와 알려지지 않은 다른 컴포넌트를 갖는 신호를 처리하는 장치와 방법이 제공된다. 이같은 장치 및 방법은 컴포넌트의 어느조합이 가능한가를 나타내는 저장된 자료표시 법칙에 따라 신호를 처리한다. 알려진 컴포넌트를 포함하는 법칙이 확인되며 알려진 상태와 일치하는 모든 컴비네이션이 확인된다. 만약 이들 컴비네이션이 모두가 특별한 컴포넌트를 위한 같은 크기를 갖는 다면, 컴포넌트는 출력신호에서 그같은 크기를 갖도록 결정된다. 법칙은 가능한 조합들의 이전표시로서 저장되며 입력과 출력 신호들의 컴포넌트들은 두개의 허용가능한 상태, 반복(급정되지 않은 상태)와 불일치(허용 불가능한 상태)를 나타낼 수 있다.

Description

신호처리장치 및 방법

제1도는 본 발명에 따른 신호처리 방법의 일반적인 개념을 설명한 도면.

제2도는 세가지 종류의 인식 표시를 나타낸 도면.

제3도는 본 발명에 따른 신호처리장치의 블럭도표.

제3a도는 흐름도 형태로 제3도에서 설명된 장치의 주요한 자료흐름을 설명한 도면.

제3b도는 흐름도 형태인 제3도의 규칙 베이스 스캔닝(주사)장치 동작을 도시한 도면.

제3c도는 흐름도 형태로 제3도에서 설명된 규칙합의(rule cvonsultation) 장치의 동작을 설명한 도면.

제3d도는 흐름도 형태인 규칙 결정장치의 동작을 설명한 도면.

제4도는 제3도의 규칙합의 장치를 보다 상세히 설명한 도면.

제5도는 제3도 및 제4도장치에서 레지스터의 내용을 설명한 도면.

제6도는 제3도 및 제4도장치의 규칙베이스(rule base)구조를 설명한 도면.

제7도는 단일규칙(single rule)의 처리를 설명한 도면.

제8도는 제3도 및 제4도의 규칙합의 장치에서 수행된 단계를 흐름도로 설명한 도면.

제9도는 제3도의 규칙 베이스 스캔닝장치에 의해 수행된 방문(visit)할 규칙을 식별하기 위한 논리처리를 설명한 도면.

제10도는 두번째 반복으로 제9도에서와 같은 처리를 도시한 도면.

제11도는 제9도 및 10도 규칙합의의 결과를 도시한 도면.

제12도는 배열(array) 규칙표시를 사용한 규칙합의 처리를 설명한 도면.

제13도는 규칙 결정장치와 레지스터가 확장된 제3도 추론엔진(inference engine)을 도시한 도면.

제14도는 유도된 규칙 결정의 처리를 설명한 도면.

제15도는 논리 처리를 설명하는 도면.

제16도는 유도법(abduction)의 처리를 설명한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 명제구조(proposition structure) 기억장치

2 : 규칙 베이스(rule base) 기억장치

3 : 규칙 베이스 스캔딩(scanning)장치

4 : 규칙 리스트(rule list) 레지스터

5 : 규칙합의(rule conferrence) 장치

6 : 모순명제규칙 숫자(contradiction rule number) 레지스터

7 : 설명벡터 8,9 : 규칙 리스트 레지스터

10 : 상태벡터(state vector) 레지스터

본 발명은 예를 들어 통신 또는 제어목적을 위해 사용된 신호와 같은, 신호를 처리하기 위한 장치 및 방법에 관한 것이다. 이는 특히 다수의 컴포넌트(components)(요소)들로 구성될 수 있는 신호를 처리함에 적용될 수 있는 것이며 상기 컴포넌트들은 각각이 실질적인 엔티티(entity) 특징을 대표하게 되는 것이고, 본 발명은 정보의 내용을 개선시키고 그 같은 신호의 불확실성을 줄이도록 하기 위한 수단을 제공한다.

컴포넌트(components)들간의 관계에 대한 예정된 정보에 따라 다수의 컴포넌트로 구성되는 신호를 처리하는 신호처리 시스템이 공지되어 있다. 이같은 소위 '인공지능' 시스템은 어떤형태의 규칙표현(rule representation)으로 알려진 관계를 나타내는 처리기를 사용하며, 상기의 규칙표현을 입력신호에 적용시키어 향상된 정보내용을 갖는 한 출력신호를 발생시키도록 한다. 결과적으로 상기의 규칙표현은 입력신호의 가능한 컴포넌트들(한 실제 엔티티에 대한 알려진 정보를 나타낸다) 사이에서 많은 수의 논리적 관계를 포함 할 수 있으며 한 조사처리가 또다른 관계와 정보를 끌어내기 위해 상기 규칙표현을 통해 수행된다. 상기의 조사처리중에 또 다른 규칙이 만들어지게 되며 많은량의 정보가 이미 방문된 개별규칙들의 적용 결과와 관련해서 저장되어야 한다. 따라서 종래 시스템에서의 문제는 저장의 요구가 매우 커진다는 것이다. 이는 마이크로 컴퓨터 시스템과 같은 소규모 처리장치에서 종래시스템을 실시하려하는때 단점을 갖는 것이다.

1986 Cern School of Computing, 30 Aug-13 Sep 1986, Renesee, Netherlands, C.R. Pellegrini, Underlying Principles of Export systemli pp265-282에서 이같은 종래의 규칙-기초 인공지능 시스템을 설명하고 있으며 조사과정이 향상된 출력신호를 발생시키기 위해 입력신호는 그 규칙들을 적용시킨다.

요구된 정보에 신속히도달하기 위한 기술을 발견하기 위해 규칙 조사 기술에 상당한 노력이 경주되었으나 어떠한 기술도 만족스럽지 못했다.

본 발명은 다수의 컴포넌트(요소)들로 구성될 수 있는 입력신호의 불확실함을 줄이기 위한 신호처리장치를 제공하며, 이같은 장치가 다수의 컴포넌트로 구성될 수 있는 입력신호에서 컴포넌트 조합세트 각각이 동 조합세트에 포함된 컴포넌트 모든 조합에 대하여 그 조합이 가능한가를 나타내는 조합세트에 대한 신호표시를 저장하기 위한 수단, 상기 입력신호를 수신하고 일정한 입력신호의 한 컴포넌트에 대한 정보를 포함하는 일정 조합 세트를 식별하기 위한 수단, 각 식별된 세트로부터 입력신호의 컴포넌트들 값과 일치하는 조합을 식별시키기 위한 수단, 그리고 식별된 조합으로부터 입력 신호중 적어도 한 컴포넌트의 값에 대한 정보를 결정하기 위한 수단으로 구성된다.

본 발명은 또한 저장된 규칙정보의 사용에 의해 입력신호의 정보내용을 향상시키는 방법을 제공하며 레지스터 수단내에 각각이 입력신호내 변수정보와 일치하는 다수의 2-비트쌍으로서 신호를 저장시킴을 포함하고, 규칙정보(rule information)가 분리해서 택해진 규칙에서 변수의 모든 허용가능한 조합들을 나타내는 이진단어로서 저장되고 규칙단어내의 변수들이 입력신호에서처럼 순서가 정해지며, 첫번째 신호요소로서 모든 첫번째 비트쌍을 그리고 두 번째 신호요소로서 두번째 비트쌍을 택하고, 규칙 이진단어를 첫번째와 두번째 요소 하나와 OR 관계로 결합시키며 이진단어의 보수를 첫번째와 두번째 요소의 다른 하나와 OR 관계로 결합시키고, 그리고 한출력 신호로서 레지스터 수단내에 결과의 컴비네이션을 저장시킴을 포함한다.

본 발명은 또한 각각이 다수 변수 사이의 관계를 나타내는 한 세트의 규칙속에 담긴 정보에 따라 데이타를 처리하는 방법을 제공하며, 각 규칙을 변수들의 특별한 컴비네이션이 허용가능한가를 나타내는 다수의 첫번째 이진단어와 각각이 한 규칙과 일치하며 어느변수가 그같은 규칙에 포함되는가를 나타내는 다수의 두번째 이진단어로 변환시키고 첫번째와 두번째 단어에서의 개별비트가 모든 첫번째 및 두번째 단어에서와 같은 명령으로 명령된 개별변수와 일치하고, 상기 변수중 적어도 하나의 알려진 값을 포함하는 자료를 택하며, 두번째 단어들로부터 알려진 변수 또는 변수들을 포함하는 어떤 규칙을 식별토록 하고, 식별된 규칙과 일치하는 첫번째 단어를 선택하며 그리고 적어도 하나의 다른 변수값을 결정하기 위한 선택된 단어를 사용함을 포함한다.

본 발명은 또한 각각이 다수 변수들 사이의 관계를 나타내는 한 세트의 규칙내에 담긴 정보를 처리하기 위한 규칙표시장치를 제공하며, 각각이 변수들의 컴비네이션이 허용가능한가를 나타내는 기억장치를 포함하며, 이같은 단어들이 컴비네이션들에서 각각의 변수들을 대표하는 비트들을 포함하고, 한 제어 기억장치가 각 규칙에 대해 각각의 이진단어를 저장하도록 만들어지고 각 단어의 비트가 특별한 변수가 해당하는 규칙속에 포함되는지를 나타내며 규칙 기억장치 단어들과 관련된 변수들의 순서가 제어 기억장치단어들의 순서와 같고, 그리고 주소 수단이 특별한 규칙이 요구됨을 나타내는 제어 기억장치의 출력에 응답하여 한 특별한 규칙의 각 규칙 메모리 이진단어로의 접근을 제공하게 된다.

바람직하게는 입력신호의 컴포넌트(또는 요소)가 실질적인 언티티(entity)의 이진 표시를 나타내며, 저장을 위한 수단이 각각이 가능한 것으로 알려진 상기 요소들의 조합을 대표하는 이진코트 배열을 저장하도록 된다.

하기에서는 첨부도면을 즘조하여.t딴 발명을 상세히 설명한다.

제1도에서는 신호 처리장치가 입력상태 벡터 SV 로 지정된 한 입력신호를 수신하며 이를 규칙 베이스내(rule base)에 포함된 정보의 적용에 의해 출력상태 벡터인 한 출력신호로 변환시키도록 한다. 입력상태 벡터는 sl- sN 중 몇몇 위치에서 예를 들어 센서의 상태와 같은 실제적인 엔티티(entity)의 알려진 특징에 대한 정보를 포함할 수 있으나, 입력상태 벡터중 일반적인 다른 요소들은 알려져 있지 않다. 알려지지 않은 몇가지 또는 모든 요소들을 결정하는 것이 바로 본원 신호처리장치 및 방법의 기능인 것인데, 상기 규칙베이스가 이를 가능하게 한다. 출력상태 벡터는 입력상태벡터와 규칙 베이스의 논리곱(conjuction)인 것으로 알려져 있다

본 발명 시스템에서 입·출력상태벡터 각각에 저장되는 가능한 값은 다음의 의미를 가지는 4개의 가능한 2비트 형태중 하나를 가진다:

0 1 진실

1 0 거짓

1 1 항진명제, 항상 참인 진리값은 갖는 명제(정의되지 않거나 돈케어)

0 0 모순

제2도는 한 실제시스템의 세가지 특징들 사이의 명제관계를 디지탈 형태로 나타내는 세가지 가능한 방법을 보여준다. 다음의 규칙은 예로서 제공된다:

만약 시스템이 대기(Standby)상태이거나 어떤 디스크도 존재하지 않으면 턴테이블(turntable)은 회전하지 않는다.

도면은 세개의 이진상태 변수 STBY, DISC 및 ROTATING(회전)을 도시한다. 이같은 규칙은 변수들의 어떤 조합에서는 사일런트(silent)이며, 따라서 만약 disc가 존재하지만 시스템이 대기상태에 있지않으면 턴테이블은 회전하지 않도록 한다. 제2a도는 이같은 규칙을 나타내는 한 배열형태를 도시하는데, 박스내 여덟개 비트 각각이 세 변수의 여덟개 조합의 하나와 관계를 가지며 그같은 조합이 허용가능한지를 나타낸다. 상기와 같이 나타내는 표현방식은 필요한 것보다 많은 정보가 저장되는 단점이 있으며, 배열이 너무 커져서 변수의 수가 많아지는때 주소지정(address)하기가 어려운 단점을 가진다.

제2b도는 단지 허용가능한 조합만이 리스트되는 포지티브 인덱스 형태로 표현된 규칙을 도시한다. 제2c도는 허용가능하지 않은 조합을 리스트한 보수의(complementary) 네가티브 인덱스를 도시한다.

제3도에서는 추론 엔진(inference engine)이라고도 하는 신호처리장치의 주요 요소들이 도시된다. 장치는 바람직하게는 포지티브 인덱스형태로 규칙이 저장되는 기억장치인 규칙 베이스 기억장치(2)를 포함한다 상기 규칙들(도면중 칼럼)은 각 규칙에서의 적법 조합 수에 따라 모두가 같은 크기는 아님을 알아야 한다. 이는 각기다른 접미사(suffices) C, J, D 및 S 에 의해 나타내진다. 또한 이같은 장치는 규칙과 변수들 사이의 관계 즉 어느 규칙이 어느변수를 포함하는가를 나타내는 명제구조(PS) 기억장치를 포함한다. 예를 들어 이진수1은 만약 변수 Vj 가 규칙 Ri 내에 포함되면 위치 Bij에 저장될 것이다 상기 환경으로부터 정해진 정보가 상태 벡터레지스터(10)속에 저장되며, 신호처리장치는 규칙합의 장치(5)를 포함하며 이같은 합의장치는 명제구조 기억장치(1)와 규칙 베이스 기억장치(2)내에 담긴 정보를 사용하여 상기 레지스터의 내용에 영향을 주며 상태 벡터 레지스터(10)내의 새로운 값에 연역된바의 모든 가능한 새로운 정보를 제공하도록 한다. 이같은 처리중에 새로운 정보를 초래시키는 규칙 번호들에 대한 리스트가 설명벡터(7)에 있게되며, 만약 한 모순명제가 있게되면 그와같은 모순명제를 제공하는 규칙의 번호가 모순명제규칙번호 레지스터(6)속에 저장된다. 합의된 규칙은 다음에 더욱 상세히 설명되게될 규칙 베이스 스캔닝장치(3), 규칙 리스트 레지스터(4) 그리고 가변제어 및 규칙 제어 레지스터(8)(9)에 의해 명제구조 메모리(1)내 정보를 기초로하여 결정된다.

본 발명의 신호처리장치에서의 주요한 데이터 흐름은 제3a도의 흐름도에서 설명된다. APL 언어로 기재된 요약(프로그램 발췌)가 흐름도 각 블럭에 대하여 제3a도의 흐름도 블럭에 인접한 곳에 제공된다.

본 발명의 신호처리장치에 대하여 보다 상세한 설명을 하기전에, 단 한가지 규칙만을 갖는 매우 간단한 경우를 참고로 하여 정보처리(인피어런스)과정이 설명될 것이다. 예를 들어 그 규칙이 :

만약 A 또는 not B 이면, not C 이다' 이라 하자 이같은 규칙은 포지티브 인덱스형태로 변형된다 :

규칙 합의장치는 입력상태 벡터 제한조건을 만족시키는 규칙 메트릭스에서 모든행을 나타내는데 효과적이다. 본 명세서예에서는 마지막 두행만이 상기 입력상태 벡터 제한 조건을 만족시킨다. 이같이 확인된 행만을 포함하는 서브메트릭스 각 칼럼이 다음에 검사되혀, 만약 한 열이 모두 1로 되어 있으면 해당되는 상태 변수는 진실인 것으로 되고, 만약 열내의 모든 값이 '0 이면 상태변수는 거짓인 것으로 되며 그리고 0과 1 모두가 나타나면 상태변수는 제한되지 않는다(항진명제: 항상 참인 진리 값을 갖는 명제). 따라서 협의후에 다음의 출력상태 벡터를 가지며 :

A는 진실, C는 거짓, B는 알려지지 않음으로 해석된다.

이제 바람직한 실시예의 보다 상세한 설명에서, 규칙 베이스 기억장치(2) 및 명제구조 기억장치(1)가 먼저 설명될 것이다. 간단한 인피어런스(inference)(추론)방법에 대한 사전조건은 명료하며 콤펙트한 지능표시이다. 종래의 시스템에서 지능의 잘알려진 요소, 즉 규칙과 사실은 모두 같은 지능 베이스에 저장된다. 본 발명에서는 규칙과 사실이 명백하게 구별된다. 규칙 또는 명제기능은 규칙 베이스 기억장치(2)에 저장되고 사실은 상태 벡터 레지스터(10)내에 저장된다. 」A와 B, A 또는 not A'(항진명제) 그리고 A 와 not A'(모순명제)와 같은 간단한 표현과 명제가 사실 또는 규칙아님인 것으로 간주된다.

실제 시스템에서 오퍼레이터 인터페이스(컴파일러로 알려짐)는 논리관계로서 오퍼레이터에 의해 표현된 규칙을 규칙 베이스 기억장치에서 사용된 이진형태(바람직하게는 포지티브 인덱스형태)로 변환시키도록 제공되어야 한다. 컴파일러가 입력 정보에서의 중복 그리고 앞선 규칙과의 불일치에 대해 조사할 수 있다. 입력 정보에서의 중복은 다음에 설명되는 기술을 증명하는 이론으로 설명될 수 있으며, 앞선 규칙과의 불일치는 추론된 규칙기술로 수행될 수 있다. 현재의 기술로는 포지티브 인덱스 형태가 가장 적합하며, 이는 높은 규칙 협의 속도로 인한 까닭이며 그러나 다른형태가 필요에 따라에 따라 사용될 수도 있을 것이다.

규칙 베이스 기억장치(2)에서 한 규칙내 각 적법 비트조합이 주소가능 기억장치 위치, 예를 들어 16-비트 단어내에 저장된다. 상기에서 설명된 바와 같이 규칙들은 각기다른 크기를 가지며 따라서 첫번째 규칙은 C단어 그리고 두번째 j 단어들을 점유한다. 한 규칙에서의 개별적인 적법 조합 순서는 본 발명의 작용에 중요하지 않은 것이다. 그러나 상태변수의 순서는 하기에서 설명되는 바와 같이 사용된 주소지정 메카니즘 때문에 중요하다. 어떤 규칙에서의 변수들은 하기에서 순서 세트(ordered set)' 또는 도메인으로 언급되는 공통된 기법에 따라 순서가 정해진다. 이는 규칙 및 변수의 매우 간단한 주소지정을 만드는 것이 가능하도록 한다.

상기에서 설명된 바와 같이 명제구조 기억장치(1)는 규칙과 변수 사이의 이진관계(binary relation)를 나타낸다. 변수 j 가 규칙 i 에서 발견되면 Bij 는 1이고 그렇지 않으면 0 이다. PS 기억장치의 내용을 어느 규칙을 방문할 것인가를 결정하기 위해 사용된 기본적인 주소지정 정보로 간주 할 수 있다 규칙 베이스 기억장치(2)와 명제구조 기억장치(1) 내용을 설명하는 간단한 예가 제6도에서 제공된다. 이는 다음의 두 규칙과 관련된 것이다:

규칙 1: 만약 시스템이 대기상태에 있으면, 또는 어떤 disc 도 존재하지 않으면, 그러면 턴테이블은 회전하지 않는다

규칙 2: 턴테이블이 회전하거나 회전하기만 한다면 픽업은 온(on)이다.

변수들에 대한 순서는 예를 들어 알파벳 순서로'전체시스템에 적용되도록 선택된다. 상기의 규칙들은 포지티브 인덱스 형태(적법 조합)으로 변형되며, 상기 변수들은 사전에 규정된 기법 또는 도메인에 따라 순서가 정해진다. 이진패턴은 규칙 베이스 기억장치(2)내에 저장된다. 해당되는 명제구조는 PS 기억장치(1)속에 저장된다. 이는 규칙(1)이 STBY, DISC 및 ROTATING(회전)을 포함하며 규칙(2)은 PICKUP(픽엎)과 ROTATING(회전)을 포함함을 의미하는 것이다. 상기 규칙 단어들내의 변수는 상기의 공통 도메인에 따라 순서가 정해지며, 따라서 PS 기억장치에서의 정보가 규칙단어의 비트들이 어느 변수를 대표하는가를 나타낸다. 규칙 베이스 스캔닝 유닛(3)의 동작은 제3b도(각각의 APL 코드가 역시 제공된다)의 흐름도에서 설명된다.

선택에 따라 PS 기억장치에 제공된 정보가 다음의 인덱스 형태중 하나로 나타내질 수 있다:

(1) 한 정수 벡터로 나타내진 규칙과 관련된 모든 변수 인텍스들.

(2) 한 정수 벡터로 나타내진 변수와 관련된 모든 규칙 인덱스들.

따라서, 제6도에서의 PS 정보 선택적 표시는 다음과 같다:

(1)규칙 1: 134

규칙 2: 23 또는

(2) 변수 1: 1

변수 2 : 2_

변수 3 : 1 2

변수 4 : 1

규칙 합의장치(5)는 먼저 단일의 단순한 규칙을 처리함과 관련해서 보다 상세히 설명될 것이다. 이같은 합의장치(5)의 동작은 제3c도에서 흐름도로 설명된다. '제7도는 간단한 규칙, 만약 시스템이 대기(standby)상태이거나 disc 가 존재하지 않으면, 턴테이블은 회전하지 않는다 나타낸다.

환경으로부터 결정된 입력상태는 '시스템이 대기중인 것으로 추측되며 도시된 입력상태 벡터 SV 를 제공한다. 규칙 협의 장치는 상태 벡터제한을 만족시키는 규칙 메트릭스에서의 행(rows), 즉 제 7 도에서의 어둡게 채색된 부분을 식별시킨다. 상기에서 설명된 바와 같이 어둡게 채색된 서브-메트릭스에서의 각 칼럼이 검사되며 모두 1인것 또는 모두 0인 것을 포함하는 어떠한 칼럼도 허용되는 칼, 진실 또는 거짓을 각각 갖도록 된다. 따라서 도시된 출력상태 벡터는 시스템이 대기중인때 턴테이블은 회전하지 않음; disc 가 존재하는가에 대한 것은 알수 없음.이라는 해석을 갖는 것으로 결정된다.

이같은 처리에서 입력상태 벡터는 해당하는 출력상태 벡터를 결정하기 위해 모든 축에서의 규칙곡 논리곱에 결합된다. 만약 상기 규칙이 포지티브 인덱스 형태로 제공된다면 이같은 처리는 하드웨어로 실행하기 쉬운 매우 단순한 이진패턴 인식으로 실행될 수 있다. 제4도 및 8도에 관련해서 전역(global)상태 벡터가 상태 벡터 레지스터(10)내에 담기게 되며, 지역(local)상태 벡터 레지스터 SV(1) 및 SV(2)는 각각 상태 벡터의 최소 유효비트와 최대 유효 비트를 보유하는 규칙 합의(consultation)에서 사용한다. 실행속도를 최적화하기 위해 상태 벡터의 입력제한(constricts)들이 두 개의 또다른 지역 16비트 레지스터 TV(진실변수) 및 BV(정해진변수, 즉 진실 또는 거짓인 것으로 알려진것)에서 저장된다. 초기화장치 5.1 는 전역상태벡터(10)와 명제구조 기억장치(1)에 의해 규칙 주소와 지역 입력상태 벡터를 결정한다. 초기에는 지역상태 벡터 레지스터가 제로로 리세트된다. 따라서 본원 실시예에서 지역 레지스터의 초기값은

제8도의 상태는 N 개 단어 Wl, W2 ‥‥ WN 를 갖는 한 규칙에 대해 스캔닝(scanning) 및 프로젝션(projection)장치 5.2 에서 수행된다. 단계 8.1에서 일사적 계수기 i 가 0 으로 세트되며 단계 8.2에서 현재의 단어가 적재된다. 단계 8.3 에서는 현재의 단어가 상태벡터 제한을 만족시키는가가 결정되며 현재의 단어가 상기 상태 벡터제한을 만족시키지 않는다면 다음단어가 단계 8.4 및 8.5에서 적재된다. 만약 현재의 단어가 상기 상태 벡터 제한을 만족시킨다면 단계 8.6 및 8.7 를 통해 검사되는데, 이들 단계에서 상기 규칙 단어의 각 비트들을 지역상태 벡터의 해당하는 상측 비트들과 OR시키며 상기 규칙단어의 보수(complement)를 지역 상태 벡터 하측비트와 OR시키게 된다. 단계 8.6 및 8.7 은 어느 순서로도 수행될 수 있으며, 처리속도를 상승시키기 위해 이들 동작을 병렬로 실행시킴이 가능하다 이같은 처리는 모든 단어들이 단계 8.5 에 의해 나타내진 바와같이 검사되는 때 종료된다.

이같은 실시예에서 본 발명 처리의 결과는

SV(1) = 110

SV(2) = 101 이고,

다음과 같이 해석된다.

제어 및 설명장치(5.3)는 지역 출력상태 벡터 레지스터SV(1)과 SV(2)에 따라 전역상태 벡터 및 전역 제어 및 설명 레지스터를 갱신한다. 전역상태 벡터(10)는 개별적인 지역 서브-레지스터 SV(1) 및 SV(2)로부터 갱신된다. 변수들의 주소들은 PS 기억장치로부터 판독된다. 만약 지역 출력상태 벡터가 모순명제인 것으로 발견되면 CRN 레지스터(6)는 모순명제규칙의 인덱스 또는 유사한 주소지정 정보로 갱신되며 다음에 상태조사가 해석된다.

하나 또는 두개이상의 끌수가 규칙 협의중에 추정된다면 설명 벡터 EV7이 갱신된다. 상기 설명된 예에사, ROTATING(회전)이 거짓인 것으로 추정된다. 따라서 규칙 인덱스 또는 유사한 주소지정 정보가 EV 레지스터의 ROTATING 엘리먼트로 삽입된다. 상기의 인덱스는 PS 기억장치로부터 판독된다.

상기에서와 유사하게 만약 하나 또는 두개이상의 변수가 규칙 협의중에 추정되면 가변제어 레지스터 V(8)가 갱신된다. 다시 상기 설명된 실시예에서 논리(1)은 VC 의 ROTATING 요소내에 삽입된다. 단지 새롭게 정해진 변수만이 나중에 설명되는 바와 같은 규칙 제어를 위해 VC 레지스터에서 식별된다. 규칙 제어 벡터 RC 9는 만약 지역출력상태 벡터에서의 항상 참인 진리값을 갖는 명제가 0 이거나 1 이면 갱신된다.

다음 논리 0 이 현재 규칙의 RC 인덱스내로 삽입되면 이는 그와같은 현재 규칙이 다시 협의되지 않는 영향을 갖는다.

규칙 협의가 끝나는때 새롭게 추론된 정보는 모든 다른 규칙에서 이용이 가능하며 또한 외부환경을 위해 이용이 가능하다. 소위 상태 이벤트 제어 시스템(state event control system)에서와 같은 어떤상황에서는, 규칙베이스중 단하나의 협의만을 하는 것이 바람직하여 따라서 현재 입력 조건들중 단하나의 레벨에서만의 결과가 결정될 수 있도록 한다. 그러나 여러 다양한 응용에서는 최대한 양의 또다른 정보에 대한 결정을 필요로 하며, 이경우 규칙 베이스(규칙 피이드백)에 대한 또다른 협의가 요구된다.

따라서 상태 이벤트 제어의 경우 또다른 중요한 특징은 입력(독립)과 출력(종속) 변수 사이의 구별이다. 이제까지 언급된 규칙 협의 기술을 매우 간단히 확장하므로써 연역(deduction) 머신(machine)뿐 아니라 상태 이벤트 제어기와 같은 추론(inference)엔진 사용함을 가능하게 한다. 우리는 상태-이벤트 규칙을 동적(dynamic) 규칙으로 간주하고, 시스템 상태를 새로운 상태로 맵(map)하며 정상적 명제기능을 정적 상태 공간을 대표하는 정적(Static) 규칙으로 간주한다.

각 규칙은 변수들이 입력과 출력(논리 1 과 0 각각)임을 나타내는 입력/출력 헤더(header)로 확장된다.

예를 들어 다음과 같은 규칙을 생각해 본다. (A또는B) = C. 만약 입력 변수로서 A,B 를 선택하면 우리는 다음의 내부 2진표시를 얻게된다:

규칙 단어들 RW1‥‥RW4 는 정상적인 포지티브 인덱스 형태이다. 이같은 실시예에서 A 와 B 는 종속적이며, A 와 B 의 각 조합은 출력값과 관계가 있다.

상기의 규칙이 협의되는때 BV 레지스터는 1/0 헤더차 현재 BV 값의 논리곱 값을 갖게된다.

BV = 1/0 및 BV 이다.

입력과 출력(정상적인 정적규칙) 사이에 구분이 없는 한 규칙의 경우 모든변수가 입력으로 처리되게 된다.

상기의 규칙이 만약 동적이면, RC 레지스터는 규측 협의뒤에는 갱신되지 않는다. 이경우에 균형(equilibrium)상태에 대한 조사는 같은 규칙에 대한 여러번의 협의를 포함한다.

이같은 실시예에서 정적 및 동적규칙들은 같은 베이스에서 혼합 되도록 허용되지 않는다.

이제부터는 다수의 규칙들을 처리함에 초점을 맞추어 상기의 추론(inference)엔진에 대한 전체동작이 설명될 것이다. 단일 규칙과 해당하는 상태 벡터 변수들의 논리곱(conjuction)이 상기에서 설명되었으며, 이는 규칙 협의장치(5)에서 반복적으로 발생된다. 그러나 두가지 규칙이상의 규칙이 있는 규칙 베이스에서 규칙 베이스는 협의를 위한 규칙을 식별하기 위해 스캔닝(scanning)되어야 한다. 새로운 정보를 연역(deduction)할 수 있는 어떠한 규칙도 대상이되며 방문되어야 한다. 추론 엔진의 독립된 조사모듈은 규칙베이스 스캔닝 네트워크(3)이며, 이는 규칙 리스트 레지스터(4)내에 저장된 대상 규칙 번호들을 발생시킨다. 규칙 방문의 분류는 적어도 하나의 축이 진실 또는 거짓인 것으로 정해져야 한다는 것이며, 즉 상기의 규칙은 일정한 입력 벡터내의 한 변수를 포함하며, 현재의 지역상태 벡터는 이전에 같은 규칙의 입력상태 벡터인적이 없어야 한다는 것이다 한 공통된 축을 갖는 모든 대상 규칙은 병렬로 수행될 수 있다. 상기의 대상 규칙이 협의되는 때 한 새로운 조사가 실행되어(제2도의 규칙 제어 피이드백) 새로운 대상 규칙 한 세트 RL 을 발견하도록 한다.

상태 벡터 변환은 항상 창인 진리값을 갖는 명제가 가장 적은때(또는 SV에 의해 대표되는 신호의 불확실함이 최소인때)종료된다. 즉, 대상 규칙리스트 RL 이 비어있거나 한 모순명제협의중에 확인되는때 종료된다 제6도의 실시예에서, 입력정보 시스템이 대기 인때 상태벡터의 내용은

1 1

1 1

1 1

0 1 이다.

상기 규칙 제어 레지스터의 내용은 RC = 1 1 가 될것이다.

상기 규칙 제어 레지스터에서의 는리 1 는 해당하는 규칙이 조사되어질 것임을 의미한다. 제로(0)는 그같은 규칙이 한 규칙 대상으로 간주되지 않도록 함을 가능하게 한다. 본원의 경우 두 규칙 모두가 방문하도록 허용된다. 변수제어 레지스터는 다음의 값을 갖는다.

VC=0 0 0 1.

여기서 논리 1 은 해당하는 변수가 마지막 상태 조사이래로 정해져 있었던 것으로 확인됨을 뜻하는 것이다. 디폴트(default)에 의해 입력상태 벡터내 모든 정해진 변수는 1인 것으로 확인된다.

대상 규칙들의 리스트는 제9도에서 설명된 바와 같이 VC, RC 및 PC 기억장치로부터의 정보를 사용하여 규칙 베이스 스캔닝장치(3)에 의해 결정된다. 수학적 표현은RLi=RCi이며(혹은(VC및 PC))이다. 다시 말해서 변수제어 단어는 분리하여 PS 의 각 행과 AND 되어지며 다음에 그 결과가 OR 되어져서 제9도의 첫번째 라인에서 나타내진 것처럼 VC 내의 정해진 변수가 어느 규칙에서 발생되는가를 결정하도록 한다. 그결과는 제9도의 두번째 라인에서 설명되는 바와 같이 RC 요소 하나씩과 결합하게 된다.

규칙제어 RC 레지스터는 사용자(에 의해)-접근 가능할 수 있으며 따라서 사용자규칙들을 조사로부터 배제시킬 수 있도록 한다.

규칙 리스트 레지스터 RL 에서 식별된 모든 규칙들이 협의된다 이 경우에 단지 첫번째 규칙만이 대상이 된다. 상기에서 설명된 바와 같이 협의의 결과는 회전(ROTATING)이 거짓이라는 추정이다. 이같은 정보는 다른규칙에서의 새로운 추정을 암시한다.따라서 ROTATING 변수는 VC 레지스터내에서 1 로 세트된다:

VC=0 0 1 0.

설명 벡터 EV 7 또한 갱신된다. 세번째 변수는 규칙1에서 연역(deduced) 되며 따라서 정수값 1 이 EV 의 세번째 위치에 저장된다:

EV= 0 0 1 0.

만약 규칙협의가 결국 모순되게 되면 CRN 레지스터(6)는 현재의 규칙번호로 갱신될 것이고 조사는 종료될 것이다.

세축중 두개가 정해지는 사실로 인해 현재의 규칙으로부터 더욱 많은 정보를 연역하는 것은 불가능하다.

따라서 이같은 규칙으로의 또다른 방문을 막기위해 제로가 규칙 제어 레지스터 RC 에 있도록 한다.

RC =0 1

규칙 베이스 스캔닝장치가 이제규칙 제어 피이드백을 수행하도록 하고 새로운 규칙 리스트를 결정하도록 다시 작동된다. 이같은 처리는 제10도에 도시되며 제9도의 것과 유사하다. VC레지스터는 제로로 초기화된다. 규칙 2 는 리스트에서 협의를 위한 유일한 규칙이며 제7도와 관련해서 상기에서 설명한 것과 유사한 처리로 협의된다. 그결과가 제11도에서 설명된다. 본 명세서 상태 벡터 변수에서(그리고 하기 제16도에서) 값 0 과 1은 간결하게 거짓과 진실을 나타내기 위해 사용된다. 규칙2에서의 모든 변수가 이제 정해지며 따라서 RC 가 제로로 갱신된다:

RC = 0 0

가변의 PICKUP 은 규칙2에서 연역되었으며 따라서 설명 벡터 EV 는 다음과 같이 갱신된다

EV=0 2 1 0

규칙 제어 피이드백은 규칙 베이스 스캔닝장치를 재작동시키기 위해 다시 발생된다. 그러나 이번에는 규칙 제어벡러 RC 가 제로 이며 규칙 리스트는 제로이고 따라서 상기의 연역은 종료된다.

자연히 보다 복잡한 경우에는 둘 이상의 변수가 규칙 논의에서 연역될수 있다.

규칙 표시의 포지티브 인덱스 형태가 특히 상기에서 설명되었다. 그러나 배열표시는 제12도에서도시된 것처럼 사용될 수 있다. 제12a도는 삼차원 배열과 같이 상기 실시예에서 사용된 바와 같은 규칙을도시한다. 다시, 상기 실시예는 입력 STBY 가 진실임을 추정한다. 입력상태 벡터와 상기 규칙의 논리곱은 규칙(제12(b)도)과 같은 구조를 갖는 배열이며 각 축에서의 프로젝션(projection)이 OR 기능(논리합작용)에 의해 수행된다. 명백히, 입력 제한 축에서의 프로젝션은 동등한 출력을 제공할 것이다. 따라서 항진명제(항상 참인 진리값을 갖는 명제)축에서만 프로젝션을 함이 필요할 뿐이다. 이는 규칙 협의의 선택적 실시예이다. 그러나 이는 보다 복잡한 패턴 조사를 필요로 하며 본원의 기술로 포지티브인덱스형태는 가장 빠른 협의 속도를 제공하게 된다.

도출(resolution), 모더스 포넌스(mothers ponens) 또는 모더스 톨렌스는 상기에서 설명된 상태 벡터 변형에 의해 바로 실시된다. 그러나 유도된 규칙 입증논리 및 유도법(abduction)과 같이 더욱 복잡하거나 혼합 추론은 본 발명의 장치 및 방법에 의해 수행될 수 있다. 제13도는 규칙 결정 장치(12) 및 또 다른 레지스터 VL(변수 리스트), DR(유도된 규칙) 그리고 ERL(설명 규칙 리스트)로.더욱더 확장된 추론 엔진(inference engine)을 도시한다. 제36도는 흐름도에서 규칙결정유닛(12) 동작의 바람직한 실시예를 설명한다 입력벡터 VL는 포함된 변수를 나타내는 정수값을 포함한다. 제14도의 실시예에서 문제는 변수 PICKUP 과 STBY 사이에서 유도된 관계를 결정하는 것이며 따라서 VL=2 4 이다 이같은 관계는 변수들의 모든 조합에 대한 유효성을 검사하므로써 결정된다. 만약 출력 CRN(모순 명제규칙번호)가 0이면, 그같은 조합은 유효하며, 그렇지 않으면 무효이다. 4가지 가능한 조합이 제14도에 도시되며 그 결과가 유도된 규칙 레지스러내에 저장된다. 이같은 관계는 NAND관계로 인식될 수 있다. 즉 '시스템 대기' 및 '픽엎온(pickup on)'이 결코 동시에 일어나지 않을 것이다 CRN, EV 및 PS에 의해 상기의 추론내에 포함된 모든 규칙으로 설명 규칙 리스트를 만드는 것이 용이하다:

ERL = 1 1, 즉 두 규칙 모두가 포함된다.

제15도는 규칙 입증논리를 설명한 것이며, 이는 유도된 규칙 결정 기술을 기초로 한것이다. 문제는 사전에 정해진 규칙 세트가 사용자가 정한 결론을 암시함을 입증하는 것이다. 이경우에 변수들과 결론 사이의 유도된 관계가 요소마다 결론의 이진표시와 비교된다. 제6도의 규칙 베이스가 정해진 때, 그같은 예가 시스템이 대기이던가 아니면 픽엎이 온인가를 증명하는 것이다. 입증할 결론은 PICKUP 과 STBY 사이의 배타적 OR 관계이다(제15(a)도) PICKUP과 STBY 사이의 유도된 관계(제15(b)도)는 앞선 예에서 입증되었다. 정리 C 는 만약 DR 이 C 를 암시하면, 즉 DR 이 모든 요소에 대해 C 와 같거나 적으면 입증된다. 제15(c)도로부터 알 수 있는 바와 같이 그같은 조건은 만족 되지는 않는다. 따라서 상기 정리는 입증될 수 없다.

제16도는 유도법(abduction)을 설명한다. 여기서 출력상태 벡터가 알 려져 있으며, 문제는 모든 입력상태 벡터(전제)를 결정하는 것이며 이때의 벡터는 그같은 결론을 암시하는 것이다. 이는 무효로된 제한 출력상태 벡터의 원시연역(primitive deduction)(상태 벡터 변형)에 의해 수행된다.

제16도는 제6도에서와 같은 규칙과 관련된 것이며, 출력상태 벡터 'PICKUP 은 거짓이다'가 제공 된다(제16(a)도). 이같은 상태 벡터는 무효로 되며 연역되고 다시 무효로되어(제16(b)도) 다음과 같은 결론을 제공한다:

'No disc(디스크가 없음)', '턴테이블이 회전하지 않음' 또는 1시스템이 대기중임'은 결론이 '픽엎이 오프임'을 암시한다.

선택에 따라서는, 유도법처리가 출력상태 벡터를 무효로하지 않고 수행될 수 있다. 이 경우에 최종 사용자는 공지의 출력상태 벡터와 한세트의 입력 변수들을 명시한다. 시스템은 입력변수들의 모든 조합을 연역하며 각 연역의 결과를 명시된 출력상태 벡터와 비교한다. 만약 결정되고 명시된 출력상태 벡터가 동일하면 상응하는 입력상태가 저장된다 따라서 이같은 유도법처리의 결과는 출력 제한을 만족시키는 입력 조합 세트이다.

적어도 본원발명의 실시예에서 본 발명은 다음의 특징과 장점을 제공한다. 지능 베이스(knowledge base)가 각 규칙이 진리표로 변형되 있는 한 콤팩트 이진 포맷으로 표시된다. 따라서 상기 지능베이스의 크기는 대략 규칙들의 갯수와 비례하며 상태변수의 갯수와는 무관하다. 따라서 조합확장(combinational explosion)에는 아무런 문제가 없다. 이같은 규칙 협의중에 지능베이스의 크기는 고정된다.

규칙들은 또한 어떠한 순서로도 협의될 수 있으며, 따라서 예를 들어 다수의 처리기에서 규칙들을 병렬로 처리함이 가능하고, 이에따라 속도가 거의 제한되지 않고 증가될 수 있도록 할 수 있다.

논리 변형은 이진패턴의 병렬조사를 기초로한다 이같은 기술은 어떠한 프로그래밍 언어로도 실시될 수 있으나, 병렬 처리 하드웨어로 실현시킴이 적합하다. 전기적, 기계적 또는 광학적 장치를 포함하는 어떠한 스위칭 회로기술도 사용될 수는 있으나, 반도체 칩을 사용한 실시가 가장 실용적인 것임이 명백하다. PS 기억장치(1), 규칙 베이스(rule base) 기억장치(2), 규칙 베이스 스캐닝장치(3) 그리고 규칙협의장치(5)를 포함하는 설명된 바의 장치 구성성분은 마이크로세서와 같은 범용 컴퓨터에'서 실시될 수 있으며 이들의 기능은 예를 들어 제3a-d도에서 기재된 프로그램 상태들에 의해 용이하게 실시될 수 있다.

논리적 변형은 유도된 규칙이 상태 조사중에 일시적으로 추가되게 되는 종래의 접근과는 달리 규칙 베이스를 변경시키지 않고 수행된다. 따라서 본 발명에서 규칙 베이스는 추론(inference)중에 고정된 크기를 가지며, 이는 용량이 작은 마이크컴퓨터에서 실시되는때 중요하다 상기의 논리적 변형은 통상 종래의 추론 방법보다는 적은수의 규칙협의로 보다 높은 실행 속도로 실행된다.

실제로 상기의 논리적 변형은 실제엔티티의 특징을 나타내는 이진상태 벡터의 변형으로서 수행될 수 있다. 입력상태 벡터는 공지의 또튼 측정된 시스템 상태를 나타내며, 상기의 시스템이 상기 입력상태 벡터를 발생시키는 변환기와 같은 물리적 장치와 직접 상호작용 할 수 있다. 물론 상기의 출력은 입력자극(입력상태 벡터) 및 시스템 제한 (지능세트)에 따라 갱신된 상태 벡터이다.

상기의 상태벡터는 진실과 거짓과 같이 처리되어질 상태 값으로서 항진명제(don't care)와 모순명제(불일치)를 포함할 수 있다. 따라서 시스템은 불일치하거나 불필요한 지능을 식별하고 조작할 수 있다.

수행된 바의 모든 추론 방법은 단하나의 기본적인 논리변형에 기초하고 있다. 도출, 모더스 포넌스 또는 모더스 톨렌스와 같은 잘 알려진 추론 방법은 본원 발명에서와 같은 새로운 변형에 의해 바로 수행될 수 있다 유도된 규칙결정 또는 입증논리와 같은 복잡하고 혼합인 추론 기술은 병렬 또는 연속처리를 사용하여 두개 또는 그이상의 상태 벡터변형에 의해 직접 수행될 수 도 있다.

이같은 새로운 추론 기술은 실시간 처리제어를 위한 소규모 마이크로컴퓨터 시스템을 포함하는 많은' 중요한 새로운 응용분야에서 인공지능을 도출해내는 것을 가능하게 한다.

한가지 가능한 형태로 본 발명은 마이크로컴퓨터 혹은 다른 제어기용의 한 코프로세서에서 특수한 목적의 집적회로로서 혹은 컴퓨터의 어드레스 및 데이터버스로 연결되도록 적용된 보오드로서 실시될 수 있다. PASCAL, APL 및 C 와 같은 산업제어에서 통상 사용된 프로그래밍 언어와 코프로세서를 접속시키기 위한 소프트웨어가 준비되며, 이에 의해 이들 언어로 기록된 프로그램은 코프로세서에서 정보처리 루틴을 호출할 수 있다.

비록 본 발명이 두상태를 갖는 변수들과 관련해서 설명되긴 하였으나 본 발명은 변수들이 연속된 범위에서의 일정 값을 택할 수 있는 시스템에서 사용될 수도 있다 그와 같은 시스템에서 상기의 범위는 비교적 작은 서브-범위로 나뉘어질 수 있으며, 작은 서브-범위중 하나에 속하거나 속하지 않는 변수의 값은 이진형태로 제공될 수 있으며 상기 설명된 기술로 처리된다.

또한 본 발명은 소위 퍼지 논리 시스템으로 확장될 수 있으며, 이때 각 규칙상태는 상기 규칙 베이스 기억장치(2)내에 저장된 조합들과 협력하여 개연성의 값을 저장하므로써 특정 가능성 값을 갖는다. 이들 값들이 상태 벡터 및 규칙 베이스 정보를 처리하는동안 혹은 그 이후에 처리될 수 있다.

Claims (17)

1. 각각이 입력신호의 다수의 컴포넌트들간의 한 관계를 나타내는 하나 또는 둘이상의 규칙(rules)을 저장하기 위한 수단(1, 2), 상기 입력신호를 수신하기 위한 수단(3, 4, 5), 그리고 상기 입력신호들과 상기 규칙들로부터 입력신호의 적어도 한 컴포넌트(요소)의 값에 대한 정보를 결정하기 위한 수단으로 구성되는 신호처리장치에 있어서, 각 규칙이 그 규칙내에 포함된 컹포넌트들의 모든 조합에 대하여 어느 조합 세트가 그같은 조합이 가능한가를 그 규칙내에 포함된 컴포넌트들의 조합세트 신호 표현 형태로 저장되며, 상기 수신 수단(3, 4, 5)이 일정한 상기 입력신호의 한 컴포넌트에 대한 정보를 담고 있는 모든 규칙들을 식별하기 위한 수단을 더욱더 포함하고, 그리고 상기 신호처 리장치가 각 식별된 규칙들로부터 입력신호의 컴포넌트들 값과 일치하는 조합들을 식별하기 위한 수단(5), 그리고 상기 식별된 조합들로부터 상기 입력신호의 적어도 한 컴포넌트 값에 대한 정보를 결정하기 위한 수단을 더욱더 포함함을 특징으로 하는 다수의 컴포넌트들로 구성될 수 있는 한 입력신호(SV)의 불착실성을 줄이기 위한 신호처리장치.
2. 제1항에 있어서, 입력신호의 컴포넌트들이 실제엔티티 특징의 이진 표시를 포함함을 특징으로 하는 신호 처리장치.
3. 제1항 또는 2항에 있어서, 상기 입력신호의 각 컴포넌트가 두 가능한 상태, 항진명제와 모순명제각각 대표하는 4 개의 하나를 택할 수 있음을 특징으로 하는 신호 처리장치.
4. 제1항에 있어서, 저장을 위한 수단이 각각 가능한 것으로 알려진 상기 컴포넌트들 조합을 대표하는 이진코드 배열을 저장하도록 됨을 특징으로 하는 신호 처리장치.
5. 제1항 또는 제4항에 있어서, 저장을 위한 수단이 조합중 어느 조합세트가 상기 컴포넌트들중 개별적인 컴포넌트들을 포함하는가를 나타내는 정보를 저장하기 위한 기억장치수단을 더욱더 포함함을 특징으로 하는 신호 처리장치.
6. 제5항에 있어서, 상기 입력신호를 수신하고 일정한 상기 입력신호의 한 컴포넌트에 대한 정보를 담고있는 어떤세트를 한 규칙 리스트를 포함하는가를 식별시키기 위한 수단이 처리되어질 세트의 리스트를 저장시키기 위한 한 규칙 리스트를 포함하고, 상기의 리스트가 입력신호와 기억장치수단의 내용을 기초로하여 결정됨을 특징으로 하는 신호 처리장치.
7. 제6항에 있어서, 입력신호중 어느 컴포넌트가 새롭게 평가 되었는가를 나타내도록된 한 제어 레지스터, 그리고 추가로 상기 제어 레지스터내 정보를 기초로한 새로운 리스트틀 결정하기 위한 수단을 포함함을 특징으로 하는 신호 처리장치.
8. 제6항 또는 7항에 있어서, 규칙 리스트 저장장치가 처리되어질 어떤 세트도 포함되지 않을때까지 혹은 한 불일치가 탐지될때까지 상기 입력신호를 반복적으로 처리하도록됨을 특징으로 하는 신호 처리장치.
9. 제1항에 있어서, 조합 세트의 신호표시가 상기 입력신호 컴포넌트들의 순서와 일치하도록 순서가 정해진 비트들을 갖는 이진단어들을 포함하고, 상기 입력신호의 각 컴포넌트가 두 개의 이진비트로 구성되며, 상기 장치가 두개의 레지스터를 포함하고, 그중 하나가 상기 입력신호의 상측비트를 포함하며 다른 하나가 하측 비트를 포함하고, 그리고 이진단어를 한 레지스터의 내용들과 OR 하고 그같은 단어 보수를 다른 한 레지스터 내용과 GR 하기위한 수단을 포함함을 특징으로 하는 신호 처리장치.
10. 제9항에 있어서, 어느세트가 상기 입력신호의 각 칼을 결정하도록 했는가하는 표시를 저장하기 위한 레지스터 수단을 포함함을 특징으로 하는 신호 처리장치.
11. 제1항에 있어서, 저장수단, 수신 및 식별수단, 식별수단 그리고 결정수단이 적절히 프로그램된 컴퓨터에 의해 형성됨을 특징으로 하는 신호 처리장치.
12. 제11항에 있어서, 컴퓨터가 코프로세서의 형태임을 특징으로 하는 신호 처리장치.
13. 각각이 입력신호의 다수의 컴포넌트들갈의 할 관계를 나타내는 하나 또는 둘이상의 규칙(rules)을 저장하며, 그리고 상기 입력신호들과 상기 규칙들로부터 입력신호의 한 컴포넌트의 값을 결정함으로 구성되는 신호처리방법에 있어서, 각 규칙이 그 규칙내에 포함된 컴포넌트들의 모든 조합에 대하여 어느 조합세트가 그같은 조합이 가능한가를 그 규칙내에 포함된 컴포넌트들의 조합세트 신호 표현 형태로 저장하며, 일정한 상기 입력신호의 한 컴포넌트에 대한 정보를 담고있는 모든 규칙들을 식별하고, 각 식별된 규칙들로부터 상기 입력신호의 컴포넌트들 값과 일치하는 조합들을 식별하며, 그리고 상기 식별된 조합들로부터 상기 입력신호의 한 컴포넌트 값을 결정함을 특징으로 하는 각각이 한 실제엔티티의 한 특징을 대표하는 다수의 컴포넌트들로 구성될 수 있는 한 입력신호(SV)의 불확실성을 줄이기 위한 신호처리방법.
14. 각각이 입력신호내의 한 변수에 해당하는 다수의 2비트쌍으로서 레지스터 수단내에 신호를 저장시키고, 규칙정보가 제각기의 규칙내 변수들의 모든 허용가능한 조합들을 나타내는 이진단어로서 저장되며, 상기 규칙단어들내의 변수들이 입력신호에서처럼 순서가 정해지고 상기 2비트쌍의 첫번째 비트 모두를 첫 번째 신호 컴포넌트로 택하고 두번째 비트를 두번째 신호 컴포넌트로 택하며, 한 규칙 2진단어를 첫번째와 두번째 컴포넌트중 하나와 OR 관계로 결합시키고 이진단어의 보수를 첫번째와 두 번째 컴포넌트의 다른 하나와 OR 관계로 결합시키떠 결과의 조합을 레지스터 수단 내에 한 출력신호로서 저장시킴을 포함하는 저장된 규칙 정보의 사용에 의해 입력신호의 정보내용을 향상시키는 방법.
15. 각 규칙을 각 규칙내 모든 변수의 조합이 허용가능한가를 나타내는 다수의 첫 번째 이진단어와 각각이 한 규칙에 해당하며 어느 변수가 그같은 규칙내에 포함되는가를 나타내는 다수의 두 번째 이진단어로 변환시키고, 첫 번째와 두 번째 단어내의 개별비트가 모든 첫 번째와 두 번째 단어에서 같은 순서로 정해진 개별변수와 일치하고, 상기 변수들중 적어도 하나의 알려진 값을 포함하는 자료를 택하며, 두 번째 단어로부터 상기 알려진 변수 또는 변수들을 포함하는 규칙을 식별시키고, 식별된 규칙과 일치하는 첫 번째 단어를 선택하고, 그리고 적어도 한 다른 변수의 값을 결정하기 위해 선택된 단어를 사용하는, 각각이 다수 변수들 사이의 한 관계식을 나타내는 한세트의 규칙내에 담긴 정보에 따라 자료를 처리하는 방법.
16. 제15 항에 있어서, 상기 첫' 번째 단어가 각 규칙내에 포함된 변수들의 허용가능한 조합 모두를 포함하도록 포지티브 인덱스형태로 상기 규칙들을 나타냄을 특징으로 하는 방법.
17. 각각이 변수들의 특정 조합이 허용가능한가를 나타내는 이진단어들을 저장하도록된 한 규칙 저장장치(RM), 이때 상기단어는 상기 조합내의 각 변수들을 나타내는 비트를 포함하고, 각 규칙에 대한 각각의 이진단어들을 저장하여 각 단어의 비트들이 특별한 변수가 해당하는 규칙내에 포함되는가 그리고 규칙 기억장치 단어와 관계한 변수들의 순서가 제어 기억장치 단어의 순서와 같은가를 나타내도록된 제어 기억장치(PS), 그리고 상기 특별한 규칙이 요구되는가를 나타내는 제어 기억장치의 출력에 응답하여 한 특정 규칙의 각 규칙 기억장치 이진단어로의 접근을 제공하는 주소 지정수단을 포함하는 다수 변수들 사이의 한 관계를 각각 표시하는 한 세트의 규칙내에 담긴 정보를 처리하기 위한 규칙 표시장치.