KR0179931B1 - Acs operator - Google Patents

Acs operator Download PDF

Info

Publication number
KR0179931B1
KR0179931B1 KR1019960039654A KR19960039654A KR0179931B1 KR 0179931 B1 KR0179931 B1 KR 0179931B1 KR 1019960039654 A KR1019960039654 A KR 1019960039654A KR 19960039654 A KR19960039654 A KR 19960039654A KR 0179931 B1 KR0179931 B1 KR 0179931B1
Authority
KR
South Korea
Prior art keywords
overflow
acs
input
operator
unit
Prior art date
Application number
KR1019960039654A
Other languages
Korean (ko)
Other versions
KR19980020941A (en
Inventor
유효창
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960039654A priority Critical patent/KR0179931B1/en
Publication of KR19980020941A publication Critical patent/KR19980020941A/en
Application granted granted Critical
Publication of KR0179931B1 publication Critical patent/KR0179931B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 에이씨에스(ACS)연산기에 관한 것으로, 각 입력값으로 오버플로우 발생 범위를 정하여 미리 처리함으로써 회로의 처리시간을 단축시킬 수 있도록 하는 데에 그 목적이 있는데, 이러한 본 발명의 목적은 입력값(PM)(BM)을 각각 합산하고 비교하여 작은 값을 갖는 입력값(PM)을 선택하는 연산부와, 오버플로우 발생 가능 범위를 미리 정하여 상기 연산부에서 연산된 각 입력값이 오버플로우인지를 검출하는 오버플로우 검출부와, 상기 오버플로우 검출부에서 오버플로우가 검출되는 경우 이를 처리하는 스케일부를 포함하여 에이씨에스(ACS)연산기를 구성함으로써 달성된다.The present invention relates to an ACS (ACS) operator, the purpose of which is to reduce the processing time of the circuit by determining the overflow occurrence range with each input value in advance, the object of this invention is the input An operation unit for selecting an input value PM having a small value by summing and comparing the values PM and BM, respectively, and determining whether an overflow may occur in advance by detecting an overflow possible range; It is achieved by configuring an ACS operator including an overflow detection unit and a scale unit for processing an overflow detection in the overflow detection unit.

Description

에이씨에스(ACS)연산기ACS Operator

제1도는 콘볼루션 인코딩의 트렐리스도.1 is a trellis diagram of convolutional encoding.

제2도는 종래 에이씨에스(ACS)연산기의 블럭 구성도.2 is a block diagram of a conventional ACS operator.

제3도는 본 발명 에이씨에스(ACS)연산기의 블럭 구성도.3 is a block diagram of an ACS operator of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10.20 : 덧셈기 30 : 비교기10.20: Adder 30: Comparator

40 : 멀티플렉서(MUX) 110 : 연산부40: multiplexer (MUX) 110: arithmetic unit

120 : 오버플로우 검출부 130 : 스케일부120: overflow detection unit 130: scale unit

본 발명은 에이씨에스(ACS)연산기에 관한 것으로, 특히 각 입력값으로 오버플로우 발생 범위를 정하여 미리 처리함으로써 회로의 처리시간을 단축시킬 수 있도록 한 에이씨에스(ACS) 연산기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ACS operator, and more particularly, to an ACS operator capable of shortening the processing time of a circuit by determining an overflow occurrence range with each input value in advance.

종래의 에이씨에스(Add-compare-Select, 이하 ACS라 칭함) 연산기는 ACS 연산기의 기본 연산에 의해 오버플로우가 이의 처리로 인하여 비교기의 구조가 복잡해지고 오버플로우의 상태가 다음 단계에 전달되므로 이의 처리가 어러워지는 문제가 있었다.In the conventional Add-compare-Select (ACS) arithmetic operation, the overflow of the comparator is complicated by the basic operation of the ACS operator, and the state of the overflow is transmitted to the next step. There was a problem getting dirty.

본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 각 입력값(PM)(BM)으로 오버플로우 발생 범위를 정하여 미리 처리함으로써 회로의 처리 시간을 단축할 수 있는 ACS 연산기를 제공함에 그 목적이 있다.The present invention was devised to solve the above-mentioned conventional problems, and provides an ACS calculator capable of shortening the processing time of a circuit by determining an overflow occurrence range in advance by each input value PM (BM). The purpose is.

상기와 같은 목적을 달성하기 위한 본 발명 ACS 연산기는 제3도에 도시한 바와 같이, 입력값(PM)(BM)을 각각 합산하고 비교하여 작은 값을 갖는 입력값(PM)을 선택하는 연산부(110)와, 오버플로우 발생 가능 범위를 미리 정하여 상기 연산부(110)에서 연산된 각 입력값이 오버플로우인지를 검출하는 오버플로우 검출부(120)와, 상기 오버플로우 검출부(120)에서 오버플로우가 검출되는 경우 이를 처리하는 스케일부(130)로 구성된다.As shown in FIG. 3, the ACS calculator of the present invention may add and compare input values PM and BM, respectively, and select an input value PM having a small value. 110, an overflow detection unit 120 for detecting whether an overflow occurrence range is predetermined and whether each input value calculated by the operation unit 110 is an overflow, and the overflow detection unit 120 detects an overflow. If it is composed of a scale unit 130 for processing it.

상기 연산부(110)는 각각의 입력을 받아 그 값을 합산하고 비교하여 작은 값을갖는 입력값(PM)을 선택하는 ACS 기본 연산기로, 이는 두 입력값(PM)(BM)을 합산하는 덧셈기(10)(20)와, 상기 덧셈기(10)(20)에서 합산된 입력값(PM)을 비교하는 비교기(30)와, 상기 비교기(30)의 비교결과에 의해 작은 입력값(PM)을 선택하는 멀티플렉서(MUX)(40)로 구성된다.The operation unit 110 is an ACS basic calculator that receives each input, sums and compares the selected values, and selects an input value PM having a small value, which is an adder that sums two input values PM and BM. 10) 20, a small input value PM is selected based on a comparison result of the comparator 30 and the comparator 30 comparing the input values PM summed by the adders 10 and 20. It consists of a multiplexer (MUX) 40.

이와 같이 구성되는 본 발명에 대해 좀 더 상세히 설명하면 다음과 같다.The present invention configured as described above will be described in more detail as follows.

본 발명은 하드웨어 구성을 간단히 하고 회로의 빠른 처리를 위하여 전체 병렬(fully parallel) 방식으로 설계하였고, 각 상태는 ACS 기본 연산기와 선택된 입력값(PM)의 저장요소로 구성되며 상기 ACS 기본 연산기에서 합산된 입력값(PM)이 표시할 수 있는 범위를 넘었을 경우를 감지하는 오버플로우 검출부(120)와 검출된 오버플로우를 처리하는 스케일부(130)를 추가하여 이루어진다.The present invention is designed in a completely parallel manner to simplify the hardware configuration and speed up the circuit, and each state is composed of an ACS basic operator and a storage element of the selected input value PM and summed in the ACS basic calculator. The overflow detection unit 120 for detecting a case in which the input value PM exceeds the displayable range and the scale unit 130 for processing the detected overflow are added.

제1도는 콘볼루션 인코딩(Convolution enconding)시 인코더의 레지스터 값을 하나의 상태로 하여 각 입력 값에 따른 상태의 변화를 이상적인 시간축의 함수로 나타낸 트랠리스(trellis)도이며 각 분기 위의 값은 인코더의 콘볼루션 출력값을 의미한다.FIG. 1 is a trellis diagram showing the state of an encoder as a function of an ideal time base, with the register values of the encoder as one state during convolutional encoding. Convolution output value of the encoder.

제2도는 상기 제1도에서 주어지는 분기에 따라 들어오는 두 입력값(PM)(BM)을 받아 그 값을 각각 합산하여 작은 값을 갖는 입력값(PM)을 선택하는 ACS 연산기로, 이는 다음의 연산 과정을 위하여 어떤 입력(PM)이 선택되었는지의 정보를 전달한다.FIG. 2 is an ACS operator that receives two input values PM and BM according to the branch given in FIG. 1 and adds the respective values to select an input value PM having a small value. It conveys information of which input (PM) was selected for the process.

그러면, 오버플로우가 발생했을 경우 이의 검출 및 처리 방법에 대해 설명하고자 한다.Then, when overflow occurs, the detection and processing thereof will be described.

제1도의 트렐리스(treilis)도에서 주어지는 분기에 따라 각각의 입력값(PM)(BM)이 연산부(110)로 들어오게 되면 ACS 기본 연산기로 이루어진 연산부(110)내의 덧셈기(10)에서 그 값들을 합산하고 비교기(20)에서는 합산된 입력값(PM)을 비교하여 멀티플렉서(MUX)(30)에서 작을 값을 선택하게 된다.According to the branch given in the trellis diagram of FIG. The values are summed and the comparator 20 compares the summed input values PM to select a smaller value from the multiplexer (MUX) 30.

이 때, 연산 결과에 발생할 수 있는 오버플로우를 방지하기 위하여 연산된 두개의 입력값(PM)중 어느 하나라도 오버플로우 발생 범위 보다 큰 값이 들어오면 오버플로우 검출부(120)에 이를 오버플로우로 간주하게 된다.At this time, if any one of the two input values PM calculated in order to prevent the overflow that may occur in the operation result is larger than the overflow occurrence range, the overflow detection unit 120 regards this as an overflow. Done.

이 때의 오버플로우 발생 가능 범위는 각각 입력값의 최대값의 차이이다. 즉, PM의 최대값-BM의 최대값으로 한다.The overflow possibility range at this time is the difference between the maximum values of the input values. That is, let it be the maximum value of PM maximum value-BM.

이와 같이 오버플로우가 검출되면 스케일(scale)부(130)는 2로 나누어주는 역할을 하기 위하여 시프트(shift)하여 오버플로우를 처리하고, 일단 오버플로우가 검출되면 다음 단계로의 전달을 위하여 오버플로우 신호 'ofw'는 피드백의 형태를 이루게 되는데, 이 때 피드백되는 'ofw' 신호는 자신의 상태 뿐아니라 트랠리스도의 모든 상태에 전달된다.As such, when the overflow is detected, the scale unit 130 shifts to process the overflow in order to divide by two, and once the overflow is detected, the overflow is performed for delivery to the next step. The signal 'ofw' takes the form of feedback, in which the 'ofw' signal that is fed back is transmitted not only to its own state but to all states of the trellis.

상술한 바와 같이, 본 발명의 오버플로우 검출부(120)는 두개의 입력값(PM)을 비교하는 연산부(110)의 비교기(30)와 병렬로 연결되어 동작이 가능하므로 ACS 연산기의 처리시간을 증대시키지 않는 효과가 있다.As described above, the overflow detection unit 120 of the present invention can be operated in parallel with the comparator 30 of the operation unit 110 comparing two input values PM, thereby increasing the processing time of the ACS calculator. There is no effect.

또한, 오버플로우를 미리 찾는 방식은 오버플로우의 발생 빈도를 높게 할 우러가 있기는 하나 ACS의 기본 연산에 의하여 오버플로우가 발생하지 않으므로 ACS 연산기 내의 비교기의 구조를 간단히 할 수 있으며, 다음 단계에 오버플로우가 발생한 상태를 전달하지 않으므로 오버플로우의 처리가 매우 용이해지는 효과가 있다.In addition, the method of finding the overflow in advance may increase the frequency of overflow, but since the overflow does not occur due to the basic operation of the ACS, the structure of the comparator in the ACS operator can be simplified. There is an effect that the handling of the overflow becomes very easy since the state in which the flow occurs is not transmitted.

다시한번 정리하여 설명하면, 본 발명은 오버플로욱의 발생 가능 범위를 미리 정하여 오버플로우를 검출하여 처리하므로 오버플로우의 처리가 용이해지며 ACS 연산기의 처리시간을 단축할 수 있는 효과가 있다.To sum up again, the present invention determines the possible range of overflow in advance and detects and processes the overflow, thereby facilitating the processing of the overflow and reducing the processing time of the ACS calculator.

Claims (1)

입력값(PM)(BM)을 각각 합산하고 비교하여 작은 값을 갖는 입력값(PM)을 선택하는 연산부와, 오버플로우 발생 가능 범위를 미리 정하여 상기 연산부에서 연산된 각 입력값이 오버플로우인지를 검출하는 오버플로우 검출부와, 상기 오버플로우 검출부에서 오버플로우가 검출되는 경우 이를 처리하는 스케일부로 구성하여 된 것을 특징으로 하는 에이씨에스(ACS) 연산기.An operation unit for selecting an input value PM having a small value by summing and comparing the input values PM and BM respectively, and whether each input value calculated in the operation unit is an overflow by determining an overflow occurrence range in advance; And an overflow detection unit for detecting and a scale unit for processing an overflow when the overflow detection unit detects an overflow.
KR1019960039654A 1996-09-13 1996-09-13 Acs operator KR0179931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039654A KR0179931B1 (en) 1996-09-13 1996-09-13 Acs operator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039654A KR0179931B1 (en) 1996-09-13 1996-09-13 Acs operator

Publications (2)

Publication Number Publication Date
KR19980020941A KR19980020941A (en) 1998-06-25
KR0179931B1 true KR0179931B1 (en) 1999-05-15

Family

ID=19473588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039654A KR0179931B1 (en) 1996-09-13 1996-09-13 Acs operator

Country Status (1)

Country Link
KR (1) KR0179931B1 (en)

Also Published As

Publication number Publication date
KR19980020941A (en) 1998-06-25

Similar Documents

Publication Publication Date Title
CN107045433B (en) System and method for processing data in adder-based circuits
US4379338A (en) Arithmetic circuit with overflow detection capability
US6257756B1 (en) Apparatus and method for implementing viterbi butterflies
US5936870A (en) Arithmetic operating device for digital signal processing and method therefor
US6343105B1 (en) Viterbi decoder
US7400688B2 (en) Path metric normalization
KR0179931B1 (en) Acs operator
KR940004326B1 (en) High performance adder using carry prediction
KR100627993B1 (en) Three input split-adder
RU2226033C2 (en) Device and method for normalizing component decoder parameters in mobile communication system
RU2233024C2 (en) Method and device for no-offset fixed-point signal compression
KR19990074206A (en) AC calculator
JP3711290B2 (en) Digital arithmetic circuit
KR200156144Y1 (en) A circuit of absolute value
JPH07146777A (en) Arithmetic unit
KR920006324B1 (en) Optimization method of 2's complement code multplier
US6578062B1 (en) Method and circuit for digital division
KR100218370B1 (en) Viterbi decoder
EP1917640A2 (en) Method and arrangement for suppressing noise in digital signal sequences, and a corresponding computer program and a corresponding computer-readable storage medium
KR0174159B1 (en) Loop filter
KR0133869Y1 (en) Interfolator
KR100360926B1 (en) Improved ACSU structure in viterbi decoder apparatus
JP2001060881A (en) Path metric normalization device
JPH10341170A (en) Fast viterbi decoding device
JPH07147546A (en) Viterbi decoder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee