KR0133869Y1 - Interfolator - Google Patents
Interfolator Download PDFInfo
- Publication number
- KR0133869Y1 KR0133869Y1 KR2019930004973U KR930004973U KR0133869Y1 KR 0133869 Y1 KR0133869 Y1 KR 0133869Y1 KR 2019930004973 U KR2019930004973 U KR 2019930004973U KR 930004973 U KR930004973 U KR 930004973U KR 0133869 Y1 KR0133869 Y1 KR 0133869Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- overflow
- selecting
- outputting
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Abstract
본 고안은 오버플로우 및 언더플로우에 따른 오동작을 방지하는 기능을 갖는 보간기에 관한 것이다. 보간기는 보간데이타의 발생이 개시되는 시점에서 0데이타를 선택하여 출력하고 그 이후로는 증감값을 선택하는 제1선택수단과; 보간데이타의 발생이 개시되는 시점에서 시작값을 선택하여 출력하고 그 이후로는 귀환입력단자로 인가되는 데이타를 선택하여 출력하는 제2선택수단과; 상기 제1선택수단 및 제2선택수단의 출력을 가산하는 것으로, 캐리단자를 구비하는 가산수단과; 증감값과 상기 가산수단의 캐리를 입력하여 오버플로우 또는 언더플로우가 발생되었는지를 판단하는 오버플로우 및 언더플로우 감지수단과; 오버플로우가 발생된 경우에는 모든 비트가 1로 되는 데이타를, 언더플로우가 발생된 경우에는 모든 비트가 0로 이루어진 데이타를, 정상인 경우에는 상기 가산수단의 출력을 보간데이타로서 외부로 출력함과 동시에 상기 제2선택수단의 귀환입력단자로 인가하도록 하는 보간데이타 보정수단을 구비한다. 이와 같은 보간기는 오버플로우 및 언더플로우가 발생되는 경우에도 바람직스러운 보간데이타를 출력함으로써 이를 채용하는 영상신호처리장치의 기능을 개선하는 효과가 있다.The present invention relates to an interpolator having a function of preventing malfunction due to overflow and underflow. An interpolator comprising: first selecting means for selecting and outputting zero data at a time point at which generation of interpolation data is started, and then selecting an increase / decrease value thereafter; Second selection means for selecting and outputting a start value at the time when generation of interpolation data is started, and then selecting and outputting data applied to a feedback input terminal; Adding means for adding outputs of the first selecting means and the second selecting means, the adding means having a carry terminal; Overflow and underflow detection means for inputting the increase / decrease value and the carry of the addition means to determine whether an overflow or an underflow has occurred; In case of overflow, data of which all bits are 1 is output; in case of underflow, data of all bits is 0; in case of normal output, the output of the adding means is externally output as interpolation data. Interpolation data correction means for applying to the feedback input terminal of the second selection means. Such an interpolator has an effect of improving the function of an image signal processing apparatus employing the interpolation data by outputting desirable interpolation data even when overflow and underflow occur.
Description
제1도는 보간의 원리를 설명하기 위한 도면이다.1 is a diagram for explaining the principle of interpolation.
제2도는 종래기술에 따른 보간기가 수행하는 방법을 설명하기 위한 순서도이다.2 is a flowchart illustrating a method of performing an interpolator according to the related art.
제3도는 종래기술에 따른 보간기의 블럭도이다.3 is a block diagram of an interpolator according to the prior art.
제4도는 본 고안에 따른 보간기가 수행하는 방법을 설명하기 위한 순서도이다.4 is a flowchart illustrating a method of performing an interpolator according to the present invention.
제5도는 본 고안에 따른 보간기의 일실시예에 따른 블럭도이다.5 is a block diagram according to an embodiment of an interpolator according to the present invention.
제6도는 본 고안에 따른 보간기의 다른 실시예에 따른 블럭도이다.6 is a block diagram according to another embodiment of an interpolator according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
301, 302 : 멀티플렉서 501 : n-비트 가산기301, 302: multiplexer 501: n-bit adder
502 : 오버플로우 및 언더플로우 발생감지수단502: overflow and underflow occurrence detection means
503 : 보간데이타 보정수단 504 : 비교기503: interpolation data correction means 504: comparator
본 고안은 보간기에 관한 것으로, 특히 오버플로우(overflow) 및 언더플로우(underflow)를 방지할 수 있는 보간기에 관한 것이다.The present invention relates to an interpolator, and more particularly, to an interpolator capable of preventing overflow and underflow.
보간(interfolation)이란 소정 값을 가지는 2점사이에 어떠한 값도 지정되지 않는 점들의 값을 산출하는 것을 말한다. 즉 보간이란 제1도에서, 점(0)가 A라는 값을 가지며 점(n+1)은 B라는 값을 가질 때, A 및 B값을 이용하여 점(0)에서 점(n)까지의 값을 구하거나 점(n+1)에서 점(1)까지의 값을 구하는 방법을 말한다. 이 때 산출되는 데이타를 보간데이타라하며, 보간데이타는 단조증가하거나 단조감조하게 된다. 좀 더 일반적으로 말하면, 보간데이타는 선형적으로 증가하거나 또는 선형적으로 감소하게 된다.Interpolation refers to calculating the values of points at which no value is specified between two points having a predetermined value. That is, in FIG. 1, interpolation means that when point (0) has a value A and point (n + 1) has a value of B, A and B values are used for the point (0) to point (n). It is a method of obtaining a value or a value from point (n + 1) to point (1). The data calculated at this time is called interpolation data, and the interpolation data is monotonically increased or monotonically reduced. More generally, the interpolation data increases or decreases linearly.
이와 같은 보간은 소프트웨어적으로 A 및 B값을 이용하여 그 하나를 시작값(Ⅰ)으로 정한 후 그에 대한 증감값(ΔⅠ)을 산출한 후, 시작값(Ⅰ)과 증감값(ΔⅠ)을 하드웨어로 구성되는 보간기(interfloator)로 인가하여 시작값(Ⅰ)으로부터 증감값(ΔⅠ)만큼 증가하는 n개의 보간데이타를 산출하게 된다.Such interpolation uses one of the values A and B in software to determine the start value (I), calculates the increase and decrease values (ΔI), and then uses the start value (I) and the increase and decrease values (ΔI). The interpolator is configured to calculate n pieces of interpolation data that increase from the start value I by the increment value ΔI.
제2도는 종래기술에 따른 보간기가 수행하는 방법을 설명하기 위한 순서도이다.2 is a flowchart illustrating a method of performing an interpolator according to the related art.
제2도에 있어서, 제201단계는 시작값(Ⅰ)와 증감값(ΔⅠ)이 입력된다. 제202단계, 제204단계 및 제206단계는 제205단계 및 제207단계가 n+1번 수행되도록 하기 위하여 인덱스(ⅰ)를 조절하는 단계이다. 즉 제202단계에서 인덱스(ⅰ)의 값이 0으로 초기화되고 제204단계에서 인덱스(ⅰ)는 n보다 큰지 그렇지 않은지를 판단하여, 큰 경우에는 수행이 중지되고 그렇지 않은 경우에는 루프를 반복하여 수행하게 되며, 제206단계에서는 루프의 반복횟수를 조절하기 위하여 1씩 증가시키는 기능을 수행한다. 제203단계에서 보간데이타(F)는 시작값(Ⅰ)으로 초기화된 후 제205단계에서 첫번째 보간데이타(F)가 출력된다. 보간데이타(F)가 출력되면 제207단계에서 다음번 보간데이타(F)를 구하기 위하여 현재의 보간데이타(F)에 증감값(ΔⅠ)을 가산한다. 그리하여 다음번 루프의 제205단계에서 이를 출력하게 된다.In FIG. 2, in step 201, the start value I and the increase / decrease value ΔI are input. Steps 202, 204, and 206 are steps of adjusting an index to perform steps 205 and 207 n + 1 times. That is, in step 202, the value of the index is initialized to 0, and in step 204, it is determined whether the index is greater than n or not, and if it is large, execution is stopped; otherwise, the loop is repeated. In step 206, a function of increasing the number of loops by one is performed. After the interpolation data F is initialized to the start value I in operation 203, the first interpolation data F is output in operation 205. When the interpolation data F is output, in step 207, the increase / decrease value ΔI is added to the current interpolation data F to obtain the next interpolation data F. Thus, this is output in step 205 of the next loop.
제3도는 종래기술에 따른 보간기의 블럭도로서, 2개의 멀티플렉서들(301, 302)과 n-비트 가산기(303)으로 구성된다.3 is a block diagram of an interpolator according to the prior art, which is composed of two multiplexers 301 and 302 and an n-bit adder 303.
제3도에 있어서, 멀티플렉서(301)는 보간기의 동작이 개시되는 시점에서 0를 선택하고 그 이후로는 증감값(ΔⅠ)을 선택하게 되며, 멀티플렉서(302)는 보간기의 동작이 개시되는 시점에서는 시작값(Ⅰ)을 선택하고 그 이후로는 n-비트 가산기(303)로부터 귀환되어 인가되는 데이타를 선택하게 된다.In FIG. 3, the multiplexer 301 selects zero at the time when the operation of the interpolator starts, and then selects the increase / decrease value ΔI, and the multiplexer 302 starts the operation of the interpolator. At this point, the start value I is selected, after which the data is fed back from the n-bit adder 303 and then applied.
n-비트 가산기(303)는 2개의 멀티플렉서들(301, 302)의 출력을 가산하게 된다. 여기서 증감값(ΔⅠ)의 음수표현은 2의 보수로 표현되며, n-비트 가산기(303)는 캐리(carry)가 발생하는 경우에 이를 무시하게 된다. 이와 같이 구성되는 보간기는 상기 멀티플렉서(301)로 인가되는 증감값(ΔⅠ)이 n-비트 가산기(303)에서 오버플로우 및 언더플로우가 일어나지 않도록 소정범위로 제한되는 경우에는 정상적으로 동작할 수 있으나 보간상 특수한 효과를 얻기 위하여 증감값(ΔⅠ)을 다소 변동시키려는 경우에는 원하지 않는 보간데이타(F)를 출력하게 된다. 즉 오버플로우 및 언더플로우에 대한 방지대책을 가지지 않기 때문에, 오버플로우 및 언더플로우가 발생하게 되면, 이를 인식하지 못하고 데이타가 최대값에 가까운 데이타에서 최소값에 가까운 데이타로 급변하는 문제점이 발생한다. 그리하여 이를 채용하는 화상처리장치는 이물감이 생기는 화상을 제공하는 문제점이 있게 된다.The n-bit adder 303 adds the output of the two multiplexers 301, 302. Here, the negative expression of the increment ΔI is represented by two's complement, and the n-bit adder 303 ignores it when a carry occurs. The interpolator configured as described above may operate normally when the increase / decrease value ΔI applied to the multiplexer 301 is limited to a predetermined range so that overflow and underflow do not occur in the n-bit adder 303. In order to change the increase / decrease value ΔI somewhat to obtain a special effect, unwanted interpolation data F is output. That is, since there is no preventive measure against overflow and underflow, when overflow and underflow occur, a problem occurs that the data is not recognized and the data suddenly changes from the data close to the maximum to the data close to the minimum. Thus, the image processing apparatus employing this has a problem of providing an image in which a foreign object is generated.
따라서 본 고안의 목적은 오버플로우 및 언더플로우가 발생하는 경우에도 바람직스러운 보간데이타를 출력하는 보간기를 제공하는 것에 있다.Accordingly, an object of the present invention is to provide an interpolator that outputs desirable interpolation data even when overflow and underflow occur.
상기 목적을 달성하기 위하여 본 고안인 보간기는 값을 알고 있는 2점 사이에 존재하는 n개의 점의 보간을 수행하기 위하여, 상기 2점의 값 중 하나로 정해지는 시작값과 그에 따라 산출된 증감값을 이용하여 보간데이타를 발생하는 장치에 있어서, 보간데이타의 발생이 개시되는 시점에서 0데이타를 선택하여 출력하고 그 이후로는 상기 증감값을 선택하여 출력하는 제1선택수단과; 보간데이타의 발생이 개시되는 시점에서 상기 시작값을 선택하여 출력하고 그 이후로는 귀환입력단자로 인가되는 데이타를 선택하여 출력하는 제2선택수단과; 상기 제1선택수단 및 제2선택수단의 출력을 가산하는 것으로, 캐리단자를 구비하는 가산수단과; 상기 증감값과 상기 가산수단으로부터 출력되는 캐리를 입력하여 오버플로우 또는 언더플로우가 발생되었는지를 판단하는 오버플로우 및 언더플로우 감지수단과; 상기 오버플로우 및 언더플로우 감지수단의 출력이 오버플로우가 발생되었음을 나타내는 경우에는 모든 비트가 1로 이루어진 데이타를, 상기 오버플로우 및 언더플로우 감지수단의 출력이 언더플로우가 발생되었음을 나타내는 경우에는 모든 비트가 0으로 이루어진 데이타를, 정상인 경우에는 상기 가산수단의 출력을, 보간데이타로서 외부로 출력함과 동시에 상기 제2선택수단의 귀환입력단자로 인가하는 보간데이타 보정수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, the interpolator of the present invention uses the starting value determined as one of the values of the two points and the increase / decrease value calculated accordingly to perform the interpolation of n points existing between two points whose values are known. 1. An apparatus for generating interpolation data by using: first selecting means for selecting and outputting zero data at a time point at which generation of interpolation data is started, and then selecting and outputting the increase / decrease value; Second selection means for selecting and outputting the starting value at the time when the generation of interpolation data starts, and then selecting and outputting data applied to the feedback input terminal; Adding means for adding outputs of the first selecting means and the second selecting means, the adding means having a carry terminal; Overflow and underflow detection means for inputting the increase / decrease value and the carry output from the adding means to determine whether an overflow or an underflow has occurred; If the output of the overflow and underflow detection means indicates that an overflow has occurred, all bits are 1, and if the output of the overflow and underflow detection means indicates that an underflow has occurred, all bits And interpolation data correction means for outputting the data consisting of zero to the outside as output interpolation data to the feedback input terminal of the second selection means when the data consisting of zeros is normal.
즉 오버플로우 및 언더플로우를 인식할 수 있는 수단을 더 구비한 후 오버플로우가 발생한 경우에는 n개의 1로 구성되는 데이타를 출력하고 언더플로우가 발생한 경우에는 n개의 0로 구성되는 데이타를 출력하도록 한 것이다.In other words, after overflow and underflow are provided, the data consisting of n ones in case of overflow occurs and the data consisting of n zeros in case of overflow occurs. will be.
이어서 제4도 내지 제6도를 이용하여 본 고안인 보간기에 대하여 좀 더 구체적으로 설명하기로 한다.Next, the interpolator of the present invention will be described in more detail with reference to FIGS. 4 to 6.
제4도는 본 고안에 따른 보간방법을 설명하기 위한 순서도이다.4 is a flowchart illustrating an interpolation method according to the present invention.
제4도에 있어서, 제401단계 내지 제407단계는 제2도에서 설명한 제201단계 내지 제207단계와 동일하다. 제408단계 내지 제411단계는 루프가 수행될 때마다 수행되는 단계로서, 제408단계에서 제407단계에서 보간데이타(F)를 산출할 때 오버플로우가 발생하였는지 그렇지 않은지를 판단하여, 오버플로우가 발생한 경우에는 제409단계로 진행하여 보간데이타(F)를 n비트로 표현할 수 있는 최대값 즉 n개의 1로 표현되는 데이타로 설정하며 그렇지 않은 경우에는 제410단계로 진행한다. 제410단계는 제407단계에서 보간데이타(F)를 산출할 때 언더플로우가 발생하였는지 그렇지 않은지를 판단하여, 언더플로우가 발생한 경우에는 제411단계로 진행하여 보간데이타(F)를 최소값 즉 n개의 0로 표현되는 데이타로 설정하며 그렇지 않은 경우에는 바로 제404단계로 진행한다.In FIG. 4, steps 401 to 407 are the same as steps 201 to 207 described in FIG. Steps 408 to 411 are performed every time the loop is performed, and it is determined whether the overflow occurs when the interpolation data F is calculated in step 408 to step 407. In case of occurrence, the process proceeds to step 409 and the interpolation data F is set to the maximum value that can be represented by n bits, that is, the data represented by n ones. Otherwise, the process proceeds to step 410. In operation 410, when the interpolation data F is calculated in operation 407, it is determined whether an underflow has occurred or not. If an underflow occurs, the operation proceeds to operation 411. Set to data represented by 0. Otherwise, go to step 404 immediately.
제5도는 본 고안에 따른 보간기의 일실시예에 따른 블럭도로서, 2개의 멀티플렉서들(301, 302), n-비트 가산기(501), 오버플로우 및 언더플로우 감지수단(502), 보간데이타 보정수단(503)을 포함하여 구성된다. 멀티플렉서들은 선택수단의 기능을 수행하게 된다.5 is a block diagram according to an embodiment of an interpolator according to the present invention, which includes two multiplexers 301 and 302, an n-bit adder 501, overflow and underflow detection means 502, interpolation data, and the like. And a correction means (503). The multiplexers serve as the selection means.
제5도에 있어서, 멀티플렉서들(301, 302)은 제3도에서 설명한 바와 동일하게 구성되며, n-비트 가산기(501)는 제3도에 도시된 n-비트 가산기(303)와는 달리 캐리(carry)를 출력하기 위하여 캐리단자를 구비하도록 구성된다. 오버플로우 및 언더플로우 감지수단(502)은 증감값(ΔⅠ)과 상기 n-비트 가산기(501)로부터 출력되는 캐리를 입력하여 오버플로우 또는 언더플로우가 발생되었는지를 판단하여 그에 따른 신호들을 출력하며, 보간데이타 보정수단(503)은 상기 오버플로우 및 언더플로우 감지수단(502)의 출력이 오버플로우가 발생되었음을 나타내는 경우에는 모든 비트가 1로 이루어진 데이타를, 상기 오버플로우 및 언더플로우 감지수단(502)의 출력이 언더플로우가 발생되었음을 나타내는 경우에는 모든 비트가 0으로 이루어진 데이타를 정상인 경우에는 상기 가산수단의 출력을, 보간데이타로서 외부로 출력함과 동시에 멀티플렉서(302)로 인가한다.In FIG. 5, the multiplexers 301 and 302 are configured in the same manner as described in FIG. 3, and the n-bit adder 501 is different from the n-bit adder 303 shown in FIG. and a carry terminal for outputting a carry). The overflow and underflow detecting means 502 inputs the increase / decrease value ΔI and the carry output from the n-bit adder 501 to determine whether an overflow or underflow has occurred, and outputs signals accordingly. When the output of the overflow and underflow detection means 502 indicates that an overflow has occurred, the interpolation data correction means 503 receives the data of which all bits are 1, and the overflow and underflow detection means 502. If the output indicates that an underflow has occurred, the data of all bits is 0, and if the data is normal, the output of the adding means is output to the multiplexer 302 while being output to the outside as interpolation data.
여기서 n이 8일 경우에 음수를 2의 보수로 표현한 데이타를 살펴보고, n-비트 가산기(501)에서 나타날 수 있는 오버플로우 및 언더플로우에 대하여 살펴보기로 한다.In the case where n is 8, data of a negative number represented by two's complement will be described, and the overflow and underflow that may appear in the n-bit adder 501 will be described.
상기 표-1에 나타낸 바와 같이 증감값(ΔⅠ)을 2의 보수를 사용하여 n비트로 표현하는 경우에 -(2n-1)에서부터 2n까지의 값을 가지게 된다. 즉, 0~(2n-1)의 데이타는 그대로 0~(2n-1)의 양의 데이타로 간주하고 (2n-1+1)~(2n-1)의 데이타는 음수데이타인 (-1)~(2n-1-1)로 간주된다. 따라서 상기 멀티플렉서(301)로 입력되는 증감값(ΔⅠ)이 2n-1보다 큰지 그렇지 않은지를 판단함으로써 양수인지 음수인지를 판단할 수 있다. 단 시작값(Ⅰ)은 단지 양의 값만 가지는 것으로 n비트로 표현할 때, 0~(2n-1)의 값을 가진다.As shown in Table 1 above, when the increase / decrease value ΔI is represented by n bits using two's complement, the value ranges from-(2 n -1) to 2 n . That is, the data of 0 ~ (2 n-1) as data is 0 ~ (2 n-1) considered to be the amount of data and (2 n-1 +1) of ~ (2 n -1) of the data is negative (-1) to (2 n-1 -1). Accordingly, by determining whether the increase / decrease value ΔI input to the multiplexer 301 is greater than 2 n −1 , it may be determined whether it is positive or negative. However, the start value (I) has only positive values, and when expressed as n bits, it has a value of 0 to (2 n -1).
한편, n-비트 가산기(501)에서의 증감값(ΔⅠ)이 양수인 경우와 음수인 경우를 나누어 살펴보기로 한다. 먼저, 증감값(ΔⅠ)이 양수인 경우 n-비트 가산기(501)는 양수 + 양수인 연산을 수행하게 된다. 따라서 오버플로우인 경우에는 캐리(carry)가 발생하고 그렇지 않은 경우에는 캐리(carry)의 값은 0가 된다.Meanwhile, the case where the increase / decrease value ΔI in the n-bit adder 501 is positive and negative is divided. First, when the increment ΔI is positive, the n-bit adder 501 performs a positive plus positive operation. Therefore, in case of overflow, a carry occurs. Otherwise, the carry value is zero.
증감값(ΔⅠ)이 음수인 경우는, 멀티플렉서(302)에서 선택되어 n-비트 가산기(501)로 인가된 데이타가 증감값(ΔⅠ)의 절대값 보다 작은 경우 즉 언더플로우가 발생하는 경우와 그렇지 않은 경우로 나누어 볼 수 있다. 이는 표-1에서 알 수 있는 바와 같이, 언더플로우가 발생하는 경우에는 캐리(carry)가 발생하지 않으며 그렇지 않은 경우에는 캐리(carry)가 발생하게 된다. 따라서 캐리(carry)와 상기 비교기(504)의 출력형태에 따라 언더플로우 또는 오버플로우가 발생되었는지 그렇지 않은지를 판단할 수 있게 된다.If the increase / decrease value ΔI is negative, the data selected by the multiplexer 302 and applied to the n-bit adder 501 is smaller than the absolute value of the increase / decrease value ΔI, that is, underflow occurs. It can be divided into cases that are not. As can be seen from Table-1, when underflow occurs, no carry occurs, and otherwise, carry occurs. Therefore, it is possible to determine whether or not an underflow or overflow has occurred depending on the carry and the output form of the comparator 504.
이와 같은 성질을 이용하기 위하여, 제5도에 있어서 EX-OR게이트수단(505)은 n-비트 가산기(501)로부터 출력되는 캐리(carry)와 비교기(504)의 출력을 배타적논리합하여 이를 멀티플렉서(506)의 선택신호를 인가한다. 멀티플렉서(506)는 보간데이타 보정수단(503)으로 구성되는 것으로, 제1입력단자로는 n-비트 가산기(501)로부터 출력되는 캐리(carry)를 n비트로 확장하여 입력하고, 제2입력단자로는 n-비트 가산기(501)의 출력신호를 입력하여 오버플로우 또는 언더플로우가 발생된 경우에는 제1입력단자의 신호를 선택하여 출력하고 그렇지 않은 경우에는 제2입력단자로 인가되는 신호를 선택하여 출력한다. 여기서 멀티플렉서(506)의 출력은 보간데이타(F)로서 외부로 출력됨과 동시에 멀티플렉서(302)로 귀환된다.In order to utilize such a property, in FIG. 5, the EX-OR gate means 505 exclusively combines the output of the carry and the comparator 504 output from the n-bit adder 501 and multiplexes the multiplexer ( A selection signal of 506 is applied. The multiplexer 506 is composed of interpolation data correction means 503. As a first input terminal, a carry output from the n-bit adder 501 is extended by n bits and input as a second input terminal. Inputs an output signal of the n-bit adder 501 to select and output a signal of the first input terminal when an overflow or underflow occurs; otherwise, selects a signal applied to the second input terminal. Output The output of the multiplexer 506 is output to the multiplexer 302 at the same time as it is output to the outside as interpolation data (F).
제6도는 본 고안에 따른 보간기의 다른 실시예에 따른 블럭도로서, 제5도와 비교하여 볼 때 오버플로우 및 언더플로우 감지수단(502)에 EX-OR게이트수단(505) 대신에 논리곱 게이트수단(G1)과 논리곱반전게이트수단(G2)이 포함되고, 보간데이타 보정수단(503)으로는 N개의 논리합게이트수단들(G3, G4,...,G5)과 n개의 논리곱게이트 수단들(G6, G7, ..., G8)이 포함된다.FIG. 6 is a block diagram according to another embodiment of the interpolator according to the present invention, and compared to FIG. 5, an AND gate instead of the EX-OR gate means 505 in the overflow and underflow detection means 502. Means G1 and logical inversion gate means G2, and the interpolation data correction means 503 includes N logical sum gate means G3, G4, ..., G5 and n logical AND gate means. (G6, G7, ..., G8) are included.
제6도에 있어서, 논리곱게이트수단(G1)은 비교기의 출력이 0이고 캐리(carry)가 1일 때만 1인 신호를 출력하고 그렇지 않은 경우에는 0를 출력하며, 논리곱반전게이트수단(G2)은 비교기의 출력이 1이고 캐리(carry)가 0일 때만 0인 신호를 출력하고 그렇지 않은 경우에는 1을 출력한다. 즉 논리곱게이트수단(G1)은 오버플로우가 발생하였을 때만 1인 신호를 출력하고, 논리곱반전게이트수단(G2)은 언더플로우가 발생하였을 때만 0인 신호를 출력한다. 논리곱게이트수단(G1)의 출력은 n개의 논리합게이트수단들(G3, G4, ..., G5)로 입력되고, 논리곱반전게이트수단(G2)의 출력은 n개의 논리곱게이트수단들(G6, G7, ..., G8)로 입력된다. 그리고 n개의 논리합게이트수단들(G3, G4 ..., G5)의 나머지 입력단자로는 n-비트 가산기(501)의 출력들이 각 비트별로 인가되며, n개의 논리곱게이트수단들(G6, G7, ..., G8)의 출력들이 각각 인가된다. 그리하여 n개의 논리합게이트수단들(G3, G4 ..., G5)은 오버플로우가 아닌 경우에는 n-비트 가산기(5이)의 출력이 그대로 나타나고 오버플로우가 발생된 경우에는 각각 1을 출력하게 되며, n개의 논리곱게이트수단들(G6, G7, ..., G8)은 언더플로우가 아닌 경우에는 n개의 논리하게이트수단들(G3,G4,...G5)의 출력이 그대로 나타나고 언더플로우인 경우에는 각각 0을 출력하게 된다.In FIG. 6, the AND gate means G1 outputs a signal of 1 only when the output of the comparator is 0 and the carry is 1, otherwise it outputs 0, and the AND logic means G2 ) Outputs a signal of 0 only when the output of the comparator is 1 and the carry is 0, and 1 otherwise. That is, the logical multiplication gate means G1 outputs a signal of 1 only when an overflow occurs, and the logical multiplication gate means G2 outputs a signal of 0 only when an underflow occurs. The output of the AND gate means G1 is input to the n OR gate means G3, G4, ..., G5, and the output of the AND gate means G2 is the n AND gate means G2. G6, G7, ..., G8). The outputs of the n-bit adder 501 are applied to each bit as the remaining input terminals of the n OR gates G3, G4, ..., G5, and the n AND gates G6, G7. , ..., G8) are applied respectively. Thus, if the n logical sum gate means G3, G4 ..., G5 are not overflowed, the output of the n-bit adder 5 is displayed as it is, and if an overflow occurs, each 1 is outputted. , n logical multiplication means (G6, G7, ..., G8) is not underflow, the output of the n logical gate means (G3, G4, ... G5) appear as it is and underflow In the case of 0, 0 is output.
상술한 바와 같이 본 고안은 오버플로우 및 언더플로우를 방지할 수 있는 기능을 갖는 보간기를 제공한 것으로, 이러한 보간기를 채용하는 영상신호처리장치의 기능을 개선하는 효과가 있다.As described above, the present invention provides an interpolator having a function of preventing overflow and underflow, and has an effect of improving the function of an image signal processing apparatus employing such an interpolator.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930004973U KR0133869Y1 (en) | 1993-03-31 | 1993-03-31 | Interfolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930004973U KR0133869Y1 (en) | 1993-03-31 | 1993-03-31 | Interfolator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940023688U KR940023688U (en) | 1994-10-22 |
| KR0133869Y1 true KR0133869Y1 (en) | 1999-01-15 |
Family
ID=19352959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930004973U KR0133869Y1 (en) | 1993-03-31 | 1993-03-31 | Interfolator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0133869Y1 (en) |
-
1993
- 1993-03-31 KR KR2019930004973U patent/KR0133869Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940023688U (en) | 1994-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644519A (en) | Method and apparatus for a multiply and accumulate circuit having a dynamic saturation range | |
| US5122981A (en) | Floating point processor with high speed rounding circuit | |
| US5568412A (en) | Rounding-off method and apparatus of floating point arithmetic apparatus for addition/subtraction | |
| US6038649A (en) | Address generating circuit for block repeat addressing for a pipelined processor | |
| EP0345819B1 (en) | Overflow correction circuit | |
| US5936870A (en) | Arithmetic operating device for digital signal processing and method therefor | |
| US6661469B1 (en) | False contour correcting apparatus and method | |
| US4719589A (en) | Floating-point adder circuit | |
| RU2408057C2 (en) | Fixed point multiplier with presaturation | |
| KR0133869Y1 (en) | Interfolator | |
| US9009209B2 (en) | Processor, control method of processor, and computer readable storage medium storing processing program for division operation | |
| US6629118B1 (en) | Zero result prediction | |
| JP3356613B2 (en) | Addition method and adder | |
| US6269385B1 (en) | Apparatus and method for performing rounding and addition in parallel in floating point multiplier | |
| US5801974A (en) | Calculation method and circuit for obtaining a logarithmic approximation value | |
| US6052768A (en) | Circuit and method for modulo address generation with reduced circuit area | |
| RU2233024C2 (en) | Method and device for no-offset fixed-point signal compression | |
| EP0806722A1 (en) | Method and apparatus for a multiply and accumulate circuit having a dynamic saturation range | |
| US20060277246A1 (en) | Multiplication circuitry | |
| KR100480685B1 (en) | Error correction circuit | |
| JPWO2006106576A1 (en) | Parity prediction circuit and logical operation circuit using the same | |
| JP2853738B2 (en) | Clock phase control circuit | |
| US20040252569A1 (en) | Signal generating circuit including delay-locked loop and semiconductor device including signal generating circuit | |
| KR940000936B1 (en) | Small signal noise elimination apparatus for digital signal processing system | |
| JP3595309B2 (en) | Address generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |