KR0177149B1 - 능동 필터 회로 - Google Patents

능동 필터 회로 Download PDF

Info

Publication number
KR0177149B1
KR0177149B1 KR1019900005660A KR900005660A KR0177149B1 KR 0177149 B1 KR0177149 B1 KR 0177149B1 KR 1019900005660 A KR1019900005660 A KR 1019900005660A KR 900005660 A KR900005660 A KR 900005660A KR 0177149 B1 KR0177149 B1 KR 0177149B1
Authority
KR
South Korea
Prior art keywords
transistor
differential pair
filter
collector
output
Prior art date
Application number
KR1019900005660A
Other languages
English (en)
Other versions
KR900017281A (ko
Inventor
노부가즈 호소야
가쯔노리 미우라
도오루 사사끼
Original Assignee
이우에 사또시
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1100767A external-priority patent/JPH0744383B2/ja
Application filed by 이우에 사또시, 상요덴기 가부시끼가이샤 filed Critical 이우에 사또시
Publication of KR900017281A publication Critical patent/KR900017281A/ko
Application granted granted Critical
Publication of KR0177149B1 publication Critical patent/KR0177149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

내용없음.

Description

능동 필터 회로
제1도는 저역 통과 필터의 차단 주파수를 자동 제어하는 종래 방법의 회로도.
제2(a)도 내지 제2(c)도는 본 발명에 사용가능한 차동쌍의 회로도.
제3도는 본 발명의 한 실시예의 회로도.
제4도는 제3도 실시예의 상세한 회로도.
제5도는 본 발명의 다른 실시예의 회로도.
제6도는 제5도 실시예의 상세한 회로도.
제7도는 제4도 실시예의 변형예의 회로도.
제8도는 제7도 실시예의 변형예의 회로도.
제9도는 제4도 실시예의 다른 변형예의 회로도.
제10도는 제9도 실시예의 변형예의 회로도.
제11도는 제6도 실시예의 변형예의 회로도.
제12도는 제11도 실시예의 변형예의 회로도.
제13도는 제6도 실시예의 다른 변형예의 회로도.
제14도는 제13도 실시예의 변형예의 회로도.
제15(a)도 내지 제15(d)도는 본 발명의 다른 실시예의 회로도.
제16(a)도 내지 제16(d)도는 각각 제15(a)도 내지 제15(d)도의 실시예의 상세한 회로도.
제17도는 본 발명에 따른 능동 필터 회로를 사용한 PLL 실시예의 블록도.
제18도 및 제19도는 각각 제17도 실시예에 수정 필터(crystal filter)를 추가한 변형예의 블록도.
제20도는 본 발명의 다른 실시예로이 크로마 회로를 도시한 블록도.
제21도는 본 발명의 다른 실시예로서의 직각 검파 회로의 블록도.
제22도는 본 발명의 다른 실시예로서의 VIF 및 SIF 회로의 블록도.
제23도는 본 발명의 그 밖의 실시예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1, 12, 14 : 차동쌍 2, 11, 12 : 트랜지스터
10, 100 : 능동 필터 회로 18, 20, 22, 24, 28 : 단자
30 : 바이어스 전원 40 : 대역 통과 필터
42 : 증폭기 44 : VCO
46 : 위상 비교기 48 : 저역 통과 필터
50 : 수정 필터 58 : 크로마 복조회로
64 : 비디오 처리 회로 68 : 이상 필터
70 : 승산기 78 : 레벨 비교기
본 발명은 능동 필터 회로에 관한 것으로, 특히 IC 화에 적합한 능동 필터 회로에 관한 것이다.
종래에, 직접 회로(IC) 내에 필터를 내장할 경우, IC 내의 소자의 변동등으로 인해 필터 특성에도 변형이 발생한다. 이러한 변형을 보상하기 위한 한 방법으로서 IC 내에 더미 기준 필터(dummy reference filter)를 설치하고, 여기에 기준 신호를 입력하고, 기준 필터의 출력값이 소망하는 값이 되도록 귀환 제어(feed-back control)를 사용하는 방법이 있었다. 이 방법은, 제어될 필터가 기준 필터와 동일하거나 상관되는 저항이나 캐패시터를 구비하므로, 동일하거나 상관되는 제어 신호가 인가되는 경우 필터 특성이 그 기준 필터와 동일하거나 상관되는(correlative) 특성으로 조정된다는 개념에 기초하여 하나 이상의 복수의 기준 필터와 기준 신호로써, IC 내의 다른 제어될 필터를 제어하는 방법이다.
제1도에 도시된 종래 기술은 저역 통과 필터의 차단 주파수(fc)를 자동 제어하는 경우의 한 예이다. 먼저, 일정 주파수(Fref)를 갖는 기준 신호를 기준 필터에 입력하고, 그 출력을 증폭한 신호의 레벨과 기준 주파수 신호 발진기의 출력 레벨을 비교하여, 양자가 같아지도록 제어 전압(Vc)을 출력하고, 이것을 가변 용량 다이오드(C)에 인가하여, 필터 특성을 변화시킨다. 이 귀환 제어에 의해, 필터의 기준 주파수에서의 감쇠량이 증폭기의 이득과 동일해지면, 양 레벨이 동일해져서 필터가 조정된 상태로 된다.
제1도에 도시된 종래의 방법에서는 IC에 내장된 필터의 조정을 위해 외부에서 신호를 인가할 필요는 없으나, IC 내에 더미 기준 필터를 설치하므로, IC의 소자수가 증가할 뿐만 아니라, 기준 신호 발진기도 또한 필요하게 된다.
IC화에 적합한 필터 회로의 한 예가 1986년(쇼와 61년) 11월 29일부로 출원 공고된 일본국 특허 공고 (소) 제61-55806호 공보에 개시되어 있다.
일본국 특허 공고 (소) 제61-55806호 공보에 개시된 필터 회로에서는 고역 통과 필터 회로를 실현하기 위해, 감산기 등을 부가할 필요가 있으므로, 회로 소자수가 증가할 뿐만 아니라, 회로 구성이 복잡해진다는 문제점이 있었다.
그러므로, 본 발명의 주 목적은 새로운 능동 필터 회로를 제공함에 있다.
본 발명의 다른 목적은 구성이 간단하고, IC화에 적합한 능동 필터 회로를 제공함에 있다.
본 발명의 다른 목적은 이러한 새로운 능동 필터 회로를 사용한 각종 회로를 제공함에 있다.
본 발명에 따른 능동 필터 회로는 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 트랜지스터, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제5 및 제6트랜지스터, 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2전류 미러 회로를 형성하는 제7 및 제8트랜지스터, 및 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하기 위해 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 관련하여 형성되는 바이어싱 수단을 포함하며, 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가시키는 저항기 분압 수단을 포함한다.
본 발명에서는 제1 및 제2부귀환 경로에 의해 제1 및 제2차동쌍이 모두 직선 영역(linear region)의 중심 부근에서 동작을 하게 되어, 제1 및 제2차동쌍이 함께 작용하여 2차 능동 필터 회로로서 작용한다.
본 발명에 따른 능동 필터 회로는 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 공급하는 제5트랜지스터, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제6 및 제7트랜지스터, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 전류 미러 회로를 형성하는 제8 및 제9트랜지스터, 및 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하기 위해 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 관련하여 형성되는 바이어싱 수단을 포함하며, 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가시키는 저항기 분압 수단을 포함한다.
본 발명에서는 접속 경로와 부귀환 경로에 의해 제1 및 제2차동쌍이 각각 직선 영역의 중심 부근에서 작동하게 되어, 제1 및 제2차동쌍이 함께 작용하여 2차 능동 필터 회로로서 작용한다.
본 발명에 따른 필터 제어 회로는 입력을 수신하고 제어 전압에 따라 변화하는 위상 특성을 갖는 출력을 출력하는 필터, 상기 필터에 결합되고, 상기 필터의 상기 출력의 상기 위상 특성에 기초한 레벨을 갖는 직류 전압 성분을 출력하는 수단, 상기 직류 전압 성분의 상기 레벨을 기준 전압과 비교하는 레벨 비교 수단, 및 상기 레벨 비교 수단의 출력에 기초하여 상기 필터에 제어 전압을 인가하는 수단을 포함하는 것을 특징으로 하는 필터 제어 회로.
중심 주파수가 제어 전압에 따라 변화할 수 있는 필터, 상기 필터의 출력을 상기 필터의 입력에 귀환하기 위해 1 이상의 이득을 갖는 증폭 수단, 상기 필터의 출력 및 다른 입력 신호를 수신하는 위상 비교 수단, 및 상기 위상 비교 수단의 출력에 기초하여 상기 필터에 상기 제어 전압을 인가하는 수단을 포함하되, 상기 필터는, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 경로, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 경로, 상기 제어 전압에 응답하여 상기 제1 및 제2차동쌍의 전류량을 상관적으로 변화시키는, 및 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하기 위해 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 관련하여 형성되고, 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가시키는 저항기 분압 수단을 포함하는 바이어싱 수단을 포함한다.
본 발명에 따른 필터 제어 회로는 중심 주파수가 제어 전압에 따라 변화할 수 있는 필터, 상기 필터의 출력을 상기 필터의 입력에 귀환하기 위해 1 이상의 이득을 갖는 증폭 수단, 상기 필터의 출력 및 다른 입력 신호를 수신하는 위상 비교 수단, 및 상기 위상 비교 수단의 출력에 기초하여 상기 필터에 상기 제어 전압을 인가하는 수단을 포함하되, 상기 필터는, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터를 접속하는 접속 경로, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 경로, 상기 제1 및 제2차동쌍의 에미터에 공통으로 상기 제어 전압을 공급하고, 이 제어 전압에 응답하여 상기 제1 및 제2차동쌍의 전류량을 변화시키는 전류 변화 수단, 및 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하기 위해 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 관련하여 형성되고, 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가시키는 저항기 분압 수단을 포함하는 바이어싱 수단을 포함한다.
본 발명에 따른 능동 필터 회로는 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 트랜지스터, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제5 및 제6트랜지스터, 및 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2전류 미러 회로를 형성하는 제7 및 제8트랜지스터를 포함한다.
본 발명에 다른 능동 필터 회로는 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 공급하는 제5트랜지스터, 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제6 및 제7트랜지스터, 및 상기 제4트랜지스터의 콜렉터에 접속되어 있는 전류 미러 회로를 형성하는 제8 및 제9트랜지스터를 포함한다.
본 발명에 의하면 감산기 등의 부가 회로를 요하지 않으므로, 회로 소자수가 증가하거나 회로 구성이 복잡해지지 않고 IC화에 적합한 능동 필터 회로를 얻을 수 있다.
또한, 본 발명에 따르면, 동일한 구성의 회로로 상이한 종류의 필터를 구성할 수 있으므로, 각각의 필터가 서로 밀접한 상관 관계를 가지므로 매우 용이하게 필터를 조정할 수 있다.
본 발명의 상술한 목적 및 그 밖의 목적, 특징, 국면, 이점은 첨부 도면과 관련하여 행해지는 이하의 실시예의 상세한 설명에서 더욱 분명해질 것이다.
본 발명에 따른 구체적인 능동 필터 회로를 설명하기 전에, 먼저 이러한 능동 필터 회로에 사용되며, 한 쌍의 트랜지스터를 포함하는 차동쌍에 대해 설명한다. 제2(a)도와 같이, 트랜지스터(Q1 및 Q2)로 이루어진 차동쌍(1)에서, 트랜지스터(Q2)의 콜렉터 전압(V0)는 부하 저항을 (RL)로 하면, 다음 식 (1)로 표현된다.
Figure kpo00002
단, gm은 상호 컨덕턴스이다. 전자의 전하가 q, 볼쯔만 상수가 k, 전류가 I1, 그리고 절대 온도가 T라고 하면, 다음 식 (2)로 제시되는 관계가 성립된다.
Figure kpo00003
차동쌍(1)을 구성하는 트랜지스터(Q1 및 Q2)의 에미터 저항 즉, 미분 저항(re)는 다음 식 (3)으로 주어진다.
Figure kpo00004
따라서, 상술한 식 (1)은 다음 식 (4)와 같이 변형가능하다.
Figure kpo00005
다음에, 제2(b)도에 도시된 바와 같이, 부하 저항(RL) 대신에 그 전류량이 I1인 정전류원을 접속하고, 또한 용량성 부하로 작용하는 캐패시터(C)를 트랜지스터(Q2)의 콜렉터에 접속하면, 그 정전류원의 임피던스는 무한대로 간주하더라도 캐패시터(C)에 의한 임피던스 1/jωC가 부하 저항 RL에 상당하므로, 식 (4)는 다음 식 (5)로 변형가능하다.
Figure kpo00006
여기서, 제2(b)도와 같이 캐패시터(C)와 접지 사이에 그 출력 전압이 V1의 전원을 다시 접속하면, 다음 식 (6)을 얻는다.
Figure kpo00007
다음에, 제2(c)도와 같이, 트랜지스터(Q3)에 의해 에미터 폴로워를 구성하면, 에미터 폴로워에서는 그 입력 전압과 출력 전압이 같으므로, 트랜지스터(Q3)의 에미터 전압은 또 다음 식 (7)로 주어진다.
Figure kpo00008
이 제2(b)도의 차동쌍(1)에서는, 트랜지스터(Q1)의 베이스 입력이 +입력으로서, 또 트랜지스터(Q2)의 베이스 입력이 -입력으로서 작용하고, 트랜지스터(Q2)의 콜렉터에서 출력 전압이 인출된다. 따라서, 제2(c)도의 예에서는 에미터 폴로워(Q3)을 통하여 출력 전압(V0)가 -입력으로 귀환된다.
제3도를 참조하여, 이 실시예의 능동 필터 회로(10)은 먼저 제2(a)도 내지 제2(c)도에서 설명한 차동쌍(1)과 동일한 구성의 2개의 차동쌍(12 및 14)를 사용한다. 제1차동쌍(12)의 +입력[제2(c)도의 트랜지스터(Q1)의 베이스 입력에 상당함]에는 제2차동쌍(14)의 출력 전압(V3)이 인가되고, -입력[제2(c)도의 트랜지스터(Q2)의 베이스 입력에 상당함]에는 제1차동쌍(12)의 출력 전압(V2)가 귀환된다. 차동쌍(12 및 14)의 용량성 부하, 즉, 캐패시터(C1 및 C2)에는 각각 전압(V1 및 V4)가 인가된다. 제2차동쌍(14)의 입력[제2(b)도의 트랜지스터(Q2)의 베이스 입력에 상당함]에는 제1차동쌍(12)의 출력 전압(V2)가 귀환된다.
제3도의 능동 필터 회로(10)은 구체적으로 제4도에 도시된다. 제4도를 참조하여, 능동 필터 회로(10)은 제1 및 제2트랜지스터(Q11 및 Q12)를 포함하도록 구성되어 있는 제1차동쌍(12) 및 제3 및 제4트랜지스터(Q21 및 Q22)를 포함하도록 구성되어 있는 제2차동쌍(14)들을 포함한다.
제1차동쌍(12)를 구성하는 트랜지스터(Q11 및 Q12)의 에미터는 정전류원을 구성하는 트랜지스터(Q13)의 콜렉터에 공통으로 접속된다. 트랜지스터(Q11)의 콜렉터에는 단자(16)에서의 전원 전압(+B)이 공급된다. 트랜지스터(Q12)의 콜렉터는 정전류원, 즉, 트랜지스터(Q15)의 콜렉터에 접속되는 동시에, 제1차동쌍(12)의 에미터 폴로워를 구성하는 트랜지스터(Q14)의 베이스에 접속되고, 용량성 부하를 구성하는 캐패시터(C1)을 통하여 단자(18)에 접속된다. 제3도 회로의 제1차동쌍(12)의 +입력을 구성하는 트랜지스터(Q11)의 베이스 입력에는 제2차동쌍(14)의 에미터 폴로워를 구성하는 트랜지스터(Q24)의 출력이 접속되고, -입력을 구성하는 트랜지스터(Q12)의 베이스 입력은 트랜지스터(Q14)의 출력, 즉 단자(20)에 접속된다. 그리고, 트랜지스터(Q13)으로 구성되는 전류원의 전류량은 트랜지스터(Q15)로 구성되는 정전류원의 전류량(I1)의 2배의 전류량(2I1)로 설정된다.
제2차동쌍(14)를 구성하는 트랜지스터(Q21 및 Q22)의 에미터는 트랜지스터(Q23)으로 구성되는 정전류원에 공통으로 접속되고, 이 트랜지스터(Q23)은 이전의 트랜지스터(Q13)과 함께 전류 미러 회로를 구성한다. 트랜지스터(Q21)의 콜렉터에는 단자(16)에서 전원 전압(+B)이 인가된다. 트랜지스터(Q22)의 콜렉터는 트랜지스터(Q25)로 구성되는 정전류원에 접속되는 동시에, 에미터 폴로워로서의 트랜지스터(Q24)의 베이스에 접속되고, 또한 용량성 부하인 캐패시터(C2)를 통하여 단자(22)에 접속된다. 제3도 회로의 제2차동쌍(14)의 -입력을 구성하는 트랜지스터(Q22)의 베이스 입력은 제1차동쌍(12)의 출력, 즉, 단자(20)에 접속되고, +입력을 구성하는 트랜지스터(Q21)의 베이스 입력은 단자(24)에 접속된다. 그리고, 이전의 제1차동쌍(12)와 마찬가지로, 제2차동쌍(14)에서도, 트랜지스터(Q25)로 구성되는 정전류원의 전류량은 트랜지스터(Q23)으로 구성되는 정전류원의 전류량(I2)의 2배인 전류량(2I2)로 설정된다.
트랜지스터(Q16 및 Q26)은 쌍을 이루고, 각 콜렉터에는 적당한 저항을 통하여 전원 전압(+B)이 인가된다. 트랜지스터(Q16)의 콜렉터는 그 자신의 베이스에 접속되는 동시에, 트랜지스터(Q17)로 구성되는 정전류원에 접속된다. 마찬가지로, 트랜지스터(Q26)의 콜렉터는 트랜지스터(Q26)의 베이스에 접속되는 동시에, 트랜지스터(Q27)로 구성되는 정전류원에 접속된다.
그리고, 상술된 정전류원을 구성하는 트랜지스터(Q13, Q23, Q17 및 Q27)은 서로 병렬로 접속되어 전류 미러 회로를 구성하고, 그 베이스는 단자(26)에 공통으로 접속된다. 이 단자(26)에 제어 전압 Vc를 인가함으로써, 각 트랜지스터의 전류량이 변화되고, 따라서 이 능동 필터 회로(10)의 필터 특성이 조정되거나 제어된다.
여기서, 단자(18), 트랜지스터(Q14)의 출력, 즉, 단자(20), 트랜지스터(Q24)의 출력, 단자(22) 및 단자(24)의 전압을 제각기 V1, V2, V3, V4 및 V5로 설정한다.
단자(24)의 전압(V5)가 상승하면, 트랜지스터(Q22)의 콜렉터 전류가 감소하고, 그 감소분만큼 트랜지스터(Q24)의 전류가 증가하고, 따라서 그 출력 전압(V3)이 상승한다. 그리고, 전압(V3)이 상승하면, 트랜지스터(Q12)의 콜렉터 전류가 감소하고, 그 감소분만큼 트랜지스터(Q14)의 전류가 증가하므로, 단자(20)의 전압(V2)가 상승한다. 전압(V2)가 상승하면, 트랜지스터(Q12 및 Q22)의 콜렉터 전류의 감소가 억제되고, 제1 및 제2차동쌍(12 및 14)의 동작이 안정된다. 따라서, 제1 및 제2차동쌍(12 및 14)는 제각기 항상 차동쌍의 직선 영역의 중심 부근에서 동작하게 됨으로써, 신호의 왜곡이 적고, 양호한 필터 특성을 얻게 된다.
제4도이 능동 필터 회로(10)에서, 트랜지스터(Q11 및 Q12)의 에미터 저항을(rel)로 하면, 제1차동쌍(12)의 트랜지스터(Q11 및 Q12)에 흐르는 전류(I1)은 다음 식 (8)로 주어진다.
Figure kpo00009
또, 캐패시터(C1)의 신호 전압은 다음 식 (9)로 주어진다.
Figure kpo00010
이들 식 (8) 및 식 (9)에 따라 제4도의 능동 필터 회로(10)의 제1 및 제2차동쌍(12 및 14)와 관련지어 상술한 (7) 식이 성립되며, 따라서 다음 식 (10) 및 식 (11)을 얻는다.
Figure kpo00011
Figure kpo00012
단, re2는 트랜지스터(Q21 및 Q22)의 미분 저항, 즉, 에미터 저항이다.
상기 (10) 및 (11) 식에 의해 jω=S로하여, 전압 V3을 소거하면 다음 식 (12)를 얻는다.
Figure kpo00013
여기서, 단자(18 및 22)를 접지시키고, 단자(24)에서 신호를 입력하면 V1=V4=0, V5=Vin으로 되고, 능동 필터 회로(10)의 전달 함수 T(s)는 다음 식 (13)으로 주어진다.
Figure kpo00014
이것은 2차 저역 통과 함수를 나타낸다. 그리고, 그 차단 주파수 ωc는 다음 식 (14)로 부여되며, Q는 다음 식 (15)로 주어진다.
Figure kpo00015
Figure kpo00016
이와 같이하여, 제4도의 능동 필터 회로(10)이 2차 저역 통과 필터로서 실시된다.
동일한 방법으로, 단자(18)에 신호를 입력하여 단자(22 및 24)를 접지하면, V1=Vin, V4=V5=0이 되고, 그 전달 함수 T(s)는 다음 식(16)으로 주어지며, 이것은 2차 고역 통과 함수를 나타낸다. 그리고, 그 차단 주파수 ωc는 다음 식 (17)로 주어지고, Q는 다음 식 (18)로 주어진다.
Figure kpo00017
Figure kpo00018
Figure kpo00019
이와 같이하여, 제4도의 능동 필터 회로(10)이 2차 고역 통과 필터로서 실현된다.
또, 단자(18 및 24)를 접지시키고, 단자(22)에 신호를 입력하면 V1=V5=0, V4=Vin으로 되고, 다음 식 (19) 및 식 (20)으로 표시되는 중심 주파수(ωo) 및 Q를 가진 2차 대역 통과 필터를 얻는다.
Figure kpo00020
Figure kpo00021
또, 단자(18 및 24)에 신호를 동시에 입력하고, 그리고, 단자(22)를 접지시키면 V1=V5=Vin, V4=0이 되고, 다음 식 (21) 및 식 (22)로 표시되는 주파수(ωo) 및 Q를 가진 2차 대역 소거 필터를 얻는다.
Figure kpo00022
Figure kpo00023
그리고, 단자(18 및 24)에 신호를 동시에 입력하고, 단자(22)에 역상 신호를 입력하면, V1=V5=Vin, V4=Vin로 되고, 다음 식 (23), 식 (24) 및 식 (25)로 표시되는 중심 주파수(ωo) Q 및 위상 특성을 가진 2차 이상 회로(phase-shifting circuit)를 실현할 수 있다.
Figure kpo00024
Figure kpo00025
Figure kpo00026
이와 같이 제4도의 실시예에 따르면, 동일한 회로의 구성에서 상이한 종류의 2차 필터 회로를 실현할 수 있으므로, 동일 IC 내에 복수의 상이한 종류의 필터 회로를 내장할 경우, 단자(26)에 인가되는 제어 전압(Vc)를 다른 필터 회로와 적절히 연결하면, 하나의 제어 전압만을 조정하여 아무런 변동없이 모든 필터 회로를 조정할 수 있다.
제5도를 참조하여, 이 실시예의 능동 필터 회로(10')은 먼저 제2(a)도 내지 제2(c)도에서 설명한 차동쌍(1)과 동일한 구성의 차동쌍(12 및 14)를 사용한다. 제1차동쌍(12)의 +입력[제2(b)도의 트랜지스터(Q1)의 베이스 입력에 상당함]에는 제2차동쌍(14)로부터 귀환 전압(V1)이 인가되고, -입력[제2(b)도의 트랜지스터(Q2)의 베이스 입력에 상당함]에는 전압(V2)가 인가된다. 차동쌍(12' 및 14)의 용량성 부하, 즉, 캐패시터(C1 및 C2)에는 각각 전압(V1 및 V4)가 인가된다. 제2차동쌍(14)의 +입력[제2(b)도의 트랜지스터(Q1)의 베이스 입력에 상당함]에는 전압(V5)가 인가되고, -입력[제2(b)도의 트랜지스터(Q2)의 베이스 입력에 상당함]에는 제1차동쌍(12')의 출력 전압 V3이 인가된다.
이 제5도의 능동 필터 회로(10')은 구체적으로는 제6도에 도시된다. 제6도의 능동 필터 회로(10')은 다음의 점이 제4도의 실시예와 상이하다. 즉, 제4도 실시예에서는, 제1차동쌍(12)를 구성하는 트랜지스터(Q12)의 출력과 입력 사이에 부귀환경로가 형성되어 있다. 그러나, 이 제6도 실시예의 능동 필터 회로(10)에서는, 제1차동쌍(12')를 구성하는 트랜지스터(Q12)의 베이스 입력(-입력)은 단자(20)에 접속되고, 부귀환 경로가 없다. 또, 제2차동쌍(14)의 출력은 단자(18)에 접속된다. 단, 기타의 점은 제4도의 실시예와 동일하고, 여기서는 중복 설명은 생략하기로 한다.
여기서, 단자(18, 20, 28, 22 및 24)의 전압을 제각기 V1, V2, V3, V4 및 V5로 설정한다.
제4도의 실시예와 마찬가지로, 단자(24)의 전압(V5)가 상승하면, 트랜지스터(Q22)의 콜렉터 전류가 감소하고, 그 감소만큼 트랜지스터(Q24)의 전류가 증가하므로, 그 출력 전압(V1)이 상승한다. 그리고, 전압(V1)이 상승하면, 트랜지스터(Q12)의 콜렉터 전류가 감소하고, 그 감소분만큼 트랜지스터(Q14)의 전류가 증가하므로, 단자(28)의 전압(V3)가 상승한다. 전압(V3)가 상승하면, 트랜지스터(Q12 및 Q22)의 콜렉터 전류의 감소가 억제되고, 제1 및 제2차동쌍(12' 및 14)의 동작이 안정된다. 따라서, 제1 및 제2차동쌍(12' 및 14) 각각은 항상 차동쌍의 직선 영역의 중심 부근에서 동작하게 됨으로써, 신호의 왜곡이 적고, 양호한 필터 특성을 얻는다.
제6도에 도시한 능동 필터 회로(10')에 있어서, 제1 및 제2차동쌍(12' 및 14)에 관련해서, 이전의 (7) 식을 변형해서, 다음 식 (26) 및 식 (27)이 얻어진다.
Figure kpo00027
Figure kpo00028
상기 (26) 및 (27) 식에서, jω=S로서, 전압(V3)을 소거하면 다음 식 (28)이 얻어진다.
Figure kpo00029
여기에서, 단자(22 및 24)를 접지시키고, 단자(20)에서 신호를 입력하면 V4=V5=0, V2=Vin이 되고, 능동 필터 회로(10')의 전달 함수 T(s)는 다음 식 (29)로 주어진다.
Figure kpo00030
이것은 2차 저역 통과 함수를 표시한다. 그리고, 그 차단 주파수(ωc)는 다음 식 (30)으로 주어지고, Q는 다음 식 (31)로 주어진다.
Figure kpo00031
Figure kpo00032
이와 같이하여, 제6도의 능동 필터 회로(10')이 2차이 저역 통과 필터로서 실현된다.
만을 조정하여 아무런 변동, 단자(22)에 신호를 입력하고, 단자(20 및 24)를 접지하면, V4=Vin, V2=V5=0이 되고, 그 전달 함수 T(s)는 다음 식 (32)에서 주어지고, 이는 2차 고역 통과 함수를 표시한다. 그리고, 그 차단 주파수(ωc)는 다음 식 (33)으로 주어지고, Q는 다음 식 (34)로 주어진다.
Figure kpo00033
Figure kpo00034
Figure kpo00035
이와 같이하여, 제6도의 능동 필터 회로(10')이 2차의 고역 통과 필터로서 구현된다.
단자(20 및 22)를 접지하여, 단자(24)에 신호를 입력하면 V2=V4=0, V5=Vin이 되고, 다음 식 (35) 및 (36)에서 표시되는 중심 주파수(ωo) 및 Q를 갖는 2차의 대역 통과 필터가 얻어진다.
Figure kpo00036
Figure kpo00037
또, 단자(20 및 22)에 신호를 동시에 입력하고, 그리고 단자(24)를 접지하면, V2=V4=Vin, V5=0이 되고, 다음 식 (37) 및 (38)에서 표시하는 중심 주파수(ωo 및 Q)를 갖는 2차의 대역 소거 필터가 얻어진다.
Figure kpo00038
Figure kpo00039
그리고, 단자(20 및 22)에 신호를 동시에 입력하여, 단자(24)에 역상 신호를 입력하면, V2=V4=Vin, V5=-Vin이 되고, 다음 식 (39), 식 (40) 및 식 (41)에서 표시하는 중심 주파수(ωo, Q) 및 위상 특성을 갖는 2차의 이상 회로(secondary phase-shifting circuit)를 실현할 수 있다.
Figure kpo00040
Figure kpo00041
Figure kpo00042
이와 같이, 제6도 실시예에 의하면, 같은 회로 구성으로 다른 종류의 2차의 필터 회로를 실현할 수 있으므로, 동일 IC 내에 복수의 다른 종류의 필터 회로를 내장하는 경우, 단자(26)에 인가되는 제어 전압(Vc)를 다른 필터 회로와 적절하게 연결하면 하나의 제어 전압만을 조정하여 모든 필터 회로를 아무런 변동없이 조정할 수 있다.
제7도에 도시한 능동 필터 회로(10)은 제4도 실시예의 변형이고, 아래의 점을 제외하고, 제4도와 동일하다. 즉, 제1차동쌍(12)를 구성하는 전술한 트랜지스터(Q12)의 베이스는 저항(R1)을 통하여, 에미터 폴로워의 트랜지스터(Q14)의 에미터에 접속됨과 동시에, 저항(R2)를 통하여 바이어스 전원(30)에 접속된다. 트랜지스터(Q12), 즉 트랜지스터(Q14)의 출력은 이와 같이 해서 저항(R1)을 통하여 트랜지스터(Q12)의 베이스, 즉 입력에 귀환된다. 또, 제1의 차동쌍(12)를 구성하는 트랜지스터(Q11)의 베이스는 저항(R3)을 통하여, 제2의 차동쌍(14)를 구성하는 트랜지스터(Q22)의 출력 즉 에미터 폴로워의 트랜지스터(Q24)의 출력에 접속됨과 동시에, 저항(R4)를 통하여, 전술한 바이어스 전원(30)에 접속된다.
제7도에 도시한 능동 필터 회로(10)에 있어서, 제1 및 제2의 차동쌍(12 및 14)에 관해서, (7) 식을 형성하여, 다음 식 (42) 및 식 (43)이 얻어 진다.
Figure kpo00043
Figure kpo00044
단, K는 상수(후술)이다.
상기 (42) 및 (43) 식에서, jω=S로서, 전압(V3)을 소거하면 다음 식 (44)가 얻어진다.
Figure kpo00045
여기에서, 단자(18 및 22)를 접지하여, 단자(24)로부터 신호를 입력하면 V1=V4=0, V5=Vin이 되고, 제7도에 도시한 능동 필터 회로(10)의 전달 함수 T(s)는 다음 식 (45)로 주어진다.
Figure kpo00046
이것은, 2차 저역 통과 함수를 표시한다. 그리고, 그 차단 주파수(ωc)는 다음 식 (46)으로 주어지고, Q는 다음 식 (47)로 주어진다.
Figure kpo00047
Figure kpo00048
이와 같이하여, 제7도의 능동 필터 회로(10)이 2차의 저역 통과 필터로서 실현된다.
동일하게, 단자(18)에 신호를 입력하고, 단자(22 및 24)를 접지하면, V1=Vin, V4=V5=0이 되고, 그 전달 함수 T(s)는 다음 식 (48)로 주어지고, 이것은 2차 고역 통과 함수를 표시한다. 그리고, 그 차단 주파수(ωc)는 다음 식 (49)로 주어지고, Q는 다음 식 (50)에서 주어진다.
Figure kpo00049
Figure kpo00050
Figure kpo00051
이와 같이하여, 제7도에 도시한 능동 필터 회로(10)이 2차의 고역 통과 필터로서 실현된다.
단자(18 및 24)를 접지하여, 단자(22)에 신호를 입력하면, V1=V5=0, V4=Vin이 되고, 다음 식 (51) 및 (52)에서 표시되는 중심 주파수(ωo) 및 Q를 갖는 2차의 대역 통과 필터가 얻어진다.
Figure kpo00052
Figure kpo00053
또, 단자(18 및 24)에 신호를 동시에 입력하고, 그리고 단자(22)를 접지하면, V1=V5=Vin, V4=0이 되고, 다음 식 (53) 및 (54)에서 표시하는 중심 주파수(ωo) 및 Q를 갖는 2차의 대역 소거 필터가 얻어진다.
Figure kpo00054
Figure kpo00055
그리고, 단자(18 및 24)에 신호를 동시에 입력하고, 단자(22)에 역상 신호를 입력하면 V1=V5=Vin, V4=-Vin이 되고, 다음 식 (55), 식 (56) 및 식 (57)에서 표시하는 중심 주파수(ωo) Q 및 위상 특성을 갖는 2차의 이상 회로를 실현할 수 있다.
Figure kpo00056
Figure kpo00057
Figure kpo00058
이와 같이, 제7도의 실시예에 의하면, 트랜지스터(Q11 및 Q12)의 베이스 바이어스의 저항(R1-R4)에 의한 상수 K를 적당하게 설정하면 전술한 각 필터 특성을 변경할 수 있음과 동시에, 단자(26)에 인가되는 제어 전압(Vc)에 의해서 필터 특성을 조정할 수 있다.
제8도의 실시예는 제7도 실시예의 변형예이고, 이 제8도 실시예의 능동 필터 회로(10)은 아래의 점에서 제7도 실시예와 다르다. 즉, 제7도 실시예에서는 제1의 차동쌍(12)를 구성하는 트랜지스터(Q12)의 베이스는 저항(R1)을 통하여, 트랜지스터(Q14)의 에미터에 접속됨과 동시에, 저항(R2)를 통하여 바이어스 전원(30)에 접속되고, 또 제1의 차동쌍(12)를 구성하는 트랜지스터(Q11)의 베이스는 저항(R3)을 개재하여, 트랜지스터(Q24)의 에미터에 접속됨과 동시에, 저항(R4)를 통하여, 바이어스 전원(30)에 접속되었다. 그렇지만, 이 제8도 실시예의 능동 필터 회로(10)에 있어서는, 제1의 차동쌍(12)를 구성하는 트랜지스터(Q11 및 W12)의 베이스는 각각 저항(R11 및 R13)을 통하여 트랜지스터(Q14 및 Q24)의 에미터에 접속됨과 동시에, 저항(R12)를 통하여 상호 접속되고, 바이어스 전원을 갖지 않는다.
제7도 실시예에 있어서, 트랜지스터(Q11 및 Q12)를 흐르는 전류(I1)은 정확하게는 다음 식 (58)에서 나타난다.
Figure kpo00059
R2/R1+R2=K1, R4/R3+R4=K2로 하면, 동일 IC 내의 저항비는 그들이 근접하여 배치된 경우라도 2%의 오차가 있고, K1 및 K2의 상대비는 4%의 오차를 갖게 된다.
한편, 제8실시예에 있어서, 트랜지스터(Q11 및 Q12) 각각의 베이스 전압을 (V11 및 V12)로 하면, (V11 및 V12)는 각각 다음 식 (59) 및 식 (60)으로 주어진다.
Figure kpo00060
Figure kpo00061
제8도에 있어서, 트랜지스터(Q11 및 Q12)를 흐르는 전류(I1)은 제7도에 있어서의 I1과 동일하게 다음 식 (61)로 주어진다.
Figure kpo00062
(61) 식에서 명백히 알 수 있는 바와 같이, 전압(V3 및 V2)의 계수는 위상 특성하고, 저항비의 오차의 영향을 전혀 받지 않으며, 바이어스 전원도 필요로 하지 않는다. 덧붙여서 R11=R1, R13=R13, R12=R2+R4인 때 제7도에 있어서의 K와 동일하게 된다.
또, 제9도 실시예는 제7도 실시예의 변형예이고, 제2의 차동쌍(14)의 트랜지스터(Q21 및 Q22)에 관련해서, 저항(R5 내지 R8)이 접속된 점이 제7도 실시예와 다르다. 단, 트랜지스터(Q28)은 에미터 폴로워를 구성한다.
제9도에 도시한 능동 필터 회로(10)에 있어서, 제1의 차동쌍(12)를 구성하는 트랜지스터(Q11 및 Q12)를 흐르는 I1은 트랜지스터(Q11 및 Q12)의 에미터 저항을 rel로 하면, 다음 식 (62)에서 주어진다.
Figure kpo00063
단, K1, K2는 상수(후술)이다.
캐패시터(C1)의 신호 전압(VC1)은 다음 식 (63)으로 주어진다.
Figure kpo00064
Figure kpo00065
동일하게 제2의 차동쌍(14)에 관련해서, 다음 식 (65)가 얻어진다.
Figure kpo00066
상기 (65) 및 (66) 식에서, jω=S로서, 전압(V3)을 소거하면 다음 식 (66)이 얻어진다.
Figure kpo00067
여기에서, 단자(18 및 20)에 신호를 동시에 입력하고, 그리고, 단자(22)를 접지하면, V1=V5=Vin, V4=0이 되고, 제9도의 능동 필터 회로(10)의 전달 함수 T(s)는 다음 식 (67)로 주어진다.
Figure kpo00068
이것은, 2차 저역 통과 및 대역 저지 함수 또는 2차 고역 통과 및 대역 저지 함수이다. 그리고, 그 차단 주파수(ωc)는 다음 식 (68)에서 주어지고, Q는 다음 식 (69)로 주어지고 대역 저지 중심 주파수(ωN)은 다음 식 (70)으로 주어진다.
Figure kpo00069
Figure kpo00070
Figure kpo00071
ωNωC의 경우, 저역 통과 및 대역 저지 필터(저역 통과 노치 필터)가 되고, ωNωC의 경우, 고역 통과 및 대역 저지 필터(고역 통과 노치 필터)가 된다.
K1=K2, K3=K4로 한 경우, 이전이 실시예에 표시된 것과 동일하게 저역 통과 필터, 대역 통과 필터, 대역 소거 필터 및 이상 필터(phase-shifting filter)가 실현된다.
제9도의 실시예에 있어서, 저역 통과 노치 필터 또는 고역 통과 노치 필터를 실현하기 위해서는 식 (68) 및 식 (70)에서 명백히 알 수 있는 바와 같이 K3과 K4의 값을 다르게 함으로써 실현된다. 그렇지만, 제7도의 실시예에 있어서는, 그 회로도 및 (44) 식에서 명백히 알 수 있는 바와 같이, 제2의 차동쌍(14)에 입력되는 신호는 분할되어 있지 않으며, 저역 통과 노치 필터 또는 고역 통과 노치 필터를 실현할 수 없다.
제10도의 실시예는 제9도 실시예에 있어서의 제2의 차동쌍(14)에 저항(R14 내지 R16)에 의해서 제8도 실시예에 있어서의 제1의 차동쌍과 같은 변경을 행한 예이고, 전술한 제8도의 실시예와 동일하게 저항비의 오차의 영향을 받지 않는다는 효과가 얻어진다.
제11도의 실시예는 제6도 실시예의 변형예를 표시하고, 여기에서는, 제7도 실시예에 있어서의, 제1의 차동쌍(12)와 같은 변경을 제2의 차동쌍(14)에 가한 것이다.
이 제11도의 실시예에 있어서, 상기 (28) 식은 다음 식 (71)에 변형된다.
Figure kpo00072
여기에서, 단(22 및 24)를 접지하여, 단자(20)에서 신호를 입력하면 V4=V5=0, V2=Vin이 되고, 제11도의 능동 필터 회로(10')의 전달 함수 T(s)는 다음 식 (72)로 주어진다.
Figure kpo00073
이것은, 2차 저역 통과 함수를 표시한다. 그리고, 그 차단 주파수(ωc)는 다음 식 (73)에서 주어지고, Q는 다음 식 (74)에서 주어진다.
Figure kpo00074
Figure kpo00075
이와 같이하여, 제11도의 능동 필터 회로(10')이 2차의 저역 통과 필터로서 실현된다.
또한, 고역 통과 필터, 대역 통과 필터, 대역 소거 필터, 및 이상 필터에 관해서도, 동일하게 제9도 회로에서 실현할 수 있으나, 그 각 특성은 먼저의 설명에서 용이하게 이해될 수 있을 것이므로 여기에서는 이 이상의 설명은 생략한다.
제13도의 실시예는 제11도 실시예에 있어서, 제8도 실시예의 제1차동쌍(12)와 같은 변경을 제2차동쌍(14)에 가한 것이다.
즉, 제13도의 실시예는 제11도 실시예의 변형예이고, (26) 및 (27)식과 동일하게 다음 식 (75) 및 식 (76)이 얻어진다.
Figure kpo00076
Figure kpo00077
상기 식 (75) 및 (76)에서, jω=S로서, 전압 (V3)을 소거하면, 다음 식 (77)이 얻어진다.
Figure kpo00078
여기에서, 단자(22 및 20)에 신호를 동시에 입력하고, 그리고 단자(24)를 접지하면, V2=V4=Vin, V5=0이 되고, 제13도의 능동 필터 회로(10')의 전달 함수 T(s)는 다음 식 (78)에서 얻어진다.
Figure kpo00079
이것은 2차 저역 통과 및 대역 저지 함수 또는 2차 고역 통과 및 대역 저지 함수이다. 그리고, 그 차단 주파수(ωc)는 다음 식 (79)에서 주어지고, Q는 다음 식 (80)으로 주어지고, 대역 저지 중심 주파수(ωN)은 다음 식 (81)에서 주어진다.
Figure kpo00080
Figure kpo00081
Figure kpo00082
ωNωC의 경우, 저역 통과 노치 필터로 되고, ωNωC의 경우, 고역 통과 노치 필터로 된다.
K1=K2, K3=K4로 한 경우, 제6도의 실시예에 표시된 것과 동일하게 저역 통과 필터, 대역 통과 필터, 대역 소거 필터 및 이상 필터가 실현된다.
제13도의 실시예에 있어서도, 전술한 바와 같이 식 (61) 및 시 (63)에서 명백히 알 수 있는 바와 같이, K1과 K2의 값을 다르게 함으로써, 저역 통과 노치 필터 또는 고역 통과 노치 필터가 실현된다. 그렇지만, 제11도의 실시예에 있어서는, 그 회로도 및 (39) 식에서 명백히 알 수 있는 바와 같이, 제1의 차동쌍(12')에 입력되는 신호는 분할되어 있지 않고, 저역 통과 노치 필터 또는 고역 통과 노치 필터를 실현할 수 없다.
또한, 제12도 및 제14도에 표시하는 각 실시예에 있어서도, 제8도 또는 제10도의 실시예와 같이 각 차동쌍을 구성하는 트랜지스터의 입력(베이스) 전압이 3개의 저항에 의한 분압에서 부여되므로, 제11도 및 제13도의 실시예에 있어서의 각 트랜지스터의 바이어스 저항의 변동 영향을 제거할 수 있다. 그렇지만, 여기에서는 중복된 설명은 생략하였다.
이상의 실시예는 2차 능동 필터 회로(10 또는 10')이었으나, 이 발명은 제15(a)도 내지 제15(d)도에 도시한 것과 같은 3차 능동 필터 회로(100)에도 동일하게 적용할 수 있는 것이다.
제15(a)도 내지 제15(d)도의 능동 필터 회로(100)은 각각, 구체적으로는 제16(a)도 내지 제16(d)도와 같이 구성된다.
제16(a)도에 도시한 능동 필터 회로(100)에 있어서, 제1의 차동쌍(12)를 구성하는 트랜지스터(Q11 및 Q12)의 전류(I1)은 다음 식 (82)로 주어진다.
Figure kpo00083
캐패시터(C1)의 전압(VC11)은 다음 식 (83)에서 표시된다.
Figure kpo00084
식 (82) 및 (83)에서, 다음 식 (84)가 얻어진다.
Figure kpo00085
동일하게, 제2 및 제3의 차동쌍에 관해서도, 다음 식 (85) 및 식 (86)이 성립한다.
Figure kpo00086
Figure kpo00087
단, re3은 트랜지스터(Q31 및 Q32)의 에미터 저항이다.
(84), (85) 및 (86) 식에서, j=S로서, 전압(V3 및 V4)를 소거하면 다음 식 (87)이 얻어진다.
Figure kpo00088
여기에서, 단자(22 및 34)에 신호를 동시에 입력하여, 단자(18 및 32)에 역상 신호를 입력하면, V4=V7=Vin, V1=V6=-Vin이 되고, 능동 필터 회로(100)의 전달 함수 T(s)는 다음 식 (88)로 주어진다.
Figure kpo00089
이 (88) 식은 3차의 이상 회로를 나타낸다.
또, 제16(b)도 내지 제16(d)도에 있어서도 동일하게 3차의 필터 회로가 얻어지나, 그 상세한 것은 당 업자에 의해서 용이하게 이해될 수 있는 것이므로, 여기에서는, 그들 상세한 설명은 생략한다. 단, 제16(a)도 내지 제16(d)도에 도시한 능동 필터 회로(100)에 있어서도, 이전의 능동 필터 회로(10 또는 10')과 동일하게, 입력 전압을 분할하는 저항 회로를 부가하는 것도 바람직하다.
위에서 설명한 제4도, 제6도 내지 제14도, 및 제16(a)도 내지 제16(b)도에 도시한 능동 필터 회로(10, 10' 또는 100)은 아래와 같이 사용될 수 있다.
제17도는 본 발명의 다른 실시예로서의 PLL(Phase Locked Loop)을 도시하는 블록도이고, 능동 필터 회로(10, 10' 또는 100)이 대역 통과 필터(40)으로서 사용된다.
제17도에 있어서, 대역 통과 필터(40)의 출력은 입력과 동상이며, 이득이 1 이상이 되도록, 증폭기(42)를 거쳐 귀환됨으로써, 발진기가 구성된다. 이 대역 통과 필터(40)의 중심 주파수가 제어되어, VCO(44)를 구성한다.
증폭기(42)의 입출력 간의 위상이 동상으로 또한 VCO(44)의 폐쇄 루프의 이득이 1 이상이며, 대역 통과 필터(40)의 중심 주파수에 있어서의 입출력 간의 위상차는 0°(동상)이므로, 이 VCO(44)는 대역 통과 필터(40)의 중심 주파수로 발진한다. 이 VCO(44)에 의해서 얻어진 신호는 위상 비교기(46)에서 입력 신호와 위상 비교된다.
위상 비교기(46)에서 출력된 신호로부터 저역 통과 필터(48)에 의해서, 직류 전압 성분만을 선발하면, VCO(44)의 발진 신호와 입력 신호와의 차이에 따른 제어 전압(Vc)가 얻어진다. 이 제어 전압(Vc)를, 예를 들면 제4도 등에 도시되어 있는 단자(26)에 귀환 제어하면, VCO(44)의 출력은 입력 신호와 동일한 주파수가 되도록 제어된다.
이와 같이, VCO를 IC에 내장할 수 있고, 또한 같은 IC 내에 복수의 다른 종류의 필터 회로를 내장할 경우, 단자(26, 제4도)에 인가되는 제어 전압(Vc)를 연결하면, 하나의 제어 전압만의 조정으로 모든 필터 회로를 거의 변동없이 조정할 수 있다.
제18도 및 제19도는 각각, 수정 필터(crystal filter; 50)을 부가한 경우의 실시예를 표시하는 블록도이다. 수정 필터(50)은 그로 인해, VCO(44)로서의 중심 주파수를 설정하기 위한 것이다.
제20도는 본 발명의 그 밖의 실시예로서의 크로마(Chroma)회로를 도시한 블록도이다. NTSC 방식에 있어서, 입력 단자(52)에 비디오 신호가 입력되고, 3.58MHz 대역 통과 필터(54) 및 증폭기(56)을 거쳐, 크로마 복조 회로(58) 및 위상 비교기(46)에 입력된다. 3.58 MHz VCO(60)에서 출력된 신호는 위상 비교기(46)에서 출력된 신호에서 저역 통과 필터(48)에 의해서 그 직류 성분만을 선발하면, 입력 비디오 신호(버스트)와 3.58 MHz VCO(60)의 출력 신호와의 차이에 따른 전압이 제어 전압(Vc)로서 출력된다. 이 제어 신호(Vc)를 제4도 등에 도시한 단자(26)에 귀환제어하면, 대역 통과 필터(54)의 중심 주파수는 입력 비디오 신호(버스트)와 동일하게 되고, 3.58 MHz VCO(60)의 출력 신호는 입력 비디오 신호(버스트)와 동일하게 된다. 이 VCO(60)의 출력 신호는 크로마 복조 회로(58)에 입력되고, 먼저 입력된 비디오 신호는 복조되어 색차 신호로서 출력된다.
또, 입력 단자(52)에서 입력된 비디오 신호는 3.58 MHz 트랩 회로(62)를 거쳐, 비디오 처리 회로(64)에 입력되고, 여러 가지 비디오 처리를 행한 다음, 휘도 신호로서 출력된다.
제20도의 실시예에 있어서, 3.58 MHz 대역 통과 필터(54), 3.58 MHz VCO(60) 내의 3.58 MHz 대역 통과 필터(도시하지 않음) 및 3.58 트랩 회로(62)는, 모두 제4도 등에서 도시한 것은 능동 필터 회로(10, 10' 또는 100)으로 실현되어 있으므로, 전술한 제어 전압(Vc)를 3.58 MHz 대역 통과 필터(54), 3.58 MHz VCO(60) 및 3.58 MHz 트랩 회로(62)에 제어 전압으로 인가하면, 이들 필터 특성은 자동적으로 소망하는 특성으로 조정된다.
제21도는 이 발명의 한 실시예로서의 직각(quadrature) 검파에 있어서의 이상 필터를 자동 제어하는 회로를 도시한 블록도이다. FM 신호 입력은 입력 단자(66)에서 이상 필터(68)에 인가됨과 동시에 승산기(70)에 인가된다. 이상 필터(68)의 출력이 또 승산기(70)에 인가된다. 그리고, 승산기(70)의 출력은 저역 통과 필터(72)을 거쳐, 출력 단자(74)에 복조 출력으로서 도출된다. 즉, 직각 검파는 주지한 바와 같이, FM 신호 입력과 이상 필터(68)에 의해서 이상된(phase-shifted) 신호를 승산기(70)에서 승산하고, 양자의 신호의 위상차가 90°인 때 기준 전압(Vref)가 되고 또한 이를 중심으로 하는 S자 커브를 그리는 복조 출력을 얻는 것이다.
여기에서, 주목할 것은 승산기(70)의 출력이 저역 통과 필터(76)에 인가되고, 그 저역 통과 필터(76)의 출력이 레벨 비교기(78)에 인가되어 있는 것이다. 저역 통과 필터(76)은 승산기(70)에서의 출력의 위상차에 따른 직류 전압을 인출하는 것이고, 그 저역 통과 필터(76)의 출력은 기준 전압(Vref)와 함께 레벨 비교기(78)에 인가된다. 그리고, 레벨 비교기(78)로부터는 저역 통과 필터의 출력(V)와 기준 전압(Vref)와의 차이에 따른 제어 전압(Vc)를 전술한 이상 필터(68)의 제어 전압으로서 인가한다.
또한, 이 제21도의 실시예에 있어서의 이상 필터(68)로서는 제4도 등에 도시한 것과 같은 능동 필터 회로(10, 10' 또는 100)을 사용할 수 있다.
제21도에 있어서, 이상 필터(68)의 특성이 소망하는 특성과 상이하고 소정 주파수(fo)인 때에 위상차가 90°가 되지 않을 경우, 승산기(70)에서 출력된 신호로부터, 저역 통과 필터(76)에 의해서 그 직류 전압 성분만을 선발하면, 기준 전압(Vreff)로부터의 필터 특성의 차이에 따른 전압(V)가 출력된다. 이 전압(V)과 기준 전압(Vref)를 레벨 비교기(78)에서 비교하면, 레벨 비교기(78)로부터는 그 필터 특성의 차이에 따른 전압이 제어 전압(Vc)로서 출력된다. 이 제어 전압(Vc)를, 예를 들면, 제4도 등에 도시한 단자(26)에 귀환 제어하면, 이상 필터(68)는 출력 위상차가 90°가 되도록 자동적으로 제어된다.
또한, FM 검파의 방법은 전술한 직각 검파 방식에 국한되지 않고, 다른 임의의 방식의 것이라도 좋다.
제22도는 이 발명의 다른 실시예로서의 VIF 및 SIF 회로를 도시한 블록도이다.
NTSC 방식의 텔레비젼 수상기에 있어서, 입력 단자(80 및 82)에 VIF 신호가 입력되고, 이 VIF 신호는 VIF 증폭기(84)를 거쳐 비디오 검파 회로(86)에 인가된다. 비디오 검파 회로(86)에서는 VIF 신호를 검파해서, 비디오 신호 성분을 인출하고, 그 비디오 신호 성분은 4.5 MHz 트랩 회로(88)을 거쳐 비디오 출력이 출력된다.
또, 비디오 검파 회로(86)의 출력은 4.5 MHz BPF(대역 통과 필터)(90)에 인가되고, 이 4.5 MHz BPF(90)의 출력은 리미터 증폭기(92)를 거처 4.5 MHz 판별기(94)에 인가된다. 그리고 4.5 MHz 판별기(94)의 출력은 FM 검파 회로(96)에 인가된다. 한편, 리미터 증폭기(92)의 출력은 그대로 FM 검파 회로(96)에 인가된다. 그리고, FM 검파 회로(96)으로부터는 복조된 오디오 출력이 얻어진다.
주목할 것은 FM 검파 회로(96)의 출력이 레벨 비교기(98)에 인가되고, 이 레벨 비교기(98)에 다시 기준 전압(Vref)가 인가되고 있는 것이다.
또한, 제22도의 실시예에 있어서, 4.5 MHz 트랩 회로(88), 4.5 MHz BPF(90) 및 4.5 MHz 판별기(94)로서는, 먼저 설명한 바와 같이, 제4도 등에서 도시한 바와 같은 능동 필터 회로(10, 10' 또는 100)이 이용될 수도 있다.
그리고, SIF 신호는 FM파이므로, 제22도에 있어서, 우선 FM 검파 회로(96)에 의해서 검파된 출력 신호에서 직류 전압 성분만을 선발하고, 그 전압(V)와 본래의 S자 커브의 중심 전압이 될 기준 전압(Vref)를 레벨 비교기(98)에서 비교하다. 따라서, 레벨 비교기(98)에서는 제21도의 실시예와 같이, 4.5 MHz 판별기(94)의 제어 입력에 인가한다. 그리고, 이 실시예에서는, 4.5 MHz 트랩(88) 및 4.5 MHz BPF(90)이 같은 회로 구성의 필터 회로에서 실현되고 있으므로, 이 레벨 비교기(98)의 같은 출력, 즉, 제어 전압(Vc)를 이들 회로(86 및 88)의 제어 입력으로 인가한다.
이와 같이하여, 4.5 MHz 판별기(94)의 필터 특성의 차이에 따른 전압(V)와 기준 전압(Vref)를 비교하고, 그 차이 전압에서 4.5 MHz 판별기(94) 뿐만 아니라, 4.5 MHz 트랩(88) 및 4.5 HMz BPF(90)에 제어 전압(Vc)를 인가하도록 하면, 이들 필터 특성이 획일적으로 조정 또는 제어될 수 있다.
또한, 제21도 및 제22도에 도시한 실시예에서는, FM 검파 회로의 S자 커브 출력 전압의 차이를 기준 전압(Vref)와 비교하였다. 그렇지만, 본 발명은 FM 검파를 필요로 하지 않은 다른 신호계의 IC 내에 있어서도, 능동 필터를 소망하는 특성으로 자동적으로 조정 내지 제어할 수 있다. 이 경우, 이상 필터를 더미 필터로서 설치할 필요가 있다. 그렇지만, 이 경우라도, 종래와 같은 기준 신호를 사용할 필요는 없다.
제23도는 본 발명의 다른 실시예를 도시한 블록도이다. 이 실시예는, 예를 들면, VRT의 음성 기록용 FM 회로로서 이용될 수 있다. 수정 대역 통과 필터(100)의 출력은 대역 통과 필터(102)에 입력되고, 대역 통과 필터(102)의 출력이 증폭기(104)를 거처 수정 대역 통과 필터(100)에 귀환되고 있다. 따라서, 이들 부품(100, 102 및 104)에 의해서, 이전의 제18도 또는 제19도에서도 도시한 VCO가 구성된다. 이 VCO의 출력은 이상 필터(106) 및 위상 비교기(108)에 인가된다. 이상 필터(100)에서는 주파수에 관계없이 이 진폭이 일정하며, 외부로부터, 제어되는 공진 주파수에서만 입력과 출력과의 위상차가 0이 되게 할 수 있다. 위상 비교기(108)에는, 또한 이상 필터(106)의 출력이 인가된다. 이 위상 비교기(108)로부터의 2개의 입력 신호의 위상차에 따른 신호가 저역 통과 필터(110)에 인가된다. 저역 통과 필터(110)에서는 진술한 위상차에 따른 제어 전압(Vc)를 출력하고, 그것이 위상 필터(106)에 인가된다. 또한, 저역 통과 필터(110)의 출력은 또, 가산기(112)에 의해서 외부로부터의 제어 전압과 가산되고, 그 가산된 전압은 대역 통과 필터(102)의 제어 전압으로서 인가된다.
이 제23도의 실시예에 있어서도, 대역 통과 필터(102) 및 이상 필터(106)으로서, 제4도 등에서도 도시한 능동 필터 회로(10, 10' 또는 100)을 이용한다.
그리고, 저역 통과 필터(110)의 출력, 즉, 제어 전압(Vc)가 이상 필터(106)의 단자(26)(제4도 등)에 인가됨으로써, 이상 필터(106)의 중심 주파수가 미묘하게 제어되고, 결과적으로 이상 필터(106)의 입력과 출력 사이의 위상차가 0으로 된다. 그로인해, 이상 필터(106)의 공진 주파수는 증폭기(104)로부터의 발진 출력의 주파수와 항상 일치한다.
또, 대역 통과 필터(102)도 이상 필터(106)과 동일 능동 필터 회로로 구성되고 있으므로, 저역 통과 필터(110)의 출력 전압을 가산기(112)를 통과시켜 대역 통과 필터(102)에 귀환시킴으로써, 대역 통과 필터(102)의 공진 주파수도 VCO의 발진 주파수에 일치한다. 그리고, 그 주파수에 있어서는 대역 통과 필터(102)의 입력과 출력과의 사이의 위상차도 0으로 되고, 따라서, VCO의 발진 주파수는 수정 대역 통과 필터(100)의 수정 공진 주파수로 되고, 발진 주파수에 어떠한 고주파 성분도 생기지 않는다.
그리고, 저역 통과 필터(110)의 차단 주파수보다 충분히 높은 주파수를 갖는 외부 신호를 저역 통과 필터(110)의 출력 전압과 가산해서 대역 통과 필터(102)에 인가함으로써, 그 외부 신호에 따라서 대역 통과 필터(102)의 중심 주파수가 변화하므로, VCO로부터의 발진 출력은 외부 제어 신호에 의해서 주파수 변환된다.
본 발명이 상세하게 설명되고 도시되었으나, 그것은 단지 도해 및 한 예로서 이용한 것이고, 한정하기 위한 것은 아니며, 본 발명의 사상 및 범위는 첨부된 특허 청구 범위에 의해서만 한정된다.

Claims (7)

  1. 능동 필터 회로에 있어서, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 트랜지스터(first negative feed-back transistor), 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로(first current mirror circuit)를 형성하는 제5 및 제6트랜지스터, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2전류 미러 회로를 형성하는 제7 및 제8트랜지스터, 및 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 연관되어 형성되어 있으며, 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하는 바이어싱 수단 - 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가하는 저항기 분압 수단(resistor voltage-dividing means)을 포함함-을 포함하는 능동 필터 회로.
  2. 능동 필터 회로에 있어서, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 공급하는 제5트랜지스터, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제6 및 제7트랜지스터, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 전류 미러 회로를 형성하는 제8 및 제9트랜지스터, 및 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 연관되어 형성되어 있으며, 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하는 바이어싱 수단 - 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가하는 저항기 분압 수단을 포함함-을 포함하는 능동 필터 회로.
  3. 필터 제어 회로에 있어서, 입력을 수신하고, 제어 전압에 따라 변화하는 위상 특성을 갖는 출력을 출력하는 필터, 상기 필터에 결합되어 있으며, 상기 필터의 상기 출력의 상기 위상 특성에 기초하여 소정 레벨을 갖는 직류 전압 성분을 출력하는 수단, 상기 직류 전압 성분의 상기 레벨과 기준 전압을 비교하는 레벨 비교 수단, 및 상기 레벨 비교 수단의 출력에 기초하여 상기 필터에 상기 제어 전압을 인가하는 수단을 포함하는 필터 제어 회로.
  4. 필터 제어 회로에 있어서, 중심 주파수가 제어 전압에 따라 변화될 수 있는 필터, 1 이상의 이득을 가지며, 상기 필터의 출력을 상기 필터의 입력으로 귀환시키는 증폭 수단, 상기 필터의 출력 및 또 다른 입력 신호를 수신하는 위상 비교 수단, 및 상기 위상 비교 수단의 출력에 기초하여 상기 필터에 상기 제어 전압을 인가하는 수단을 포함하며, 상기 필터는, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 경로, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 경로, 상기 제1 및 제2차동쌍의 에미터에 공통으로 상기 제어 전압을 공급하고, 이 제어 전압에 응답하여 상기 제1 및 제2차동쌍의 전류량을 변화시키는 전류 변화 수단, 및 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 연관되어 형성되어 있으며, 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하는 바이어싱 수단 - 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가하는 저항기 분압 수단을 포함함-을 포함하는 필터 제어 회로.
  5. 필터 제어 회로에 있어서, 중심 주파수가 제어 전압에 따라 변화될 수 있는 필터, 1 이상의 이득을 가지며, 상기 필터의 출력을 상기 필터의 입력으로 귀환시키는 증폭 수단, 상기 필터의 출력 및 또 다른 입력 신호를 수신하는 위상 비교 수단, 및 상기 위상 비교 수단의 출력에 기초하여 상기 필터에 상기 제어 전압을 인가하는 수단을 포함하며, 상기 필터는, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터를 접속하는 접속 경로, 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 경로, 상기 제1 및 제2차동쌍의 에미터에 공통으로 상기 제어 전압을 공급하고, 이 제어 전압에 응답하여 상기 제1 및 제2차동쌍의 전류량을 변화시키는 전류 변화 수단, 및 상기 제1 및 제2차동쌍 중 최소한 하나의 차동쌍과 연관되어 형성되어 있으며, 상기 차동쌍들 중 최소한 하나의 차동쌍을 구성하는 2개의 트랜지스터의 베이스에 바이어스 전압을 인가하는 바이어싱 수단 - 상기 바이어싱 수단은 상기 바이어스 전압으로서 상기 2개의 트랜지스터의 각각의 베이스에 분압을 인가하는 저항기 분압 수단을 포함함-을 포함하는 필터 제어 회로.
  6. 능동 필터 회로에 있어서, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2트랜지스터의 베이스로 귀환시키는 제1부귀환 트랜지스터, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제2차동쌍의 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 제2부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 제1전류 미러 회로를 형성하는 제5 및 제6트랜지스터, 및 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 제2전류 미러 회로를 형성하는 제7 및 제8트랜지스터를 포함하는 능동 필터 회로.
  7. 능동 필터 회로에 있어서, 제1 및 제2트랜지스터를 포함하도록 구성되어 있는 제1차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 콜렉터에 접속되어 있는 제1용량성 부하, 제3 및 제4트랜지스터를 포함하도록 구성되어 있는 제2차동쌍, 상기 제1차동쌍의 상기 제2트랜지스터의 상기 콜렉터에서의 출력을 상기 제2차동쌍의 상기 제4트랜지스터의 베이스에 공급하는 제5트랜지스터, 상기 제4트랜지스터의 콜렉터에 접속되어 있는 제2용량성 부하, 상기 제4트랜지스터의 상기 콜렉터에서의 출력을 상기 제1차동쌍을 구성하는 상기 제1트랜지스터의 베이스로 귀환시키는 부귀환 트랜지스터, 상기 제2트랜지스터의 상기 콜렉터에 접속되어 있는 전류 미러 회로를 형성하는 제6 및 제7트랜지스터, 및 상기 제4트랜지스터의 상기 콜렉터에 접속되어 있는 전류 미러 회로를 형성하는 제8 및 제9트랜지스터를 포함하는 능동 필터 회로.
KR1019900005660A 1989-04-20 1990-04-19 능동 필터 회로 KR0177149B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1-100767 1989-04-20
JP1100767A JPH0744383B2 (ja) 1989-04-20 1989-04-20 発振回路
JP25257889 1989-09-28
JP25257989 1989-09-28
JP1-252579 1989-09-28
JP1-252578 1989-09-28

Publications (2)

Publication Number Publication Date
KR900017281A KR900017281A (ko) 1990-11-15
KR0177149B1 true KR0177149B1 (ko) 1999-04-01

Family

ID=27309299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005660A KR0177149B1 (ko) 1989-04-20 1990-04-19 능동 필터 회로

Country Status (6)

Country Link
US (1) US5317216A (ko)
EP (1) EP0393717B1 (ko)
KR (1) KR0177149B1 (ko)
CA (1) CA2014968C (ko)
DE (1) DE69028869T2 (ko)
ES (1) ES2095220T3 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3938760A1 (de) * 1989-11-23 1991-05-29 Telefunken Electronic Gmbh Abstimmbarer resonanzverstaerker oder oszillator
KR960016441B1 (ko) * 1993-01-28 1996-12-11 삼성전자 주식회사 알지비(rgb) 인코더
KR100312623B1 (ko) * 1993-02-26 2001-12-28 이데이 노부유끼 액티브필터회로장치
JP3318725B2 (ja) * 1994-01-12 2002-08-26 株式会社日立製作所 アナログフィルタ回路
FR2716052B1 (fr) * 1994-02-09 1996-03-29 Alcatel Mobile Comm France Dispositif d'ajustement d'une fréquence de coupure d'un filtre, et filtre comportant un tel dispositif.
US6201417B1 (en) * 1994-09-02 2001-03-13 Semiconductor Components Industries, Llc. Shaping a current sense signal by using a controlled slew rate
US5635863A (en) * 1995-05-25 1997-06-03 Vtc, Inc. Programmable phase comparator
US6072360A (en) * 1997-11-24 2000-06-06 Mccullough; Rob Analog sampling filters
CA2224261A1 (en) * 1997-12-09 1999-06-09 Philsar Electronics Inc. Low phase noise, high q, high gain amplifier in an integrated circuit
US6525609B1 (en) 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
US6985035B1 (en) 1998-11-12 2006-01-10 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6591091B1 (en) 1998-11-12 2003-07-08 Broadcom Corporation System and method for coarse/fine PLL adjustment
US7276970B2 (en) 1998-11-12 2007-10-02 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6445039B1 (en) 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
US6885275B1 (en) 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US6696898B1 (en) 1998-11-12 2004-02-24 Broadcom Corporation Differential crystal oscillator
EP1145318B1 (en) 1999-01-15 2015-12-30 Broadcom Corporation System and method for esd protection
US8405152B2 (en) 1999-01-15 2013-03-26 Broadcom Corporation System and method for ESD protection
US7687858B2 (en) 1999-01-15 2010-03-30 Broadcom Corporation System and method for ESD protection
WO2000072446A1 (en) 1999-05-26 2000-11-30 Broadcom Corporation Integrated vco
US7696823B2 (en) 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
JP2003319288A (ja) * 2002-04-22 2003-11-07 Sharp Corp 音声復調回路
US7439592B2 (en) 2004-12-13 2008-10-21 Broadcom Corporation ESD protection for high voltage applications
US7505238B2 (en) 2005-01-07 2009-03-17 Agnes Neves Woo ESD configuration for low parasitic capacitance I/O
JP2007181008A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 能動フィルタ回路
US8698554B2 (en) * 2011-12-15 2014-04-15 Lsi Corporation Second order active high-pass filter with cross-coupled feedback for Q enhancement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969682A (en) * 1974-10-21 1976-07-13 Oberheim Electronics Inc. Circuit for dynamic control of phase shift
WO1980002347A1 (en) * 1979-04-25 1980-10-30 Fujitsu Ltd Offset compensating circuit
US4839542A (en) * 1984-08-21 1989-06-13 General Datacomm Industries, Inc. Active transconductance filter device
JPH0787332B2 (ja) * 1986-07-18 1995-09-20 株式会社東芝 フイルタ回路の時定数自動調整回路
JPS6335006A (ja) * 1986-07-30 1988-02-15 Toshiba Corp 自動調整フイルタ
JPH07120923B2 (ja) * 1986-12-27 1995-12-20 ソニー株式会社 フイルタ調整装置
AU602031B2 (en) * 1986-12-29 1990-09-27 Sony Corporation Filter circuit
JP2519703B2 (ja) * 1987-02-04 1996-07-31 株式会社東芝 発振回路
JP2542634B2 (ja) * 1987-09-08 1996-10-09 株式会社東芝 アクティブフィルタ型信号調整回路
US5023491A (en) * 1988-01-18 1991-06-11 Nec Corporation Filter circuit arrangements with automatic adjustment of cut-off frequencies
US4829268A (en) * 1988-05-12 1989-05-09 Hughes Aircraft Company Loop filter for frequency multiplying phase locked loop
US4968901A (en) * 1989-05-16 1990-11-06 Burr-Brown Corporation Integrated circuit high frequency input attenuator circuit

Also Published As

Publication number Publication date
EP0393717A3 (en) 1991-06-19
CA2014968A1 (en) 1990-10-20
KR900017281A (ko) 1990-11-15
ES2095220T3 (es) 1997-02-16
EP0393717A2 (en) 1990-10-24
DE69028869T2 (de) 1997-05-28
EP0393717B1 (en) 1996-10-16
DE69028869D1 (de) 1996-11-21
US5317216A (en) 1994-05-31
CA2014968C (en) 1999-12-14

Similar Documents

Publication Publication Date Title
KR0177149B1 (ko) 능동 필터 회로
US5384501A (en) Integration circuit including a differential amplifier having a variable transconductance
US5227681A (en) Integration circuit
JPH04348614A (ja) 電気的に制御可能な発振回路
JP3316038B2 (ja) 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム
US5483195A (en) Second generation low noise microwave voltage controlled oscillator
US5929716A (en) High performance voltage controlled oscillator that is cost efficient
US5192884A (en) Active filter having reduced capacitor area but maintaining filter characteristics
US5523723A (en) Low noise low voltage phase lock loop
US4937537A (en) Circuit arrangement for compensating for the thermal drift of a phase detector
US20070096799A1 (en) Complex band-pass filter
Osa et al. MOSFET-C filter with on-chip tuning and wide programming range
US5343170A (en) Voltage controlled oscillator provided with negative feedback biasing
EP0409277B1 (en) Frequency modulator
EP0511682B1 (en) Y/C separation circuit
KR0181328B1 (ko) 자이레이터 회로를 사용한 복조 회로
EP1221193A1 (en) Filter having minimized cut-off frequency variations
US4675616A (en) Second order all pass network
US6933773B2 (en) Integrated circuit
JPH0575387A (ja) 可変遅延回路
JPH03175714A (ja) フィルタ回路
KR0138363B1 (ko) 전압제어발진기
JP3081418B2 (ja) フィルタの自動調整回路
JPH03187511A (ja) アクティブフィルタ回路およびその制御回路
JP3147102B2 (ja) 遮断周波数制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee