KR0176654B1 - 하드 디스크 드라이브의 적응형 존 레이아웃 구현방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

PRML방식을 채용한 하드 디스크 드라이브의 적응형 존 레이아웃 구현방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

PRML방식을 채용한 하드 디스크 드라이브에 있어서 리드신호의 펄스 폭을 최적화시킬 수 있는 존 레이아웃 구현방법을 제공함에 있다.

3. 발명의 해결방법의 요지

PRML방식을 채용한 하드 디스크 드라이브의 존 레이아웃 구현방법에 있어서, 기록매체인 디스크상에 기록된 독립펄스를 리드하여 펄스 폭을 계산하는 과정과, 계산된 펄스 폭과 PRML방식에 따른 채널밀도 사이의 비를 계산하여 채널비트주기를 계산하는 과정과, 존 테이블에서 최적화된 존 데이터율을 선택하여 메모리상에 기록하는 과정으로 이루어짐을 특징으로 한다.

4. 발명의 중요한 용도: PRML방식을 채용하는 하드 디스크 드라이브의 리드채널에 사용될 수 있다.

Description

하드 디스크 드라이브의 적응형 존 레이아웃 구현방법

제1도는 일반적인 하드 디스크 드라이브의 블록구성도.

제2도는 PRML방식을 채용한 리드/라이트 채널회로중 리드 채널회로의 블록구성도.

제3a도 내지 제3c도는 PRML방식을 채용한 리드 채널회로의 출력 데이터 신뢰성 여부를 설명하기 위한 독립펄스의 펄스 폭 변화예시도.

제4도는 PRML방식을 채용한 리드 채널회로에서 채널밀도 변동에 따른 샘플링값 변동을 설명하기 위한 독립펄스 파형 예시도.

제5도는 채널밀도에 따른 PRML방식 독립펄스 파형도.

제6도는 본 발명의 일실시에에 따른 마이크로 프로세서(10)의 제어흐름도.

본 발명은 PRML(Partial Response signalling Maximum Likelihood detection)방식을 채용하는 하드 디스크 드라이브(Hard Disk Drive)에 관한 것으로, 특히 헤드를 통해 리드된 신호의 펄스 폭을 이용한 적응형 존 레이아웃(Adaptive Zone Lay-out) 구현방법에 관한 것이다.

컴퓨터시스템의 보조기억장치로 널리 사용되고 있는 하드 디스크 드라이브의 주된 메카니즘(mechanism)은 헤드를 이용하여 자기 기록매체인 디스크상으로부터 데이터를 리드(read) 혹은 디스크상에 데이터를 라이트(write)하는 것이다.

이하 첨부된 도면중 제1도를 참조하여 본 발명을 이해하는데 유용한 하드 디스크 드라이브의 일반적 구성을 설명하기로 한다. 제1도에서 마이크로 프로세서(10)는 상기 마이크로 프로세서(10)의 소정 제어프로그램 및 서보제어 알고리즘등을 저장하고 있는 프로그래머블 롬(Programable Read Only Meory:이하 PROM이라함)(12)과, 스태틱 램(Static Random Access Memory:이하 SRAM이라함)(14)에 접속된다. 헤드(16)는 기록매체인 디스크(18)상에서 수평운동을 수행하며 상기 디스크(18)상에 데이터를 리드/라이트한다. 상기 헤드(16)는 액츄에이터 일단에 연결되며, 상기 액츄에이터 타단에 연결된 VCM(Voice Coil Motor)(20)은 상기 헤드(16)를 상기 디스크(18)상에서 수평방향으로 구동시킨다.

스핀들모터(22)는 회전운동 소자로서 구동축에 연결된 디스크(18)를 회전시킨다. VCM 구동부(24)는 상지 VCM(20)에 장착되며 상기 VCM(20)의 구동을 제어한다. DAC(Dagital/Analog Converter)(26)는 상기 마이크로프로세서(10)로부터 디지털 제어입력신호(U)를 입력받아 아나로그신호로 변환하여 상기 VCM 구동부(24)로 출력한다. 모터구동기(28)는 상기 스핀들모터(22)와 상기 마이크로프로세서(22)의 구동을 제어한다. 증폭기(30)는 상기 헤드(16)에 연결되어 독출된 신호를 증폭하여 출력하고 기록될 데이터신호를 증폭하여 상기 헤드(16)로 출력한다. 인터페이스 제어부(38)는 외부 데이터 입력장치(도시하지 않았음)와 데이터를 송수신한다.

리드/라이트 채널회로(Read/Write Channel Circuit)(32)는 상기 마이크로프로세서(10), 증폭기(30) 및 인터페이스 제어부(38)에 연결되며 상기 마이크로프로세서(10), 증폭기(30) 및 인터페이스 제어부(38)에 연결되며 상기 마이크로프로세서(10)의 제어하에 인터페이스 제어부(38)로부터 기록데이터를 입력받아 소정의 코드(code)변화신호로 엔코딩하여 상기 증폭기(30)로 출력한다. 또한 리드/라이트 채널회로(32)는 상기 증폭기(30)로부터 입력되는 아나로그 리딩신호를 디지털 변환하여 엔크디드 리드 데이터(Encoded Read Data;이하 ERD신호라함)로 출력한다.

ADC(Analog/Digital Converter)(34)는 상기 리드/라이트 채널회로(32)에 연결되어 아나로그 서보리딩신호를 입력받으며 상기 입력신호를 PES로 디지털 변환하여 상기 마이크로 프로세서(10)로 출력한다. 게이트 어레이(Gate Arry)(36)는 상기 리드/라이트 채널회로(32)에 연결되어 상기 ERD신호를 입력받으며 상기 ERD신호로부터 상기 디스크(18)의 서보영역내 그레이코드등의 각 서보정보를 검출하여 출력한다. 상술한 구성을 갖는 하드 디스크 드라이브의 리드/라이트 채널회로(32)에서는 데이터펄스 검출시 자화번전이라는 자기 특유의 특성 때문에 피크검출방식을 채용하여 왔었다. 그러나 근래에는 점차 고속, 고용량화된 하드 디스크 드라이브를 요구함에 따라 디지털 통신에서 기원된 PRML방식을 하드 디스크 드라이브에 적용하고 있으며 이와 관련된 기술들이 활발히 연구되고 있는 추세이다.

이러한 PRML방식의 잇점을 최대로 이용하기 위해서는 디스크상으로부터 리드된 신호가 특별히 설계된 등화필터(equalization filter)를 통과해야한다. 상기 등화필터의 역할은 MLSE(Maximm Likelihood Sequence Estimation)검출기가 이용하기에 용이한 파형을 생성하여 출력으로 내보내는 것이다. 이때 상기 등화필터는 아나로그 필터와 디지털 필터의 조합으로 구현할 수 있는데 좀더 정확한 파형을 만들어내기 위해서는 디지털 필터의 선택은 필수적이고 그 필터의 탭(tap)수 또한 충분히 커야 한다. 이하 상기 PRML방식을 채용한 리드/라이트 채널회로(32)의 블록구성도를 보인 제2도를 참조하여 디스크로부터 리드된 신호가 디지털 데이터로 출력되기까지의 과정을 설명하기로 한다.

제2도는 PRML방식을 채용한 리드/라이트 채널회로(32)중 리드 채널회로의 블록구성도를 도시한 것이다. 제2도에서 리드 채널회로의 가변이득증폭기(Variable Gain Amplifie :이하 VGA라함)(40)는 헤드(16)를 통해 리드된 신호를 게인조정하여 일정 레벨의 신호로 증폭하여 출력한다. 등화필터(42)는 상기 VGA(40)로부터 출력되는 아나로그 형태의 증폭신호로부터 노이즈를 필터링하고 펄스 폭을 정형화(shaping)하여 출력한다. ADC(Analog to Digital Converter:이하 ADC라함)(44)는 주어진 샘플링타임(sampling Time)에 따라 상기 등화필터(42)로부터 출력되는 신호를 샘플링하여 디지털신호로 변환 출력한다. 적응형 등화기(Adaptive Equalizer)(46)는 상기 ADC(44)로부터 출력되는 디지털신호의 샘플링값의 추가적인 이퀄라이제이션(equalization)을 제공한다. MLSE검출기(48)는 상기 적응형 등화기(46)로부터 출력되는 샘플링값을 입력하여 디지털데이터로 디코딩하여 출력함으로서 최종적인 독출데이터가 얻어진다. 한편 상기 적응형 등화기(46)의 출력단과 VGA(40)사이에 연결되어 있는 타이밍 및 이득 제어회로(50)는 시스템 이득과 클럭위상을 유지시킨다. 상술한 구성을 갖는 리드 채널회로에서 출력되는 최종 독출데이터의 신뢰성여부는 헤드(16)로부터 리드된 신호의 펄스 폭과 샘플링 타임에 따라 크게 좌우된다.

제3도를 참조하여 PRML(Portial Response Maximum Likelyhood)에 따른 독립펄스(Isolated Pulse)의 파형도를 참조하여 헤드(16)로부터 리드된 신호의 펄스 폭과 샘플링 타임과의 관계를 설명하기로 한다.

제3a도 내지 제3c도는 PRML방식에 따른 독립펄스 파형도를 도시한 것으로 제3a도, 제3b도, 제3c도 각각은 PR4, EPR4, EEPR4시스템에서의 독립펄스 파형도를 나타낸 것이다. 제3a도 내지 제3c도에 도시된 각각의 펄스 파형도에서 횡축 및 종축은 샘플링 타임 T와 펄스의 크기(Amplititude)를 각각 나타내고 있다. 우선 PR4시스템(제3A도)에서는 독립펄스에 대한 표본 샘플링값이 a,b,c,d 샘플링타임에서 각각 0,1,1,0이 되어야 하고, EPR4시스템(제3B도)에서는 독립펄스에 대한 표본 샘플링값이 a,b,c,d 샘플링타임에서 각각 0. 0.5, 1, 0.5, 0가 되어야 하며, EEPR4시스템(제3C도)에서는 a,b,c,d 샘플링타임에서 각각 0, 0.33, 1, 1, 0.33, 0이 되어야 한다. 즉 주어진 샘플링 타임(a,b,c,d)에서 원하는 샘플링값을 얻기 위해서는 리드신호의 펄스 폭을 조정해야 한다. 이를 위해 PRML방식을 채용하는 하드 디스크 드라이브의 리드 채널회로에서는 등화기를 사용하고 있다. 그러나 통상의 하드 디스크 드라이브에서는 데이터용량을 증가시키기 위한 일환으로 다중 플래터(platter)방식을 채용하고 있고 그에 따라 복수개의 헤드가 각각의 플래터상에 존재함으로서 각 헤드 특성에 따라 리드신호의 펄스 폭은 다양하게 나타난다.

또한 디스크 플래터상에 동심원 형태로 배열되는트랙의 위치와 헤드 비행고도(Flying Height)에 따라 헤드(16)로부터 리드되는 신호의 펄스 폭은 다양한 형태로 나타난다. 만약 상술한 원인으로 인해 헤드(16)로부터 리드되는 신호의 펄스 폭을 적절히 조정하지 못한다면 오등화(misequalization)현상에 의해 제3A도에 파선(b)으로 도시된 바와 같은 에러소스(error source)가 발생된다. 그 결과 종래 PRML방식을 채용하는 하드 디스크 드라이브에 있어서는 데이터 리드시 많은 데이터 에러가 발생되는 문제점이 있었다.

따라서 본 발명의 목적은 PRML방식을 채용한 하드 디스크 드라이브에 있어서 리드신호의 펄스 폭을 최적화시킬 수 있는 존 레이아웃 구현방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 PRML방식을 채용한 하드 디스크 드라이브의 적응형 존 레이아웃 구현방법에 있어서, 기록매체인 디스크상에 기록된 독립펄스를 리드하여 펄스 폭을 계산하는 과정과, 계산된 펄스 폭과 PRML방식에 따른 채널밀도 사이의 비를 계산하여 채널비트주기를 계산하는 과정과, 존 테이블에서 최적화된 존 데이터율을 선택하여 메모리상에 기록하는 과정으로 이루어짐을 특징으로 한다.

이하 본 발명의 바람직한 일실시예에 따른 동작을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

우선 하드 디스크 드라이브의 존 레이아웃은 콘스턴트 덴시티(Constant density)를 유지하기 위해 여러개의 존으로 분할되어 있고, 각 존은 데이터율 클럭을 변동함으로서 이를 가능하게 한다. 즉 각 존은 각기 다른 채널비트주기(Channel Bit Period:이하 Tch라함)를 가지게 되고 다스크상의 존 반경에 따라 각기 다른 리드신호의 펄스 폭을 유지하게 된다. 이러한 경우 채널밀도(channel Density:이하 Dch라함)를 정의하면 하기 (1)식으로 나타낼 수 있으며, 하기(1)식에서 PW50은 크기 0.5에서의 독립펄스의 펄스 폭을 나타낸다.

즉, 채널밀도 Dch가 변동함에 따라 샘플링값 또한 변동해야한다. 이를 첨부한 제4도 및 제5도를 참조하여 설명하면 다음과 같다.

제4도는 PRML방식을 채용한 리드/라이트 채널회로에서 채널밀도 변동에 따른 샘플링값 변동을 설명하기 위한 독립펄스의 파형도를 도시한 것이며, 제5도는 채널밀도에 따른 각 PRML방식의 독립펄스 파형도를 도시한 것이다. 제4도를 참조하면, (a)는 PR4시스템에서의 독립펄스 파형을 일예로 나타낸 것이며, (b)는 오등화 현상에 의해 발생되는 에러펄스의 파형도를 나타낸 것이다. 제4도의 (b)에서 E1, E2는 소정 샘플링타임에서의 샘플링값을 나타낸 것으로 상기 샘플링값은 하기 [표 1]과 같이 채널밀도의 변동에 따라 그 값이 변화된다.

또한 상기 표 1에서 채널밀도 Dch의 값(1.0, 1.5, 2.0, 2.5)은 순차적으로 피크검출방식, PR4, EPR4, EEPR4타입을 나타내고 있으며, PRML방식에 따라 제5도와 같이 채널밀도가 달라짐을 알 수 있다. 따라서 PRML방식을 채용한 리드 채널회로의 ADC(44)를 통해 독립펄스에 대한 샘플링값을 추출할 수 있으며 그에따라 리드신호의 펄스 폭을 유추할 수 있다. 따라서 유추된 펄스 폭과 PRML방식에 따라 채널밀도(Dch)를 유지하기 위한 최적의 채널비트주기(Tch)를 계산함으로서 최적의 적응형 존 레이아웃을 구현할 수 있다. 즉 헤드(16)를 통해 리드된 독립펄스로부터 디지털변환된 샘플링값을 독출할 수 있으며, 상기 디지털변환된 샘플링값으로부터 리드신호의 펄스 폭을 계산할 수 있다. 또한 상기 리드신호의 펄스 폭으로부터 채널비트주기(Tch)를 계산할 수 있다. 또한 상기 리드신호의 펄스 폭으로부터 채널비트주기(Tch)를 계산하여 존 레이아웃을 최적화시킬 수 있다. 이때 상기 채널비트주기는 하기(2)식과 같이 계산된 펄스 폭과 PRC타입에 따른 채널밀도의 비(比)로서 구할 수 있다.

한편 디스크상의 각 존에 대한 데이터율(Data Rate)은 채널비트주기(Tch)에 따라 결정되므로 각 존에 대한 데이터율을 최적화시킬 수 있다. 이하 각 존에 대한 데이터율을 최적화시킬 수 있는 방법을 첨부한 제6도를 참조하여 설명하면 다음과 같다. 우선 마이크로 프로세서(10)는 60단계에서 각 존 및 헤드에 대응되는 독립펄스를 기록한후 62단계로 진행한다. 62단계에서 마이크로 프로세서(10)는 기록된 독립펄스를 리드한후 64단계로 진행하여 ADC(34)를 통해 디지털변환된 샘플링값으로부터 펄스 폭을 계산한후 66단계로 진행한다. 이때 마이크로 프로세서(10)는 펄스 폭 테이블을 이용하여 샘플링된 독립펄스의 펄스 폭을 계산할 수 있으며, 상기 펄스 폭 테이블은 PW50 = Dch * Tch이므로 제4도에서와 같이 E1, E2값에 의해 작성될 수 있다. 한편 66단계에서 마이크로 프로세서(10)는 상기 (2)식에 의해 최적화된 채널비트주기(Tch)를 계산한후 68단계로 진행한다. 이후 마이크로 프로세서(10)는 68단계에서 존 테이블로부터 최적화된 존 데이터율을 선택한후 70단계로 진행한다.

상기 존 테이블은 하드 디스크 드라이브에서 사용할 수 있는 데이터율의 레인지(Range)에 따라 적절한 값으로 작성한다. 한편 70단계에서 마이크로 프로세서(10)는 68단계에서 선택된 존 데이터율을 메모리상에 기록한후 본 발명의 일실시예에 따른 각 존에 대한 데이터율 최적화과정을 과정을 종료한다. 이때 상기 선택된 존 데이터율은 피롬(PROM)이나 램(RAM)상에 기록될 수 있으며 또한 디스크(18)상에 존재하는 메인터넌스영역에도 기록되어 사용될 수 있다.

상술한 바와 같이 본 발명은 각 존에 대한 채널비트주기를 계산하여 각 존의 최적화된 데이터율을 기록하여 사용함으로서 리드신호의 펄스 폭을 안정화시킬 수 있는 잇점이 있다.

Claims (4)

1. PRML방식을 채용한 하드 디스크 드라이브의 적응형 존 레이아웃 구현방법에 있어서, 기록매체인 디스크상에 기록된 독립펄스를 리드하여 펄스 폭을 계산하는 과정과, 계산된 펄스 폭과 PRML방식에 따른 채널밀도 사이의 비를 계산하여 채널비트주기를 계산하는 과정과, 존 테이블에서 최적화된 존 데이터율을 선택하여 메모리상에 기록하는 과정으로 이루어짐을 특징으로 하는 존 레이아웃 구현방법.
2. 제1항에 있어서, 상기 선택된 존 데이터율은 디스크상의 메인터넌스영역에 기록될 수 있음을 특징으로 하는 존 레이아웃 구현방법.
3. 제2항에 있어서, 상기 채널비트주기는 펄스 폭을 채널밀도로 나누어 산출됨을 특징으로 하는 존 레이아웃 구현방법.
4. 제3항에 있어서, 상기 펄스 폭 테이블은 PRML방식에 따른 리드신호의 샘플링값에 따라 작성됨을 특징으로 하는 존 레이아웃 구현방법.