KR0176621B1 - 억세스 타임이 느린 롬을 억세스하는 방법 - Google Patents
억세스 타임이 느린 롬을 억세스하는 방법 Download PDFInfo
- Publication number
- KR0176621B1 KR0176621B1 KR1019960040681A KR19960040681A KR0176621B1 KR 0176621 B1 KR0176621 B1 KR 0176621B1 KR 1019960040681 A KR1019960040681 A KR 1019960040681A KR 19960040681 A KR19960040681 A KR 19960040681A KR 0176621 B1 KR0176621 B1 KR 0176621B1
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- cpu
- access time
- enable signal
- slow access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 억세스 타임이 느린 롬(ROM)을 억세스하는 방법에 관한 것으로서, 특히 실행 속도가 빠른 CPU (중앙연산처리 장치)에서 억세스 타임이 느린 롬을 억세스하는 방법에 관한 것이다.
본 발명에 따른 억세스 타임이 느린 롬을 억세스하는 방법은 CPU에서 출력되는 칩인에이블 신호는 직접 롬의 칩인에이블 단자에 접속시키고 상기 CPU의 아웃인에이블 신호를 소정의 어드레스 단자의 특정 비트와 조합하여 상기 롬에 대한 아웃인에이블 신호를 상기 롬의 아웃인에이블단자에 접속함을 특징으로 한다.
본 발명에 의하면, 억세스 타임이 느린 롬에 대해 CPU 칩인에이블 신호를 타이밍 마진폭이 작은 억세스 타임이 느린 롬의 칩인에이블 단자에 직접 접속시키고 CPU의 상기 롬간의 타이밍 마진폭이 있는 아웃인에이블 신호는 상기 롬 아웃인에이블 단자와의 사이에 논리게이트부를 두어 롬에서 읽혀지는 데이터의 출력을 제어함으로써, 비교적 빠른 실행속도를 갖는 CPU가 억세스 타임이 느린 롬을 억세스하여 오동작 없이 데이터를 리드할 수 있다.
Description
본 발명은 억세스 타임이 느린 롬(ROM)을 억세스하는 방법에 관한 것으로서, 특히 실행 속도가 빠른 CPU (중앙연산처리 장치)에서 억세스 타임이 느린 롬을 억세스하는 방법에 관한 것이다.
일반적으로 실행속도가 빠른 CPU에 비하여 롬은 억세스 타임이 늦기 때문에 타이밍을 고려하지 않고 접속하면 억세스 타이밍의 마진폭이 적어 동작상에 에러가 발생한다.
특히, CPU와 롬간에 타이밍 마진폭이 좁을 경우에는 제품 개발시에 제품에 내장된 CPU가 롬을 정상적으로 억세스하여 동작할 수 있지만 반도체 공정에서 다른 라트(LOT)로 생산된 롬이나 CPU를 적용할 경우에는 타이밍 마진폭을 벗어나 오동작이 발생할 수 있다.
또한 양산시에 이러한 문제점이 발생하면 재작업으로인한 생산성 저하와 경제적 손실을 입게 된다.
도 1은 종래의 CPU와 롬이 접속된 장치의 예를 보이는 회로도이다.
여기서, 데이터버스와 어드레스버스에 대한 도시는 생략하였다.
도 1의 구성에 따른 동작을 살펴보면, CPU(1)은 칩인에이블 신호를 출력하며, 어드레스 A14와 A15에서 출력되는 어드레스의 비트가 1일 경우에 앤드게이트(2)의 출력은 하이레벨이 된다. 앤드게이트(2)의 출력신호와 CPU(1)에서 출력되는 하이레벨의 CE신호는 앤드게이트(3)에 유입된다. 또한 앤드게이트(3)에서 출력되는 하이레벨의 신호는 롬(4)에 유입되어 실질적으로 칩인에이블 신호로 작동된다.
한편, 롬(4)에서는 칩인에이블 신호를 유입하고 어드레스를 유입하고, CPU(1)로부터 출력된 아웃인에이블 신호(OE)가 유입되면 유입된 어드레스에 상응하는 데이터를 출력한다.
이때, CPU(1)에서 출력하는 칩인에이블 신호의 타임구간이 롬(4)에서 칩인에이블을 인식하여 작동하는 데 충분한 타이밍 마진폭이 없다면 도 1과 같이 CPU(1)에서 출력되는 칩인에이블 신호가 게이트(2,3)를 통하여 롬(4)에 인가되면 CPU(1)과 롬(4)의 타이밍이 일치되지 않아 오동작이 발생한다.
본 발명은 상기 문제점을 해결하기 위해 창출한 것으로서, 억세스 타임이 느린 롬과 CPU를 접속하여 오동작 없이 롬의 데이터를 리드할 수 있는 방법을 제공하는 데 목적이 있다.
도 1은 종래의 CPU와 롬이 접속된 장치의 예를 보이는 회로도이다.
도 2는 본 발명에 따른 억세스 타임이 느린 롬을 억세스하는 방법을 보이는 실시예이다.
도 3은 도 2에 도시된 CPU와 롬의 타이밍도이다.
상기 목적을 달성하기 위한 본 발명에 따른 억세스 타임이 느린 롬을 억세스하는 방법은, CPU에서 출력되는 칩인에이블 신호는 직접 롬의 칩인에이블 단자에 접속시키고 상기 CPU의 아웃인에이블 신호를 소정의 어드레스 단자의 특정 비트와 조합하여 상기 롬에 대한 아웃인에이블 신호를 상기 롬의 아웃인에이블단자에 접속함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 억세스 타임이 느린 롬을 억세스하는 제1실시예이다. 여기서, 데이터버스와 어드레스버스에 대한 도시는 생략하였다.
도 2에 도시된 장치를 살펴보면, CPU(11), 앤드게이트(12,13), 롬(14)을 포함한다.
도 2의 구성에 따른 동작을 살펴보면, CPU(11)에서 출력되는 칩인에이블 신호는 직접 롬(14)에 접속된다. 따라서, 롬(14)에서 요구되는 최소한의 인에이블 신호구간에 CPU(11)에서 출력되는 칩인에이블의 신호가 게이트 등을 통한 신호지연 없이 롬(14)에 인가된다.
한편, 충분한 타이밍을 갖는 롬(14)의 아웃인에이블 신호 구간에는 CPU(11)에서 출력되는 신호를 아웃인에이블 신호를 어드레스 신호와 논리 조합한 게이트를 통하여 해당 롬(14)의 데이터 출력을 제어한다.
어드레스 A14와 A15에서 출력되는 어드레스의 비트가 1일 경우에 앤드게이트(12)의 출력은 하이레벨이 된다. 앤드게이트(12)의 출력신호와 CPU(11)의 아웃인에이블 신호는 앤드게이트(13)에 의해 앤드논리로 조합된 다음 롬(14)의 아웃인에이블 단자에 출력된다.
도 3은 도 2에 도시된 CPU와 롬의 타이밍도이다.
도 3에 도시된 바와 같이 아웃인에이블 신호와 어드레스를 조합하면 해당 롬의 출력을 다른 장치와 구분하여 제어할 수 있다.
상술한 바와 같이 본 발명에 의하면, 억세스 타임이 느린 롬에 대해 CPU 칩인에이블 신호를 타이밍 마진폭이 작은 억세스 타임이 느린 롬의 칩인에이블 단자에 직접 접속시키고 CPU의 상기 롬간의 타이밍 마진폭이 있는 아웃인에이블 신호는 상기 롬 아웃인에이블 단자와의 사이에 논리게이트부를 두어 롬에서 읽혀지는 데이터의 출력을 제어함으로써, 비교적 빠른 실행속도를 갖는 CPU가 억세스 타임이 느린 롬을 억세스하여 오동작 없이 데이터를 리드할 수 있다.
Claims (1)
- CPU에서 출력되는 칩인에이블 신호는 직접 롬의 칩인에이블 단자에 접속시키고 상기 CPU의 아웃인에이블 신호를 소정의 어드레스 단자의 특정 비트와 조합하여 상기 롬에 대한 아웃인에이블 신호를 상기 롬의 아웃인에이블단자에 접속함을 특징으로 하는 억세스 타임이 느린 롬을 억세스 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040681A KR0176621B1 (ko) | 1996-09-18 | 1996-09-18 | 억세스 타임이 느린 롬을 억세스하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040681A KR0176621B1 (ko) | 1996-09-18 | 1996-09-18 | 억세스 타임이 느린 롬을 억세스하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021734A KR19980021734A (ko) | 1998-06-25 |
| KR0176621B1 true KR0176621B1 (ko) | 1999-05-15 |
Family
ID=19474277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040681A KR0176621B1 (ko) | 1996-09-18 | 1996-09-18 | 억세스 타임이 느린 롬을 억세스하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176621B1 (ko) |
-
1996
- 1996-09-18 KR KR1019960040681A patent/KR0176621B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980021734A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701417A (en) | Method and apparatus for providing initial instructions through a communications interface in a multiple computer system | |
| US6785189B2 (en) | Method and apparatus for improving noise immunity in a DDR SDRAM system | |
| US6160754A (en) | Synchronous memory device of a wave pipeline structure | |
| US6205085B1 (en) | Method and circuit for sending a signal in a semiconductor device during a setup time | |
| KR100360409B1 (ko) | 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법 | |
| KR0176621B1 (ko) | 억세스 타임이 느린 롬을 억세스하는 방법 | |
| US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| US5828608A (en) | Selectively decoupled I/O latch | |
| KR100567826B1 (ko) | 이종 메모리의 카스 레이턴시와 주파수를 설정하는 방법및 장치 | |
| KR920008446B1 (ko) | 마이크로 프로세서 | |
| KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 | |
| KR100230416B1 (ko) | 동기식 디램의 2비트 프리팻치 회로를 구비한 칼럼 선택 구조 | |
| KR0152931B1 (ko) | 인터럽트 제어회로 | |
| JPH08339680A (ja) | メモリアクセス装置 | |
| KR0168202B1 (ko) | 디지털 프로세서의 클락 스위칭 장치 | |
| US20030167384A1 (en) | Control chip for accelerating memory access and method of operating the same | |
| KR100594210B1 (ko) | 고속 반도체 메모리장치의 출력 드라이버들의 효율적인 배치 | |
| JP3125685B2 (ja) | 同期型半導体記憶装置 | |
| KR20030023337A (ko) | 반도체 메모리 장치의 테스트 모드 엔트리 방법 및 이를이용한 테스트 모드 신호선의 배치 | |
| KR19980034256A (ko) | 라이트 퍼 비트(wpb) 데이타 마스킹 회로를 포함하는 라이트 드라이버 회로 | |
| US5134613A (en) | Two parety memory access arbitrator | |
| JPH06103772A (ja) | 書込可能バッファ保護回路 | |
| JP3036590B2 (ja) | 外部デバイス制御回路 | |
| KR100224759B1 (ko) | 시리얼 커맨드를 갖는 반도체 메모리 장치의 입력버퍼 | |
| KR0126227B1 (ko) | 퍼스널 컴퓨터에서의 바이오스롬 접속방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |