KR0176543B1 - 동기 신호 발생 장치 - Google Patents

동기 신호 발생 장치 Download PDF

Info

Publication number
KR0176543B1
KR0176543B1 KR1019950037438A KR19950037438A KR0176543B1 KR 0176543 B1 KR0176543 B1 KR 0176543B1 KR 1019950037438 A KR1019950037438 A KR 1019950037438A KR 19950037438 A KR19950037438 A KR 19950037438A KR 0176543 B1 KR0176543 B1 KR 0176543B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
signal
output
flip
flop
Prior art date
Application number
KR1019950037438A
Other languages
English (en)
Other versions
KR970024897A (ko
Inventor
전병환
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950037438A priority Critical patent/KR0176543B1/ko
Publication of KR970024897A publication Critical patent/KR970024897A/ko
Application granted granted Critical
Publication of KR0176543B1 publication Critical patent/KR0176543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

카메라와 모니터가 연동되어 작동하는 시스템의 동기 신호 발생 장치에 관한 것으로서 카메라가 리세트되더라도 모니터 상에 표시되는 화면상에서 깜박거림이 발생되지 않게 하는 동기 신호 발생 장치가 개시된다.
본 발명에 따른 동기 신호 발생 장치는 카메라용 동기 신호와 모니터용 동기 신호의 위상차를 모니터용 동기 신호의 수직 귀선 구간을 위상차만큼 연장시킴으로서 화면의 깜박거림을 제거하는 효과를 갖는다.

Description

동기 신호 발생 장치
제1도는 종래의 동기 신호 발생 장치의 구성을 보이는 블럭도이다.
제2도는 제1도에 도시된 장치의 동작을 보이는 타이밍도이다.
제3a도 내지 제3b도는 제1도에 도시된 장치에서 발생된 동기 신호에 의해 구동되는 모니터에서 리세트 시 화면 떨림 현상을 보이는 도면이다.
제4도는 본 발명에 따른 동기 신호 발생 장치의 구성을 보이는 블럭도이다.
제5도는 제4도에 도시된 장치의 동작을 보이는 타이밍도이다.
제6a도 내지 제6c도는 제4도에 도시된 장치에서 발생된 동기 신호에 의해 구동되는 모니터에서 리세트 시 화면 표시 내용을 보이는 도면이다.
본 발명은 카메라와 모니터가 연동되어 작동하는 시스템의 동기 신호 발생 장치에 관한 것으로서 더욱 상세하게는 카메라가 리세트되더라도 모니터 상에 표시되는 화면상에서 깜박거림이 발생되지 않게 하는 동기 신호 발생 장치에 관한 것이다.
쇼크 현상은 화면상에서 상측으로부터 하측으로의 수직 주사 도중에 화면이 리세트되면 다시 화면의 상측으로부터 주사를 시작하게 됨에 따라 화면에 순간적인 깜박거림이 발생하게 되는 현상을 말한다.
산업 현장에 있어서 감시용 카메라와 그로부터 발생된 영상 신호를 디스플레이하기 위한 모니터를 구비한 이른바 감시용 시스템이 사용되고 있다. 이러한 시스템에 있어서 어떤 원인에 의해 카메라가 리세트되면 모니터에 표시되는 화면상에서 깜박거림 현상이 발생한다.
이는 카메라와 모니터가 단일의 동기 신호 발생 장치에서 발생된 동기 신호를 공유하기 때문에 발생된다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서 수직 주사 도중에 화면이 리세트되더라도 모니터 상에서 화면의 깜박거림이 발생되지 않게 하는 동기 신호 발생 장치를 제공하는 것을 그 목적으로 한다
상기의 목적을 달성하는 본 발명에 따른 동기 신호 발생 장치는 그의 클락 입력 단자에 카메라에 제공되는 제1 수평 동기 신호를 유입하는 제1 D플립플롭;
상기 제1 D플립플롭의 비반전 출력 단자에서 출력되는 신호에 의해 초기화되어 상기 카메라에 제공되는 제1수직 및 제1수평 동기 신호를 발생하는 제1동기 신호 발생부;
상기 제1 D플립플롭의 반전 출력 단자에서 출력되는 신호와 상기 제1동기 신호 발생부에서 출력되는 제1 수직 동기 신호를 논리합 연산하는 오아게이트;
상기 오아게이트의 출력에 의해 초기화되어 상기 모니터에 제공되는 제2수직 및 제2수평 동기 신호를 발생하는 제2동기 신호 발생부;
상기 제2 동기 신호 발생부에서 출력되는 제2 수직 동기 신호를 인버팅시키는 인버터;
상기 인버터의 출력을 그의 클락 입력 단자로 유입하고, 그의 D입력 단자에 상기 제1 D플립플롭의 비반전 출력 단자에서 인가되는 신호를 유입하는 제2 D플립플롭;
상기 제2 D플립플롭의 비반전 출력 단자에서 출력되는 신호와 상기 제2 동기 신호 발생부에서 출력되는 제2 수직 동기 신호를 논리적 연산하는 앤드게이트;
상기 제1 수직 동기 신호 및 제1 수평 동기 신호로 이루어지는 제1입력 신호군과 상기 앤드게이트의 출력과 상기 제2 수평 동기 신호로 이루어지는 제2 입력 신호군을 상기 제1 D플립플롭의 비반전 출력단자에서 출력 되는 신호에 의해 선택하여 출력하는 멀티플렉서를 구비함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 종래의 동기 신호 발생 장치의 구성을 보이는 블럭도이다. 제1도에 도시된 장치에 있어서, 제어부(10)는 사용자의 요구에 따라 카메라(18)를 리세트 시키는 데이터를 발생하여 래치(12)에 제공한다. 래치(12)는 제어부(10)에서 소정의 데이터가 인가됨에 따라 소정의 리세트 신호를 발생한다. D플립플롭(14)은 리세트 신호의 위상을 동기 신호 발생부(16)에서 발생된 수평 동기 신호에 동기시켜 래치된 리세트 신호로서 출력한다. 동기 신호 발생부(16)는 래치된 리세트 신호에 동기된 수평 동기 신호, 수직 동기 신호, 복합 동기 신호, 블랭크 신호등을 발생하여 카메라(18)및 모니터(20)에 제공한다.
제1도에 도시된 장치의 동작은 다음과 같다. 제어부(10)가 사용자의 요구에 의해 리세트 신호를 발생시키기 위해 데이터를 래치(12)에 기입하면, 래치(12)로부터 구형파 형태의 리세트 신호(/RESET)가 발생된다. 이 리세트 신호(/RESET)는 적어도 수직 동기 신호의 주기와 같은 주기를 갖는다.
리세트 신호(/RESET)는 D플립플롭(14)을 통하여 구형파의 기립과 하강 시점이 동기 신호 발생부(16)에서 제공되는 수평 동기 신호(/HSYNC)에 동기된 신호(/CVINIT)로 변환되어 동기 신호 발생 장치(16)에 제공된다.
동기 신호 발생 장치(16)는 그에 인가되는 /CVINIT에 의해 초기화되어 새로운 수평 동기 신호(/HSYNC), 수직 동기 신호(/VSYNC), 복합 동기 신호(/CSYNC), 블랭크 신호(/BLANK)등을 발생한다.
동기 신호 발생 장치(16)에서 발생된 새로운 동기 신호는 카메라(18)및 모니터(20)에 제공된다. 이에 따라 카메라(18)는 화면 내의 임의의 지점에서 주사를 중단하고 다시 화면의 좌상측으로부터 주사하기 시작한다.
모니터(20)도 역시 화면 내의 임의의 지점에서 주사를 중단하고 다시 화면의 좌상측으로부터 주사하기 시작한다.
제3a도는 모니터(20)가 임의의 지점에서 주사를 중단하였을 때의 표시되는 내용을 보이는 도면이고, 제3b도는 화면의 좌상측으로부터 다시 주사를 시작하였을 때에 표시되는 내용을 보이는 도면이다.
제3a도 내지 제3b도에 도시되는 바와 같이 모니터의 화면이 화면 내의 임의의 지점에서 다시 좌상측으로 이동한다. 이 시점에서 수직 주사 주기 이하의 시간 동안 화면이 변경되게 되므로 화면상에서 순간적인 깜박거림이 발생한다.
제4도는 본 발명에 따른 동기 신호 발생 장치의 일 실시 예를 보이는 구성도이다. 제4도에 도시된 장치는 제1도에 도시된 장치에 비해 카메라용과 모니터용의 별개의 동기 신호 발생부 및 멀티플렉서를 구비함을 특징으로 한다.
제4도에 도시된 장치에 있어서, 참조 부호 40은 제어부이고, 42는 래치이고, 44는 제1D 플립플롭이고, 46은 카메라용의 제1동기 신호 발생부이다. 48은 오아게이트이고, 50은 모니터용의 제2동기 신호 발생부이고, 52는 인버터이고, 54는 제2 D플립플롭이고, 56은 앤드게이트이고, 58은 멀티플렉서이다.
제4도에 도시된 장치에 있어서 40 내지 46의 블록은 제1도에 도시된 10 내지 16의 블록과 동등한 작용을 하므로 이들에 관한 상세한 설명은 생략한다.
제4도에 도시된 장치의 동작은 다음과 같다. 제1 D플립플롭(44)의 비반전 출력 단자에서는 기립과 하강 시점이 제1동기 신호 발생부(46)에서 제공되는 수평 동기 신호(/CHS)에 동기된 래치된 리세트 신호(/CVINIT)를 출력하고, /Q출력 단자에서는 및 래치된 리세트 신호(/CVINIT)화는 역위상을 갖는 신호를 출력한다.
제1동기 신호 발생부(46)는 /CVINIT에 응답하여 새로운 카메라용 동기 신호(/CVS, /CHS)들을 발생한다. 이들 중에서 카메라용 수직 동기 신호(/CVS)는 오아게이트(48)를 통하여 제1 D플립플롭(44)의 반전 출력 단자에서 출력되는 신호와 논리합 연산되어 제2동기 신호 발생부(50)의초기화 신호(/MVINIT)로서 제공된다.
제2동기 신호 발생부(50)는 /MVINIT에 응답하여 모니터용 동기 신호(/MVS, /MHS)들을 발생한다. 이들 중에서 모니터용 수직 동기 신호(/MVS)는 인버터(52)를 통하여 제2 D플립플롭(54)의 클락 입력 단자에 제공된다.
제2 D플립플롭(54)의 D입력 단자에는 제1 D플립플롭(44)의 비반전 출력 단자에서 출력되는 래치된 리세트 신호(/CVINIT)가 인가된다. 제2 D플립플롭(54)의 비반전 출력 단자에서는 기립과 하강 시점이 /MVS에 동기된 신호가 출력된다.
제2 D플립플롭(54)의 비반전 출력 단자에서 출력되는 신호는 앤드게이트(56)를 통하여 모니터용 수직 동기 신호(/MVS)와 논리적 연산되어 멀티플렉서(58)에 제공된다.
멀티플렉서(58)는 앤드게이트(56)의 출력과 모니터용 수평 동기 신호(/MHS)로 구성되는 제1입력 신호군과 카메라용 수직 동기 신호(/CVS)와 수평 동기 신호(/CHS)로서 구성되는 제2입력 신호군 중의 일군의 신호들을 선택적으로 출력한다. 멀티플렉서(58)의 선택 출력은 그의 선택 단자에 인가되는 /CVINIT에 의해 제어된다. /CVINIT가 로우 레벨인 동안은 제1입력 신호군을 선택하여 출력하고, 하이 레벨인 동안은 제2입력 신호군을 선택하여 출력한다. 멀티플렉서(58)에서 출력되는 신호들은 모니터에 제공된다.
제5도는 제4도에 도시된 장치의 동작을 보이는 타이밍도이다. 제5도에 도시된 타이밍도를 시간 축의 변화와 더불어 설명한다. A시점은 초기 상태로서 모니터용의 모든 동기 신호는 카메라용의 동기 신호들과 일치한다.
B시점은 /CVINIT가 하강되는 시점으로서 제어부(40)가 래치(42)에 데이터를 기입함으로서 발생된다.
C시점은 /CVINIT가 하이 레벨로 복귀되는 시점으로서 /CVINIT는 카메라용 수직 동기 신호(/CVS)의 상승 에지에서 다시 복귀된다. 제어부(40)는 이를 위해 카메라용 수직 동기 신호(/CVS)의 상승 에지를 검출한다. 즉, /CVINIT는 수직 동기 신호의 구간보다 수직 동기 신호의 싱크팁 기간만큼 긴 펄스 폭을 갖는다.
D시점은 모니터용 동기 신호가 카메라용 수직 동기 신호(/CVS)에 동기되기 시작하는 시점이다. D시점은 제1 D플립플롭(44)의 반전 출력 단자에서 출력되는 신호와 제1 동기 신호 발생부(46)에서 발생된 카메라용 수직 동기 신호(/CVS)가 오아게이트(48)에 의해 논리적된 결과에 의해 결정된다.
결과적으로 /QVS가 모니터에 제공되는 데 /QVS 중간의 동기 신호가 길어진 부분(이는 수직 귀선 구간에 해당함)에 의해 카메라와 모니터간의 동기 신호의 위상 차가 완충되어 화면의 깜박거림이 제거된다.
제6a도 내지 제6c도는 제4도에 도시된 장치에 의해 발생된 동기 신호에 의해 동작하는 모니터에 표시되는 화면을 보이는 것이다.
상술한 바와 같이 본 발명에 따른 동기 신호 발생 장치는 카메라용 동기 신호와 모니터용 동기 신호의 위상 차를 모니터용 동기 신호의 수직 귀선 구간을 위상 차만큼 연장시킴으로서 화면의 깜박거림을 제거하는 효과를 갖는다.

Claims (1)

  1. 카메라와 그로부터 발생된 화면을 디스플레이 하는 모니터에 동기 신호를 제공하는 동기 신호 발생 장치에 있어서, 그의 클락 입력 단자에 카메라에 제공되는 제1 수평 동기 신호를 유입하는 제1 D플립플롭; 상기 제1 D플립플롭의 비반전 출력 단자에서 출력되는 신호에 의해 초기화되어 상기 카메라에 제공되는 제1수직 및 제1수평 동기 신호를 발생하는 제1동기 신호 발생부; 상기 제1 D플립플롭의 반전 출력 단자에서 출력되는 신호와 상기 제1동기 신호 발생부에서 출력되는 제1 수직 동기 신호를 논리합 연산하는 오아게이트; 상기 오아게이트의 출력에 의해 초기화되어 상기 모니터에 제공되는 제2수직 및 제2수평 동기 신호를 발생하는 제2동기 신호 발생부; 상기 제2 동기 신호 발생부에서 출력되는 제2 수직 동기 신호를 인버팅시키는 인버터; 상기 인버터의 출력을 그의 클락 입력 단자로 유입하고, 그의 D입력 단자에 상기 제1 D플립플롭의 비반전 출력 단자에서 인가되는 신호를 유입하는 제2 D플립플롭; 상기 제2 D플립플롭의 비반전 출력 단자에서 출력되는 신호와 상기 제2 동기 신호 발생부에서 출력되는 제2 수직 동기 신호를 논리적 연산하는 앤드게이트; 상기 제1 수직 동기 신호 및 제1 수평 동기 신호로 이루어지는 제1 입력 신호군과 상기 앤드게이트의 출력과 상기 제2 수평 동기 신호로 이루어지는 제2 입력 신호군을 상기 제1 D플립플롭의 비반전 출력 단자에서 출력되는 신호에 의해 선택하여 출력하는 멀티플렉서를 구비하며, 상기 제1 D플립플롭의 D입력 단자에 수직 동기 신호의 주기보다 수직 동기 신호의 싱크팁 기간만큼 긴 펄스 폭을 갖는 리세트 신호를 인가함을 특징으로 하는 동기 신호 발생 장치.
KR1019950037438A 1995-10-26 1995-10-26 동기 신호 발생 장치 KR0176543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037438A KR0176543B1 (ko) 1995-10-26 1995-10-26 동기 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037438A KR0176543B1 (ko) 1995-10-26 1995-10-26 동기 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR970024897A KR970024897A (ko) 1997-05-30
KR0176543B1 true KR0176543B1 (ko) 1999-05-01

Family

ID=19431511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037438A KR0176543B1 (ko) 1995-10-26 1995-10-26 동기 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR0176543B1 (ko)

Also Published As

Publication number Publication date
KR970024897A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR900017393A (ko) 필드 레이트 동기를 이용하는 픽춰-인-픽춰 회로
KR930017441A (ko) 수직 리세트 발생 시스템
KR0176543B1 (ko) 동기 신호 발생 장치
US4831446A (en) Video signal output selection circuit
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
JPS62289083A (ja) 広視野ビデオカメラ装置
JP3439020B2 (ja) 垂直同期回路及びタイミングコントローラ
JPS6153880A (ja) 文字画像表示制御装置
KR970705298A (ko) 비디오 데이터에 대한 타이밍 신호 제공용 제어기(a controller for providing timing signals for video data)
KR0176207B1 (ko) 단순한 이벤트 전시를 위한 문자 발생장치
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JP2592264B2 (ja) ビデオ信号発生装置
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
KR100198569B1 (ko) 동기신호 변환방법
KR20000013534A (ko) 포맷 컨버터 주변회로
KR0132433Y1 (ko) 비데오 필드 메모리의 쓰기 제어장치
KR200197411Y1 (ko) 모니터의 오에스디 제어회로
KR920004114Y1 (ko) 동기방식에 따른 복합동기 선택회로
KR100203057B1 (ko) 수직동기신호 발생회로
JPH0225180A (ja) 外部同期装置
JPH0346828B2 (ko)
JPS6064382A (ja) 文字画像表示制御装置
JPH1084519A (ja) ゲンロック機能付き映像表示装置
JPH10333629A (ja) 表示装置
KR19980060010A (ko) 디이 신호를 동기로 한 제어 신호 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051028

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee