KR0174008B1 - 자기 진단동작을 위한 데이타 통신장치 - Google Patents

자기 진단동작을 위한 데이타 통신장치 Download PDF

Info

Publication number
KR0174008B1
KR0174008B1 KR1019930013923A KR930013923A KR0174008B1 KR 0174008 B1 KR0174008 B1 KR 0174008B1 KR 1019930013923 A KR1019930013923 A KR 1019930013923A KR 930013923 A KR930013923 A KR 930013923A KR 0174008 B1 KR0174008 B1 KR 0174008B1
Authority
KR
South Korea
Prior art keywords
data
communication
control device
terminal
control
Prior art date
Application number
KR1019930013923A
Other languages
English (en)
Other versions
KR950004780A (ko
Inventor
윤헌중
Original Assignee
전성원
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전성원, 현대자동차주식회사 filed Critical 전성원
Priority to KR1019930013923A priority Critical patent/KR0174008B1/ko
Publication of KR950004780A publication Critical patent/KR950004780A/ko
Application granted granted Critical
Publication of KR0174008B1 publication Critical patent/KR0174008B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Computer And Data Communications (AREA)

Abstract

여러 가지 동작을 실행하고 제어할 수 있는 컴퓨터가 자기 진단동작까지 할 수 있도록 데이터를 송/수신하기 위하여, 설정된 동작을 실행하기 위한 다수개의 제어장치중에서 선택된 하나의 제어장치의 동작상태를 진단하기 위해 필요한 데이터를 송/수신할 수 있도록 하기 위한 제어신호를 출력하는 컴퓨터 프로세서 수단과; 설정된 제어장치와 상기 컴퓨터 프로세서 수단간에 설정된 제어장치의 동작상태를 진단하기 위한 데이터의 송/수신동작을 제어하는 통신 제어수단과; 상기 컴퓨터 프로세서 수단과 상기 통신 제어수단 사이에 연결되어, 결정된 방향에 의해 입출력되는 데이터가 상기 컴퓨터 프로세서 수단 및 통신제어 수단으로 전송될 수 있도록 하고 데이터의 송/수신동작이 이루어질 수 있도록 신호를 출력하는 컴퓨터 연결수단과; 상기 통신 제어수단과 다수개의 제어장치 사이에 연결되어, 다수개의 제어장치중에서 동작상태를 진단하기 위한 제어장치를 선택하고, 선택된 제어장치에서 상기 통신 제어수단으로 해당 데이터를 송/수신할 수 있도록 하는 제어장치 연결수단으로 이루어져 있는 자기 진단동작을 위한 데이터 통신장치에 관한 것.

Description

자기 진단동작을 위한 데이터 통신장치
제 1도는 이 발명의 실시예에 따른 자기 진단동작을 위한 데이터 통신장치의 블럭도.
제2도는 이 발명의 실시예에 따른 자기 진단동작을 위한 데이터 통신장치의 상세 회로도이다.
이 발명은 장착되어 있는 전자장치의 정상동작여부를 판단하기 위한 자기 진단장치에 관한 것으로서, 특히, 별도의 자기 진단장치를 이용하지 않고 컴퓨터(computer)에 내장되어있는 프로그램을 이용하여 전자자치의 자기진단동작을 위한 데이터 통신장치에 관한 것이다.
종래의 전자장치의 동작상태를 감시하기위한 자기 진단장치(Multi User Test;MUT)는 동작상태의 진단을 위한 다수개의 전자장치에 상기 전자장치의 상태를 진단하기 위한 별도의 진단기기를 장착하여 전자장치의 동작을 감시할 수 있도록 하였다.
그러므로 별도의 메모리 수단을 이용하여 사용되는 전자장치의 통신특성에 관한 데이터를 저장하여 데이터 통신이 될 수 있도록한다.
그러나 상기와 같이 별도의 자기 진단장치를 이용하여 전자장치의 동작상태를 판단할 경우에, 각 이용되는 전자장치에 따른 통신방식이 가변됨에 따라 통신방식에 이용되는 수 있는 새로운 메모리 수단을 개발해야하며, 통신속도도 매우 느리다.
그리고 보통 전자장치의 동작상태를 외부에서 볼 수 있도록 하는 정보 출력장치로 액정 표시장치를 이용하여 사용하는 경우가 자주 있으므로 출력되는 정보량에 많은 제약이 발생하며, 입력장치의 조건이 개인용 컴퓨터의 키보드에 의한 입력보다 매우 한정되어 있다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 여러 가지 동작을 실행하고 제어할 수 있는 컴퓨터가 자기 진단동작까지 할 수 있도록 데이터를 송/수신하기 위한 자기 진단동작을 위한 데이터 통신장치를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 발명의 구성은,
설정된 동작을 실행하기 위한 다수개의 제어장치중에서 선택된 제어장치의 동작상태를 진단하기 위해 필요한 데이터를 송/수신할 수 있도록 하기 위한 제어신호를 출력하는 컴퓨터 프로세서(computer processor)수단과;
설정된 제어장치와 상기 컴퓨터 프로세서 수단간에 설정된 제어장치의 동작상태를 진단하기 위한 데이터의 송/수신동작을 제어하는 통신제어수단과;
상기 컴퓨터 프로세서 수단과 상기 통신 제어수단 사이에 연결되어, 결정된 방향에 의해 입출력되는 데이터가 상기 컴퓨터 프로세서 및 통신 제어수단으로 전송될 수 있도록 하고 데이터의 송/수신동작이 이루어질 수 있도록 신호를 출력하는 컴퓨터 연결수단과;
상기 통신 제어수단과 다수개의 제어장치 사이에 연결되어, 다수개의 제어장치중에서 동작상태를 진단하기 위한 제어장치를 선택하고, 선택된 제어장치에서 상기 통신 제어수단으로 해당 데이터를 송/수신 할 수 있도록 하는 제어장치 연결수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명의 실시예를 상세히 설명한다. 제1도는 이 발명의 실시예에 따른 자기 진단동작을 위한 데이터 통신장치의 블럭도, 제2도는 이 발명의 실시예에 따른 자기 진단동작을 위한 데이터 통신장치의 상세 회로도이다.
제1도를 참고로 하여 이 발명의 구성을 살펴보면, 자동차의 각 동작을 제어하기 위하여 전자 제어부(1)와, 상기 전자 제어부(1)의 동작상태를 감시하기 위한 컴퓨터 프로세서(2)와, 설치되어 있는 컴퓨터 프로세서(2)와 전자 제어부(1)간의 통신동작을 제어하기 위한 통신 제어부(3)와, 상기 통신 제어부(3)와 컴퓨터 프로세서(2) 사이에 장착되어 통신 제어부(3)로 해당하는 데이터를 전송하고 전송받기 위한 컴퓨터 연결부(4), 상기 통신 제어부(3)와 전자 제어부(1) 사이에 장착되어 전자 제어부(1)로 해당하는 데이터를 전송하고 전송받기 위한 전자 제어장치 연결부(5)와, 상기 통신 제어부(3)의 동작에 필요한 클럭을 발생시키는 클럭 발생부(6)로 이루어져 있다.
제2도를 참고하면, 상기 전자 제어부(1)는 자동차의 각 기능을 제어하기 위한 다수개의 전자 제어장치(ECU1-ECUn)로 이루어져 있다.
상기 컴퓨터 연결부(4)는 컴퓨터 프로세서(2)와 전자 제어부(1)간의 통신동작이 이루어질 수 있도록 통신보드(board)를 연결하기 위한 슬롯(slot,41)과 , 상기 슬롯(41)에서 인가되는 신호에 의해 결정되는 방향으로 입력되는 데이터를 전송하는 양방향 버퍼부(buffer,42)와, 상기 양방향 버퍼부(42)의 동작여부를 결정하기 위한 동작 인에이블부(enable,43)로 이루어져 있다.
상기 양방향 버퍼부(42)는 입력단자가 접지되어 있는 버퍼(BF421)와, 상기 버퍼(421)의 출력단자에 일측단자가 연결되어 있고 전원(Vcc)에 타측단자가 연결되어 있는 저항(R421)고, 전원(Vcc)에 일측단자가 연결되어 있고 상기 버퍼(421)의 게이트 단자에 타측단자가 연결되어 있는 저항(R422)과, 상기 슬롯(41)의 데이터 단자(D0-D7)에 A측단자(A1-A8)가 연결되어 있고 버퍼(BF421)의 출력단자에 인에이블 단자(G)가 연결되어 있고 슬롯(41)에 방향단자(DIR)가 연결되어 있고 B측단자(B1-B8)가 통신 제어부(3)의 데이터단자(D0-D7)에 연결되어 있는 양방향 버퍼(421)로 이루어져 있다.
상기 동작 인에이블(43)는 슬롯(41)의 어드레스(address)단자(A5, A7)에 각각 입력단자가 연결되어 있는 NAND게이트(NAND431)와, 슬롯(41)의 어드레스 단자(A3, A6)에 각각 입력단자가 연결되어 있는 NAND 게이트(NAND432)와, 슬롯(41)의 어드레스 단자(A8)에 제1입력단자(A)가 연결되어 있고 슬롯(41)의 어드레스 단자9A4)ㅓ에 제2입력단자(B)가 연결되어 있고 NAND 게이트(NAND431)의 출력단자에 제3입력단자(C)가 연결되어 있고 슬롯(41)의 어드레스 단자(A9)에 제1인에이블 단자(G1)가 연결되어 있고 NAND 게이트(NAND432)의 출력단자에 제2인에이블 단자(G2A)가 연결되어 있고 슬롯(41)의 울력단자(AEN)에 제2인에이블 단자(G2B)가 연결되어 있고 양방향 버퍼부(42)의 버퍼(BF421)의 데이트 단자에 출력단자(Y3)가 연결되어 있는 디코더(decoder,431)로 이루어져 있다.
상기 전자 제어장치 연결부(5)는 통신 제어부(3)의 송신단자(TXD)와 수신단자(RXD)에 연결되어 있는 인터페이스부(interface,51)와, 상기 컴퓨터 연결부(4)의 슬롯(41)와 연결되어 전자 제어부(1)중에서 해당하는 전자 제어장치(ECU1-ECUn)를 선택하기 위한 어드레스 신호를 발생하는 어드레스 발생부(52)와, 상기 전자 제어장치 선택부(53)는 인터페이스부(51)의 출력단자에 입출력단자(X)가 연결되어 있고 어드레스 발생부(52)의 출력단자(Q0-Q3)에 입력단자(A,B,C)와 인히비트 단자(IHN)가 각각 연결되어 있고 전자 제어부(1)에 출력단자(X0-X7)가 연결되어 있는 멀티플렉서/디멀티플렉서(multiplexer/demultiplexer,53)로 이루어져 있다.
상기 어드레스 발생부(52)는 통신 제어부(3)의 어드레스 단자(A0-A2)에 연결되어 있는 컴퓨터 연결부(4)의 슬롯(41)의 어드레스 단자(A0-A2)에 입력단자가 연결되어 있는 AND게이트(AND521)와, 상기 동작 인에이블부(43)의 디코더(431)의 출력단자(Y3)에 입력단자가 연결되어 있는 NOR게이트(NOR521)와, 상기 AND게이트(NOR521)의 출력단자에 제1입력단자가 연결되어 있고 상기 NOR게이트(NOR521)의 출력단자에 제2 및 제3입력단자가 연결되어 있는 AND게이트(AND522)와, 상기 양방향 버퍼부(42)의 양방향 버퍼(421)의 B측단자(B1-B8)에 입력단자(D0-D7)가 연결되어 있고 AND게이트(NOR522)의 출력단자에 인에이블 단자(C)가 연결되어 있고 멀티플렉서/디멀티플렉서(53)의 입력단자(A,B,C)와 인히비트 단자(INH)에 출력단자(Q0-Q3)가 각각 연결되어 있는 래치(latch,521)로 이루어져 있다.
상기 클럭 발생부(6)는 소정의 주기를 갖는 펄스를 발진하는 발진부(61)와, 제1입력단자(A)가 상기 발진부(421)와 연결되어 있고 제1출력단자(QA)가 제2입력단자(B)와 연결되어 있고 제2출력단자(QB)가 통신 제어부(3)의 클럭단자(CLK)와 연결되어 있는 카운터부(counter,62)로 이루어져 있다.
상기 발진부(61)는 수정 진동자(XT611)와, 상기 수정 진동자(XT611)의 일측단자에 일측단자가 연결되어 있는 저항(R611)과, 수정 진동자(XT611)의 일측단자에 입력단자가 연결되어 있고 저항(R611)의 타측단자에 출력단자가 연결되어 있는 NAND 게이트(NAND611)와, 상기 저항(R611)의 타측단자에 일측단자가 연결되어 있는 커패시터(C611)와, 상기 커패시터(C611)의 타측단자에 일측단자가 연결되어 있고 수정 진동자(XT611)의 타측단자에 타측단자가 연결되어 있는 저항(R611)과, 커패시터(C611)의 타측단자에 입력단자가 연결되어 있고 저항(R612)의 타측단자에 출력단자와 연결되어 카운터부(62)의 제1입력단자(A)와 연결되어 있는 NAND 게이트(NAND621)로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
먼저, 컴퓨터 프로세서(2)에 내장되어 있는 프로그램에 의하여 전자 제어부(1)의 상태를 진단하기 위한 동작을 실행할 경우에 컴퓨터 프로세서(2)는 동작 인에이블부(43)의 디코더(431)의 입력단자(A,B,C)로 11의 값을 인가하고, 제1인에이블 단자(G1)로 1의 값이 인가되고 제1인에이블 단자(G2A,G2B)로 0의 값을 인가하기 위해 컴퓨터 연결부(4)의 슬롯(41)의 어드레스 단자(A3-A9)를통해 해당신호를 출력하여 그 결과 디코더(431)의 출력단자(Y3)로 0의 값이 출력될 수 있도록 한다.
그러므로 상기와 같이 동작 인에에블부(43)의 디코더(431)의 출력단자(Y3)로 저레벨인 0의 값이 출력되면 통신 제어부(3)의 칩선택단자(CS2)로 저레벨인 0가 인가되어 통신 제어부(3)가 액티브상태가 된다.
그리고 양방향 버퍼부(42)의 버퍼(BF421)의 게이트 단자(G)로 저레벨인 0가 인가되어 버퍼(BF)가 인에이블 되어 저레벨인 0의 입력값이 버퍼(BF421)의 출력단자로 출력되어 양방향 버퍼(421)의 인에이블 단자(G)로 인가된다.
그러므로 상기 양방향 버퍼부(42)의 양방향 버퍼(BF421)가 인에이블되어 방향단자(DIR)로 인가되는 신호의 상태에 따라 설정된 방향으로 입력되는 테이터를 출력할 수 있도록 한다.
그리고 전자 제어부(1)의 다수개의 전자 제어장치(ECU1-ECUIn)중에서 컴퓨터 프로세서(2)와 해당 데이터를 송/수신하기 위한 하나의 전자제어장치(ECU1-ECUn)를 선택하기 위하여, 컴퓨터 프로세서(2)는 슬롯(41)의 어드레스 단자(A0-A2)로 111의 어드레스 신호를 출력하여 전자 제어장치 연결부(5)의 어드레스 발생부(52)의 AND게이트(NOR521)의 입력단자와, 통신 제어부(3)의 어드레스 단자(A0-A2)로 인가된다.
그러므로 통신 제어부(3)의 상태는 어드레스 단자(A0-A2)로 인가되는 111의 어드레스 신호의 데이터의 송/수신동작이 잠시 정지되므로 양방향 버퍼부(42)의 양방향버퍼(421)에서 출력되는 데이터를 통신 제어부(3)는 입력단자(D0-D7)로 받아들이지 않는다.
그러나 어드레스 발생부(52)의 AND게이트(NOR521)의 입력단자로 모두 고레벨인 111값이 인가되고, 슬롯(41)의 라이트신호(IOW)가 저레벨인0로 되어 어드레스 발생부(52)의 NOR게이트(NOR521)의 입력단자로 인가되고, 상기 동작 인에에블부(43)의 동작으로 저레벨인0의 값을 갖는 디코더(431)의 출력신호(Y3)가 어드레스 발생부(52)의 NOR(NOR521)게이트의 입력단자로 인가된다.
그러므로 어드레스 발생부(52)의 AND게이트(NOR522)의 입력단자로 고레벨인 1의 값이 인가되므로 고레벨인 1의 값이 출력되어 래치(521)의 인에이블 단자(C)로 인가된다.
따라서, 래치(521)가 동작하여 슬롯(41)의 데이터 단자(D0-D7)에서 출력되어 양방향 버퍼부(42)의 양방향 버퍼(BF421)를 거쳐 인가되는 데이터는 통신 제어부(3) 데이터 단자(D0-D7)로 인가되지 않고 어드레스 발생부(52)의 래치(521)의 입력단자(D0-D7)로 인가된다.
그러므로 상기와 같이 래치(521)의 인에이블 신호가 인가되어 입력단자(D0-D7)로 인가되는 신호중에서 입력단자(D0-D3)에 해당하는 신호만이 출력단자(Q0-Q2)를 통해 출력되어 멀티플렉서/디멀티플렉서(53)의 입력단자(A-C)와 인히비트 단자(INH)로 인가된다.
따라서 멀티플렉서/디멀티플렉서(53)의 입력단자(A-C)로 인가되는 어드레스 신호에 따라 출력단자(X0-X7)중에서 하나의 출력단자만이 인에이블 되어 전자 제어부(1)의 전자 제어장치(ECU1-ECUn)를 선택할 수 있다.
그러므로 선택된 전자 제어부(1)의 전자 제어장치(ECU1-ECUn)와 컴퓨터 프로세서(2)간에 선택된 전자 제어장치(ECU1-ECUn)의 동작상태를 진단할 수 있는 데이터를 송/수신 할수 있게 된다.
그러나 전자 제어부(1)의 동작상태를 진단하기 위해 통신 제어부(3)를 통해 컴퓨터 프로세서(2)와 선택된 전자 제어부(1)의 전자 제어장치(ECU1-ECUn)간에 데이터 통신이 이루어질 경우, 슬롯(41)의 어드레스 단자(A0-A2)로 111의 값이 아닌 다른 해당하는 데이터가 통신 제어부(3)의 어드레스 단자(A0-A2)와 전자 제어장치 연결부(5)의 어드레스 발생부(52)의 AND게이트(NOR521)로 인가되므로 어드레스 발생부(52)의 래치(521)의 인에이블 단자(C)를 디스에이블(disable)시켜 동작이 되지 않도록 한다.
그러므로 양방향 버퍼부(42)의 양방향 버퍼(BF421)의 B측 단자(B1-B8)에서 출력되는 데이터나 통신 제어부(3)의 데이터 단자(D0-D7)에서 출력되는 데이터가 어드레스 발생부(52)의 래치(521)의 입력단자(D0-D7)로 인가되지 않고 데이터 송/수신동작이 이루어질 수 있도록 한다.
상기와 같이 동작상태를 판단하기 위해 해당하는 어드레스 신호를 이용하여 전자 제어부(1)의 해당 전자 제어장치(ECU1-ECUn)를 선택하면, 컴퓨터 프로세서(2)는 전자 제어부(1)의 선택된 전자 제어장치(ECU1-ECUn)로 필요한 데이터를 전송한다.
그리고 통신 제어부(3)의 동작에 필요한 펄스신호를 클럭단자(CLK)로 공급하기 위하여 클럭 발생부(6)가 동작한다..
상기 클럭 발생부(6)는 발진부(61)의 수정 진동자(XT611)와 NAND 게이트(NAND611, NAND612)의 동작에 의하여 소정의 주기를 갖는 신호가 발진되어 카운터(62)의 입력단자(A)로 인가된다.
그러므로 카운터(62)에서 통신 제어부(3)의 동작에 필요한 주기를 갖도록 발진된 신호의 주기를 조절하여 통신 제어부(3)의 클럭단자(CLK)로 출력하여 통신 제어부(3)의 동작 타이밍을 결정할 수 있도록 한다.
상기와 같은 동작을 통하여 전자 제어부(1)의 다수개의 전자 제어장치(ECU1-ECUn)중에서 하나의 전자 제어장치가 선택되어 데이터 통신 가능한 상태가 될 때, 컴퓨터 프로세서(2)에서 선택된 전자 제어장치(ECU1-ECUn)로 해당 데이터를 전송하는 동작은 다음과 같다.
컴퓨터 프로세서(2)에 필요한 데이타를 컴퓨터 연결부(4)의 슬롯(41)로 전송하면 상기 슬롯(41)의 라이트 단자(IOW)의 값은 액티브상태인 저레벨인 0상태가 되고, 리드단자(IOR)의 값은 비액티브 상태인 고레벨인1상태가 된다.
그러므로 리드단자(IOR)의 1의 값이 양방향 버퍼부(42)의 양방향 버퍼(BF421)의 방향단자(DIR)로 인가되어 양방향 버퍼(BF421)의 데이터 출력방향은 A측단자에서 B측단자로 된다.
그리고 컴퓨터 프로세서(2)는 컴퓨터 연결부(4)의 슬롯(41)의 어드레스 단자(A0-A2)를 통해 컴퓨터 프로세서(2)에서 선택한 통신속도와 송신 또는 수신동작을 선택할 수 있는 통신 제어부(3)의 어드레스 단자(A0-A2)로 출력한다.
따라서 통신 제어부(3)는 어드레스 단자(A0-A2)로 인가되는 어드레스 신호에 의해 통신속도와 송신동작을 선택하여 컴퓨터 프로세서(2)에서 해당 전자 제어장치(ECU1-ECUn)로 필요한 데이터를 전송할 수 있도록 한다.
그러므로 컴퓨터 프로세서(2)에서 컴퓨터 연결부(4)의 슬롯(41)로 출력되는 데이터는 슬롯(41)의 데이터 단자(D0-D7)에서 출력되어 컴퓨터 프로세서(2)에서 인가되는 데이터를 양방향 버퍼부(42)로 출력한다.
또한 양방향 버퍼부(42)의 양방향 버퍼(BF421)의 A측 입력단자(A1-A8)를 거쳐 B측 입력단자(B1-B8)로 출력되어 통신 제어부(3)의 데이터 단자(D0-D7)로 입력되어 통신 제어부(3)의 시프트 레지스터에 순차적으로 저장된다.
따라서 통신 제어부(3)의 시프트 레지스터에 저장된 데이터를 어드레스 단자(A0-A2)에 의해 선택된 통신속도로 송신단자(TXD)로 한 비트(bit)단위로 순차적으로 한 비트씩 출력되어 전자 제어장치 연결부(5)의 인터페이스부(51)를 통해 멀티플렉서/디멀티플렉서(53)의 입출력단자(X)로 인가된다.
그러므로 멀티플렉서/디멀티플렉서(53)의 입출력단자(X)로 인가된 데이터는 어드레스 발생부(52)의 동작으로 인하여 선택된 하나의 출력단자(X1-X7)를 통해 선택된 전자 제어장치(ECU1-ECUn)로 송신된다. 따라서 선택된 전자 제어장치(ECU1-ECUn)의 동작상태를 진단하기 위해 필요한 데이터를 선택된 전자 제어장치(ECU1-ECUn)로 송신할 수 있다.
또한 선택된 전자 제어장치(ECU1-ECUn)로부터 동작상태를 판단할 수 있는 필요한 데이터를 컴퓨터 프로세서(2)가 수신받기 위한 동작은 다음과 같다.
컴퓨터 프로세서(2)에서 선택된 전자 제어장치(ECU1-ECUn)의 데이터를 수신받기 위해 먼저 컴퓨터 프로세서(2)는 슬롯(41)의 라이트단자(IOW)의 값을 비액티브 상태인1로, 그리고 리드단자(IOR)의 값을 액티브 상태인 0으로 하여 통신 제어부(3)의 리드단자(IOR)를 인에이블시켜 데이터 판독동작을 수행할 수 있도록 한다.
그리고 동작 인에에블부(43)의 디코더(431)의 출력단자(Y3)의 값에 의하여 인에이블 상태에 있는 양방향 버퍼부(42)의 양방향 버퍼(421)의 방향단자(DIR)에 저레벨인 0값이 인가되므로 양방향 버퍼부(421)의 B측단자(B1-B8)에서 A측단자(A1-A8)로 인가되는 데이터가 전송될 수 있도록 전송방향이 가변된다.
그리고 컴퓨터 프로세서(2)는 슬롯(41)의 어드레스 단자(A0-A2)를 통해 통신 속도와 수신동작을 알 수 있는 어드레스 신호를 출력하여 통신 제어부(3)가 수신단자(RXD)를 통해 입력되는 데이터를 선택된 통신속도로 전송할 수 있도록 한다.
그러므로 상기와 값이 컴퓨터 프로세서(2)로 데이터가 전송될 수 있는 상태가 되면 전자 제어장치 연결부(5)의 어드레스 발생부(52)의 동작에 의한 멀티플렉서/디멀티플렉서(53)의 동작에 따라 선택된 전자 제어부(1)의 전자 제어장치(ECU1-ECUn)에서 출력되는 데이터는 멀티플렉서/디멀티플렉서(653)의 입출력단자(X)를 통해 인터페이스부(51)를 거쳐 통신 제어부(3)의 수신단자(RXD)로 수신되어 통신 제어부(3)의 내부 레지스터에 저장된다.
그리고 클럭 발생부(6)에서 발생되는 클럭신호(CLK)에 의해 레지스터에 저장되어 있는 데이터가 통신 제어부(3)의 데이터 단자(D0-D7)를 통해 양방향 버퍼부(42)를 거쳐 슬롯(41)의 데이터 단자(D0-D7)로 전송되어 컴퓨터 프로세서(2)로 수신될 수 있도록 한다.
따라서 상기와 같이 컴퓨터의 프로세서와 전자 제어장치간의 필요한 데이터 통신이 이루어지면, 컴퓨터의 프로세서에 내장되어 있는 자기 진단방법에 의해 수신되는 데이터를 이용하여 현재 동작중인 전자 제어장치의 동작상태를 판단할 수 있다.
그리고 자기 진단결과에 따른 출력 데이터를 출력용량에 관계없이 컴퓨터의 출력장치를 이용하여 언제든지 확인할 수 있으므로 이용자의 편의를 도모할 수 있다.
그러므로 상기와 같이 동작하는 이 발명의 효과는 설정되어 있는 동작을 수행할 수 있도록 해당하는 제어신호를 출력하는 제어장치의 동작상태를 진단하기 위한 별도의 자기 진단장치를 이용하지 않고 일반적으로 보편적으로 이용되고 있는 컴퓨터의 내부에 자기 진단동작을 수행할 수 있는 필요한 데이터가 통신될 수 있는 보드를 간단히 장착하여 원하는 제어장치의 동작상태를 진단할 수 있으므로 별도의 자기 진단장치를 구입하지 않아도 된다.
그리고 이용되는 컴퓨터의 마이크로 프로세서를 이용하여 자기 진단동작을 수행하므로 별도의 마이크로 프로세서를 구비할 필요가 없으므로 많은 원가절감을 실현한 수 있다.
그리고 진단동작을 실행하기 위한 전자 제어장치마다 서로 상이한 통신데이터를 저장하고 처리하기 위한 별도의 저장장치가 없이 이용되는 통신제어장치에 따라 원하는 상태로 통신할 수 있도록 되어 있으므로 새로운 저장장치를 개발해야 하는 부담감을 덜 수 있다.
그리고 컴퓨터의 출력장치를 이용하여 진단결과에 따른 데이터를 데이터 용량에 구애받지 않고 용이하게 확인할 수 있다.

Claims (7)

  1. 설정된 동작을 실행하기 위한 다수개의 제어장치중에서 선택된 하나의 제어장치의 동작상태를 진단하기 위해 필요한 데이터를 송/수신할 수 있도록 하기 위한 제어신호를 출력하는 컴퓨터 프로세서 수단과; 설정된 제어장치와 상기 컴퓨터 프로세서 수단간에 설정된 제어장치의 동작상태를 진단하기 위한 데이터의 송/수신동작을 제어하는 통신 제어수단과; 상기 컴퓨터 프로세서 수단과 상기 통신 제어수단 사이에 연결되어, 결정된 방향에 의해 입출력되는 데이터가 상기 컴퓨터 프로세서 수단 및 통신제어 수단으로 전송될 수 있도록 하고 데이터의 송/수신동작이 이루어질 수 있도록 신호를 출력하는 컴퓨터 연결수단과; 상기 통신 제어수단과 다수개의 제어장치 사이에 연결되어, 다수개의 제어장치중에서 동작상태를 진단하기 위한 제어장치를 선택하고, 선택된 제어장치에서 상기 통신 제어수단으로 해당 데이터를 송/수신할 수 있도록 하는 제어장치 연결수단으로 이루어져 있는 자기 진단동작을 위한 데이터 통신장치.
  2. 제1항에 있어서, 상기 통신 제어수단의 동작 타이밍을 설정하기 위한 클럭을 발생시키기 위한 클럭 발생수단을 더 포함하여 이루어지는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
  3. 제1항에 있어서, 상기 컴퓨터 연결수단은 상기 컴퓨터 프로세서 수단과 연결하여, 컴퓨터 프로세서 수단과 제어장치간의 통신동작이 이루어질 수 있도록 통신보드를 연결하기 위한 슬롯과; 상기 슬롯과 연결되어, 인가되는 신호에 따라 데이터의 전송방향이 가변되는 양방향 버퍼수단과; 상기 슬롯과 연결되어, 상기 양방향 버퍼수단과 통신 제어수단의 칩선택단자와 제어장치 연결수단의 인에이블상태를 제어하는 동작 인에이블 수단으로 이루어져 있는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
  4. 제3항에 있어서, 상기 양방향 버퍼수단은 게이트 단자로 인가되는 신호의 상태에 따라 동작상태가 제어되는 버퍼와, 상기 버퍼에서 출력되는 신호에 따라 인에이블 상태가 제어되는 양방향 버퍼로 이루어져 있는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
  5. 제3항에 있어서, 상기 동작 인에이블 수단은 디코더로 이루어져 있는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
  6. 제1항에 있어서, 상기 제어장치 연결수단은 데이터가 송/수신되는 인터페이스부와; 상기 컴퓨터 연결수단과 연결되어, 다수개의 제어장치중에서 하나의 제어장치를 선택할 수 있는 어드레스 신호를 출력하는 어드레스 발생수단과; 상기 어드레스 발생수단에서 출력되는 어드레스 신호에 의해 해당하는 출력단자를 인에이블시켜 선택된 제어장치와 통시동작이 이루어질 수 있도록 하는 수단으로 이루어져 있는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
  7. 제1항에 있어서, 상기 통신 제어수단은 컴퓨터 연결수단에서 인가되는 어드레스 신호에 의해 통신속도와 송/수신 동작을 결정하는 것을 특징으로 하는 자기 진단동작을 위한 데이터 통신장치.
KR1019930013923A 1993-07-22 1993-07-22 자기 진단동작을 위한 데이타 통신장치 KR0174008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013923A KR0174008B1 (ko) 1993-07-22 1993-07-22 자기 진단동작을 위한 데이타 통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013923A KR0174008B1 (ko) 1993-07-22 1993-07-22 자기 진단동작을 위한 데이타 통신장치

Publications (2)

Publication Number Publication Date
KR950004780A KR950004780A (ko) 1995-02-18
KR0174008B1 true KR0174008B1 (ko) 1999-04-01

Family

ID=19359813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013923A KR0174008B1 (ko) 1993-07-22 1993-07-22 자기 진단동작을 위한 데이타 통신장치

Country Status (1)

Country Link
KR (1) KR0174008B1 (ko)

Also Published As

Publication number Publication date
KR950004780A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US5963979A (en) System for updating inactive system memory using dual port memory
US6279048B1 (en) System wake-up based on joystick movement
EP0518488A1 (en) Bus interface and processing system
GB2350706A (en) Debugging semiconductor integrated circuit device with processor
US20060178804A1 (en) Control device for a motor vehicle and communication method therefor
KR950007885B1 (ko) 인터럽트 요구 발생장치 및 방법
KR100314413B1 (ko) 내부상태확정장치및집적회로카드
KR0174008B1 (ko) 자기 진단동작을 위한 데이타 통신장치
US20070294583A1 (en) Device and Method for Analyzing Embedded Systems for Safety-Critical Computer Systems in Motor Vehicles
EP0833341A2 (en) Circuit for controlling writing data to memory
US5428623A (en) Scannable interface to nonscannable microprocessor
MXPA02009213A (es) Sistema, metodo y aparato de interfaz de comunicacion.
KR200343611Y1 (ko) 시스템메인보드의통합시피유보드
KR960016272B1 (ko) 이중화프로세서의 에러 감지/처리 장치 및 그 방법
KR950014084B1 (ko) 메모리의 데이타 판독 장치
JP3158425B2 (ja) マイクロコンピュータ
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH07168740A (ja) ウォッチドッグ方法
JP3922731B2 (ja) 遊技機制御用ワンチップマイクロコンピュータ
JP3433824B2 (ja) パルス入出力回路の故障検出装置
JPH03296146A (ja) プログラム開発支援装置
KR100304932B1 (ko) 버스사이클 안정화 장치
KR100531729B1 (ko) 피씨 병렬포트를 이용한 주변기기와의 인터페이스 장치 및그 방법
JPH0451308A (ja) キーボード
JP2861673B2 (ja) Rom読取制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee