KR0172417B1 - 불휘발성 반도체 메모리장치의 프로그램 및 소거전압 인가방법 및 회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

불휘발성 반도체 메모리장치의 프로그램 및 소거전압 인가방법 및 회로.

2. 발명이 해결하려고 하는 기술적 과제

셀의 스트레스를 줄일 수 있는 불휘발성 반도체 메모리 장치의 프로그램 및 소거전압 인가방법 및 그에 따른 전압발생 회로를 제공함에 있다.

3. 발명의 해결방법의 요지

프로그램 동작과 프로그램 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 프로그램 전압 인가방법은, 프로그램 동작의 수행시 프로그램 횟수의 증가시마다 프로그램 전압을 소정 전압의 범위내에서 순차적으로 증가시켜 인가하되, 상기 프로그램 전압을 펄스형태로 발생시켜 상기 메모리의 워드라인에 제공하는 것을 특징으로 한다.

4. 발명의 중요한 용도

콤퓨터등에 사용되는 영구 메모리.

Description

불휘발성 반도체 메모리장치의 프로그램 및 소거전압 인가방법 및 회로

제1a도는 종래의 셀프 부스팅 방법에 따른 프로그램 모우드시의 전압인가를 설명하기 위해 제시된 회로도.

제1b도는 종래의 로칼 부스팅 방법에 따른 프로그램 모우드시의 전압인가를 설명하기 위해 제시된 회로도.

제2a 및 2b도는 종래 기술의 프로그램 및 프로그램 금지방법에 따라 형성되는 채널 포텐셜을 설명하기 위해 제시된 메모리 셀의 수직 구조도.

제3도는 일반적인 낸드 형 플래쉬 메모리의 워드라인 및 비트라인의 레이아웃을 보여주는 도면.

제4도는 제3도의 레이아웃을 (x)방향으로 절단한 수직 단면도.

제5도는 본 발명에 따른 프로그램 및 소거전압을 발생하기 위한 고전압 발생회로의 블록도.

제6도는 제5도중 특정부분에 대한 일실시예의 구체 회로도.

제7도는 본 발명의 실시예에 따른 고전압 발생 파형을 관련회로들과 함께 설명하기 위해 도시된 동작 타이밍도.

본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로 특히 불휘발성 반도체 메모리 장치의 프로그램 및 소거전압 인가방법 및 그에 따른 전압발생 회로에 관한 것이다.

일반적으로, 낸드형 플래쉬 EEPROM등과 같은 불휘발성 반도체 메모리 장치의 메모리 셀 어레이는 고밀도의 집적화를 위해 행과 열의 매트릭스형으로 배열된 다수의 낸드 셀 스트링으로 이루어져 있으며, 각 낸드 셀 스트링내의 메모리 셀은 플로팅 게이트형의 모오스 트랜지스터로 구성되어 있다.

이러한 메모리에서의 프로그램 동작은 선택된 메모리 셀의 플로팅 게이트상에 존재하는 콘트롤 게이트에 전원전압보다 통상적으로 높은 프로그램 전압(이하 Vpgm, 예를들어 약 18Volt의 전압)를 가하고, 셀의 기판에는 접지전압, 예를들어 0Volt를 인가함에 의해 달성되어진다. 왜냐하면, 그에 따라 상기 기판에서 상기 플로팅 게이트로 전자가 주입되어 선택된 메모리 셀은 양의 드레쉬 홀드 전압을 가지기 때문이다.

한편, 메모리 셀에 프로그램된 데이터를 소거하는 소거동작에서는 통상적으로 기판에 고전압의 소거전압(이하 Vera, 약 20Volt)이 가해지고, 선택된 셀의 콘트롤 게이트에 0볼트가 가해짐에 따라 셀의 플로팅 게이트에서 기판으로 전자가 방출되어 선택된 메모리 셀은 음의 드레쉬 홀드 전압을 가진다.

이와 같은 프로그램 또는 소거동작시 선택된 셀 트랜지스터들이 단 한번의 모우드 동작에 의해 원하는 드레쉬 홀드 전압 Vth분포를 가지는 경우에 매우 드물다. 따라서, 프로그램이나 소거가 덜된 셀이 존재를 고려하여 재차 여러 번의 해당 동작 모우드가 반복적으로 실시된다. 이 경우에 여러 번 반복적으로 인가되는 고전압에 기인하여 프로그램 동작에서는 이미 프로그램된 셀의 Vth가 점점 더 포지티브(positive)쪽으로 이동하는 과 프로그램(over-program)문제가 있게된다.

이러한 문제를 방지하기 위한 종래의 방법중의 하나는 제1a도에 나타난 바와같이, 한번의 프로그램 동작 실행 후에 검증(verify)구간을 두어 이미 원하는 Vth값을 가지는 셀에 대해서는 재 프로그램을 금지시켜 더 이상 프로그램되지 않도록 하고, 프로그램이 덜된 셀에 한해서만 재차 프로그램을 진행시키는 방법이 알려져 있다. 제1a도에는 종래의 셀프 부스팅 방법에 따른 프로그램 모우드시의 전압 인가를 설명하기 위해 제시된 회로도가 나타나 있다.

제1a도를 참조하면, 페이지 단위로 메모리 셀을 프로그램하는 경우가 선택된 셀의 선택된 비트라인에는 0볼트가 가해지고, 비 선택된 비트라인에는 전원전압 Vcc이 가해진다. 또한, 선택된 워드라인에는 Vpgm, 예를들어 약 18Volt의 전압이 인가되고, 비 선택된 워드라인들에는 약 10볼트의 패스전압이 인가되며, 셀의 기판에는 접지전압이 인가된다. 이에 의해, 전체 워드라인들이 Vpass나 Vpgm전압으로 상승함에 따라 콘트롤 게이트가 각기 상기 워드라인들에 연결된 셀들의 채널(channel) 전위도 상승하게 된다. 이를 셀프 부스팅(self boosting)이라 한다.

여기서, 선택된 비트라인은 0볼트이므로 선택된 셀의 채널은 SSL을 통해 0볼트로 되고 이에 따라 셀A는 콘트롤 게이트와 채널간의 전압차이로 인해 프로그램된다. 반면에 비선택된 비트라인은 전원전압이 인가되므로 셀B의 채널전압이 상승되고, SSL은 오프가 되어 부스팅된 전압은 그대로 프로그램동안 유지된다. 이러한 것을 보다 상세히 설명하기 위해 제2도를 참조한다. 제2a도 및 제2b도는 종래기술의 프로그램 및 프로그램 금지방법에 따라 형성되는 채널 포텐셜을 설명하기 위해 제시된 메모리 셀의 수직 구조도이다. 제2b도에서, 선택된 셀의 게이트 전압과 채널전압간의 차이로서는 상기 플로팅 게이트내로 전자가 주입될 수 없다. 이로써 제2a도와 같이 선택된 셀만을 프로그램하고, 제2b도와 같이 프로그램된 셀의 재 프로그램을 방지할 수 있게되는 것이다. 상기의 방법에서 Vpass전압을 더 높이면 프로그램 금지 측면에서는 더 좋은 결과를 얻을 수 있지만 프로그램하고자 할 셀들은 상기 패스전압 Vpass에 의해 Vth가 포지티브쪽으로 이동하는 패스 스트레스(Vpass stress)를 받게된다. 반대로 Vpass전압을 낮추면 선택 스트링내의 셀들이 받는 스트레스를 줄일 수 있지만 금지시킬 셀의 채널 전압이 낮아져 비선택 셀의 Vth가 포지티브로 이동하는 프로그램 스트레스(Vpgm stress)를 받는 문제점이 있다. 결국 Vpass전압의 선택 폭은 매우 좁아지는 것이다. 상기의 방법을 실행함에 있어서도, 일단 프로그램이 덜된 셀은 여러 번의 프로그램을 반복 시도하여도 원하는 Vth분포를 잘 갖지 않는 것으로 판명되었다.

따라서, 이를 다시 개선한 방법으로서, 프로그램 사이클이 반복될 때마다 인가해주는 프로그램 전압을 고전압 발생회로에 의해 일정한 전압만큼 단계적으로 높여주는 방법이 제1b도로서 개발되었는데, 이는 1995년 ISSCC논문 A 3.3V 32Mb NAND FLASH Memory with Incremental Step Pulse Programming Scheme에 비교적 상세히 개시되어 있다. 제1b도는 종래의 로칼 부스팅 방법에 따른 프로그램 모우드시의 전압인가를 설명하기 위해 제시된 회로도이다.

여기서, 부스팅되는 과정에서 알파 파티클을 맞는 경우가 있는데, 이것은 채널에 쌓여 있던 전하가 파티클의 영향으로 변화되어 채널의 전압이 낮아지는 현상을 유발시킨다. 따라서, 낮아진 채널 전압으로 인하여 프로그램 금지시킬 셀내의 전압차가 전자주입을 야기시킬 수 있다.

제1a도에서 알파 파티클을 셀B가 맞는 경우, 전체 셀의 수(가령 16cell)가 크다면 전하의 변화는 채널이 공통으로 연결되어 있으므로, 제1b도의 경우보다는 작다. 제1b도에서는 셀 C를 프로그램 금지하려고 할 때 셀C에 인접한 양쪽 셀은 오프로 된다. 부스팅 과정에서 셀 C의 채널은 다른 채널에 비해 높은 전압이 되어 프로그램을 방지하게 된다. 그러나 알파 파티클이 부스팅 과정에서 셀C를 지난다면 전하의 변화는 셀C에만 집중되므로 프로그램이 될 확률이 높아진다. 또한, 소거를 하는 경우는 비선택 워드라인을 플로팅 시키므로 이곳에 알파 파티클이 지날시 게이트의 전압이 낮아져 원하지 않는 페이지의 소거가 일어날 수 있다. SER와 유사한 문제를 발생시키는 또 다른 파라메타(parameter)는 다수의 스트링이 어레이 형태로 구성될 때 인접한 스트링과 스트링 사이의 누설 전류이다.

메모리 셀의 집적도가 높아짐에 따라 스트링간의 간격은 줄어들게 된다. 제3도에 일반적인 낸드 형 플래쉬 메모리의 워드라인 및 비트라인의 레이아웃을 보여주는 도면이 도시되어 있고, 제4도에는 제3도의 레이아웃을 (x)방향으로 절단한 수직 단면도가 나타나 있다. 제4도에서, 채널의 (A)와 (B)사이에 있는 필드(field)는 채널간의 전류의 흐름을 막기 위한 것인데, 프로그램을 하는 경우 워드라인(poly 2)에 인가된 전압(Vpgm)에 의해 필드 주변에 전하가 모여 필드부분에 마치 MOS와 같은 역할을 함으로써 약간의 전류가 흐르게 된다. 이러한 누설전류는 스트링간의 간격이 줄어듬에 따라 필드폭이 줄어들어 증가한다. 그러므로, 프로그램 금지시의 부스팅된 전압으로 상승된 채널(B)의 전압은 채널(A)로의 손실이 생겨 프로그램 스트레스를 받게 된다.

요약하면, 상기한 바와 같이, 종래의 프로그램 및 소거전압 인가방법은 고전압 발생회로에서 발생되는 제7도의 Vpgm'과 같은 신호 파형을 메모리 셀의 워드라인에 일정구간(예를들면 30㎲)동안 인가하여 프로그램을 수행시키고, 프로그램이 덜 되었으면 상기 Vpgm' 신호의 레벨을 △V(예를들면 0.5V)만큼 올려 다시 프로그램 동작을 시키는 것이다. 따라서, 이러한 종래의 방법으로 프로그램을 행할 때 상기한 SER등의 문제가 발생할 경우 선택된 셀은 프로그램 구간동안 계속해서 과도한 스트레스를 받는 문제점이 있다. 예를들어, 프로그램 한 구간의 길이가 30㎲라고 할 때 이 구간의 앞부분에서 알파 파티클을 맞는다면 이후의 프로그램 구간에서 계속해서(약 30㎛동안) 스트레스를 받는다는 것이다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 프로그램 및 소거전압 인가방법을 제공함에 있다.

본 발명의 다른 목적은 셀의 스트레스를 줄일 수 있는 불휘발성 반도체 메모리 장치의 프로그램 및 소거전압 인가방법 및 그에 따른 전압발생 회로를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명의 방법에 따르면, 프로그램 동작과 프로그램 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 프로그램 전압 인가방법은 프로그램 동작의 수행시 프로그램 횟수의 증가시마다 프로그램 전압을 소정 전압의 범위내에서 순차적으로 증가시켜 인가하되, 상기 프로그램 전압을 펄스형태로 발생시켜 상기 메모리의 워드라인에 제공하는 것을 특징으로 한다.

상기의 방법을 위해, 본 발명에 따른 회로는 고전압을 발생시키는 차아지 펌프, 상기 차아지 펌프로부터 발생된 전압의 레벨을 검출하고 프로그램 루프 검출기의 출력에 의해 제어되는 레벨 검출기, 상기 레벨 검출기의 출력전압과 인가되는 기준전압을 비교하는 비교부, 상기 비교부의 출력 비교신호에 응답하여 상기 차아지 펌프의 동작을 제어하는 제어부, 및 상기 차아지 펌프로부터 발생된 전압을 미리 설정된 카운팅 주기에 맞추어 펄스형태로 출력시켜 이를 프로그램 또는 소거전압으로서 생성하는 출력전압 정형부를 가짐을 특징으로 한다.

이하 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

본 발명에서의 - 1.8볼트의 드레쉬홀드 전압을 가지는 디플레숀 모우드의 N채널트랜지스터들(이하 D형 트랜지스트들이라 칭함)과 약 0.7볼트의 드레쉬홀드 전압을 가지는 인한스멘트 모우드의 N채널 모오스 트랜지스터들(이하 N형 트랜지스터들이라 칭함)과 약-0.9볼트의 드레쉬홀드 전압을 가지는 P채널 모오스 트랜지스터들(이하 P형 트랜지스터들이라 칭함)이 사용된다.

제5도는 본 발명에 따른 프로그램 및 소거전압을 발생하기 위한 고전압 발생회로의 블록도이다. 또한, 제6도에는 제5도중 특정부분에 대한 일실시예의 구체회로도가 도시되고, 제7도는 본 발명의 실시에에 따른 고전압 발생 파형을 관련회로들과 함께 설명하기 위해 도시된 동작 타이밍도이다.

제5도를 참조하면, 고전압을 발생시키는 차아지 펌프201, 상기 차아지 펌프201로부터 발생된 전압의 레벨을 검출하고 프로그램 루프 검출기 207의 출력에 의해 제어되는 레벨 검출기202, 비교부204, 상기 비교부 204의 출력신호에 응답하여 상기 차아지 펌프201의 동작을 제어하는 제어부205, 및 상기 차아지 펌프201로부터 발생된 전압을 미리 설정된 카운팅 주기에 맞추어 펄스형태로 출력시켜 이를 프로그램 또는 소거전압으로서 생성하는 출력전압 정형부 206는 고전압 발생기를 구성한다.

상기 제5도중 상기 차아지 펌프201, 레벨 검출기202, 비교부204, 및 제어부205의 구체회로도는 제6도에 도시되어 있다. 제6도를 참조하면, 상기 차아지 펌프201는 소거나 프로그램 동작중 고전압 제어부205로부터 차아지 펌핑신호 ΦPpgm와 그 상보신호에 응답하여 예비 프로그램 전압 Vpgm'을 발생하는 작용을 한다. 상기 차아지 펌프201는 차아지 펌핑방식을 사용하면서 전원공급전압 Vcc보다 높은 고전압의 프로그램전압 Vpgm을 발생하기 위한 통상의 회로이다. 상기 차아지 펌프는 노오드(1)에 Vcc-Vth의 초기전압을 제공하기 위한 N형 트랜지스터(17)와, 노오드(1)와 출력 노오드(2) 사이에 채널들이 직렬로 접속된 N형 트랜지스터들(11)~(16)과, 이 N형 트랜지스터들(11)~(16)의 게이트들에 각각 접속된 모오스 캐패시터들(3)~(8)로 구성된다. 상기 N형 트랜지스터들(11)~(16)의 게이트들은 이들의 드레인들과 각각 접속되어 있고, 홀수번째 모오스 캐패시터들(3, 5, 7)의 드레인 소오스 공통점들과 짝수번째 모오스 캐패시터들(4, 6, 8)의 드레인 소오스 공통점들은 상기 차아지 펌핑신호ΦPpgm와 이 상보신호에 각각 접속되어 있다.

상기 차아지 펌프201의 출력 노오드(2)와 전원공급전압 Vcc사이에 D형 트랜지스터DT의 채널이 직렬로 접속되어 있고, 상기 D형 트랜지스터의 게이트 및 드레인은 프로그램 제어신호와 전원공급전압Vcc에 각각 접속되어 있다. 상기 D형 트랜지스터는 프로그램동작 종료시 상기 차아지 펌프201로부터의 예비 프로그램 전압 Vpgm'을 전원공급전압Vcc로 방전하는 작용을 한다.

프로그램동작중 예비 프로그램전압 Vpgm'을 순차적으로 증가하기 위한 레벨 검출기202는 상기 출력노오드(2)에 접속된다. 상기 검출기202는 기준전압Vss 예컨데 접지전압과 출력노오드(2)사이에 N형 트랜지스터(31)의 채널과 저항들R1~R8과 Rd과 Ru이 직렬로 연결되어 있고, 상기 N형 트랜지스터(31)의 게이트는 인버어터(32)를 통해 프로그램 제어신호와 접속된다. 상기 저항들 R8~1사이에는 트랜지스터들(33-39)의 채널들이 각각 연결되어 있다. 상기 트랜지스터들 (33) ~(39)의 게이트들은 상기 프로그램 루프 검출기207의 출력신호들 TRMpgm1-8이 각각 접속되어 있다. 상기 트랜지스터들은 상기 저항들 R1-8을 순차로 바이패스하기 위한 바이패스수단들이다.

비교부204는 프로그램 동작중 상기 접속노오드(N2)의 전압과 기준전압Vpref을 비교하는 작용을 한다. 상기 비교부204는 기준전압Vss와 공통노오드(46)사이에 트랜지스터(66)의 채널이 접속되고 이 트랜지스터(66)의 게이트는 인버어트(67)를 통해 프로그램 제어신호가 접속된다. 전원공급전압Vcc와 상기 공통노오드(46)사이에는 P형 트랜지스터(69)와 N형 트랜지스터(64)의 채널들이 직렬로 접속된 제1가지와 P형 트랜지스터(68)와 N형 트랜지스터(62)의 채널들이 직렬로 접속된 제2가지가 병렬로 접속되어 있다. 상기 P형 트랜지스터들(68, 69)의 게이트들은 공통으로 접속된다. 상기 N형 트랜지스터(64)의 게이트에 상기 기준전압Vpref이 인가된다. 상기 비교부60는 전압Vd Vpref 일때 L상태를 출력하고 Vd Vpref 일때 H상태를 출력한다.

고전압 제어부205는 상기 비교부204와 상기 차아지 펌프201사이에 접속되고 상기 예비 프로그램 전압 Vpgm'이 소정의 일정 전압레벨을 유지하도록 제어하는 작용을 한다. 상기 제어부205는 상기 비교부204의 출력단에 한 입력단자에 접속되고 프로그램 제어신호가 인버어터(72)를 통해 타 입력단자에 접속된 낸드게이트(74)를 가지고 있다. 낸드게이트들(78)와 (80)의 제1입력단자들은 상기 낸드게이트(74)의 출력을 인버어터(76)를 통해 입력하고 이들의 제2입력단자들은 도시하지 아니한 링발진기로부터의 클럭펄스와 Φ_P를 각각 입력한다.

(는 Φ_P의 상보신호임) 상기 클럭펄스는 8MHZ의 주파수를 갖는다. 상기 낸드게이트들(78)과 (80)의 출력들은 인버어트들(82)과 (84)을 통해 차아지 펌프신호 ΦPpgm와 이 상보신호를 각각 출력한다.

Vd Vpref일때 상기 고전압 제어부205는 비활성화되고 Vd Vpref일때 활성화된다. 그러므로 프로그램전압 Vpgm'이 증가할 때 Vd도 증가한다. 따라서 고전압 제어부205는 비활성화되고 이에 의해 차아지 펌프201는 예비 프로그램전압Vpgm을 감소시킨다. 마찬가지로 예비 프로그램 전압Vpgm'이 감소하면, 상기 차아지 펌프201는 상기 예비 프로그램전압Vpgm'을 증가시킨다. 그러므로 상기 프로그램전압Vpgm은 설정된 전압레벨을 유지하며, 상기 출력전압 정형부206의 게이팅 동작에 의해 펄스형태로 출력된다.

제5도에서, 상기 출력전압 정형부206내의 카운터C1는 반도체 회로에서 일반적으로 널리 사용되고 있는 발진기 및 다수의 플립플롭(filp-flop)회로로 구성되며, 제7도의 Q3신호와 같은 다수의 펄스를 만들어 낸다. 상기 펄스의 폭은 종래기술의 프로그램 구간보다 짧게(예를들면 10㎲)만들어 진다. 따라서, 낸드 게이트 N1는 상기 예비 프로그램 전압과 상기 신호Q3를 수신하여 낸드 응답을 발생한다. 인버터 I1는 상기 낸드 게이트N1의 출력을 반전시키는 작용을 한다. 따라서, 본 발명에서는 제7도의 파형Vpgm'을 상기 출력전압 정형부206에 의해 정형하여 파형Vpgm을 프로그램 전압 또는 소거전압으로서 발생한다. 따라서, 제7도의 Vpgm'로 종래기술에서 프로그램 동작을 수행할 때 ①구간의 앞쪽에서 SER이나 누설전류가 발생하였을 경우 남은 시간동안 계속해서 스트레스를 받게되는 문제를 본 발명에서는 해소하는 것이다. 즉, 제7도의 펄스형태의 파형 Vpgm을 인가하여 종래에 비해 셀의 스트레스를 줄일 수 있는 것이다. 제7도의 구간②에서 SER문제가 발생하였다면, 본 발명에서는 단지②구간에만 한정될 뿐 이후 ③, ④구간에는 영향을 미치지 않는다.

누설전류의 경우도 구간②에서의 전압의 손실이 커지기전에 복구하고 다시 프로그램 전압을 인가하는 ③, ④구간이 반복됨으로써 누설전류에 의한 Vpgm스트레스를 줄일 수 있는 효과가 있다.

상기한 제5도의 고전압 발생기는 프로그램 동작과 프로그램 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 프로그램 전압 인가시 또는 이와 유사한 소거 모우드시에 사용가능하며, 프로그램 동작의 수행시 프로그램 횟수의 증가시마다 프로그램 전압을 소정 전압의 범위내에서 순차적으로 증가시켜 인가하되, 상기 프로그램 전압을 펄스형태로 발생시켜 상기 메모리의 워드라인에 제공하는 고전압 발생기임을 알 수 있다.

전술한 바와같이 본 발명에 따른 방법 및 회로는 메모리 셀의 소거나 프로그램 동작모우드에서 필요한 고전압을 펄스형태로 발생시키므로 셀의 과도한 스트레스를 방지하는 효과가 있어 제품의 신뢰성을 높일 수 있는 이점이 있다.

Claims (3)

1. 프로그램 동작과 프로그램 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 프로그램 전압 인가방법에 있어서, 프로그램 동작의 수행시 프로그램 횟수의 증가시마다 프로그램 전압을 소정 전압의 범위내에서 순차적으로 증가시켜 인가하되, 한주기의 프로그램 전압마다 다수의 펄스형태로 발생시켜 상기 메모리의 워드라인에 제공하는 것을 특징으로 하는 방법.
2. 불휘발성 반도체 메모리의 고전압 발생회로에 있어서, 고전압을 발생시키는 차아지 펌프, 상기 차아지 펌프로부터 발생된 전압의 레벨을 검출하고 프로그램 루프검출기의 출력에 의해 제어되는 레벨 검출기, 상기 레벨 검출기의 출력전압과 인가되는 기준전압을 비교하는 비교부, 상기 비교부의 출력 비교신호에 응답하여 상기 차아지 펌프의 동작을 제어하는 제어부, 및 상기 차아지 펌프로부터 발생된 전압을 미리 설정된 카운팅 주기에 맞추어 펄스형태로 출력시켜 이를 프로그램 또는 소거전압으로서 생성하는 출력전압 정형부를 가짐을 특징으로 하는 회로.
3. 소거 동작과 소거 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 소거 전압 인가방법에 있어서, 소거 동작의 수행시 소거 횟수의 증가시마다 소거전압을 소정 전압의 범위내에서 순차적으로 증가시켜 인가하되, 상기 소거전압을 펄스형태로 발생시켜 상기 메모리의 워드라인에 제공하는 것을 특징으로 하는 방법.