KR0171975B1 - 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판 - Google Patents

게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판 Download PDF

Info

Publication number
KR0171975B1
KR0171975B1 KR1019950068151A KR19950068151A KR0171975B1 KR 0171975 B1 KR0171975 B1 KR 0171975B1 KR 1019950068151 A KR1019950068151 A KR 1019950068151A KR 19950068151 A KR19950068151 A KR 19950068151A KR 0171975 B1 KR0171975 B1 KR 0171975B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
gate
ball grid
grid array
Prior art date
Application number
KR1019950068151A
Other languages
English (en)
Other versions
KR970058438A (ko
Inventor
이상국
홍인표
김용
최재호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950068151A priority Critical patent/KR0171975B1/ko
Publication of KR970058438A publication Critical patent/KR970058438A/ko
Application granted granted Critical
Publication of KR0171975B1 publication Critical patent/KR0171975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 볼 그리드 어레이용 인쇄회로기판에 관한 것으로, 성형 공정시 인쇄회로기판과 성형 금형의 게이트가 접하는 부분을 제거함으로써, 상기 인쇄회로기판의 상부면 상에 도포된 솔더 레지스트(solder resist)와 성형 수지간의 강한 결합력에 의해 디게이팅(degating)시에 발생되는 성형 수지와 인쇄회로기판간의 박리현상(delamination)을 방지할 수 있는 특징을 갖는다.

Description

게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판
제1도는 종래 기술에 의한 볼 그리드 어레이용 인쇄회로기판을 나타내는 평면도.
제2도는 제1도의 인쇄회로기판을 적용하여 성형 공정이 진행되는 상태를 나타내는 단면도.
제3도는 성형 공정이 완료된 후 컬 블록(cull block)이 제거된 상태의 인쇄회로기판을 나타내는 평면도.
제4도는 본 발명에 의한 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판을 나타내는 평면도.
제5도는 제4도의 인쇄회로기판을 적용하여 성형 공정이 진행되는 상태를 나타내는 단면도.
제6도는 성형 공정이 완료된 후 컬 블록이 제거된 상태의 인쇄회로기판을 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 12 : 본딩 패드
30 : 본딩 와이더 52 : 금 도금막
54 : 회로 패턴 60 : 슬릿
70 : 가이드 홀 80 : 캐비티(cavity)
100,200 : 인쇄회로기판 152 : 홈
300,500 : 상부 성형 금형 400,600 : 하부 성형 금형
410,510 : 포트(pot) 420,520 : 플런저(plunger)
430,530 : 런너(runner) 440,540 : 게이트(gate)
700,800 : 성형 공정이 완료된 인쇄회로기판 스트립
710,810 : 패키지 몸체
본 발명은 볼 그리드 어레이용 인쇄회로기판에 관한 것으로, 더욱 상세하게는 성형 공정시 인쇄회로기판과 성형 금형의 게이트가 접하는 부분을 제거함으로써, 상기 인쇄회로기판의 상부면 상에 도포된 솔더 레지스트(solder resist)와 성형 수지간의 강한 결합력에 의해 디게이팅(degating)시에 발생되는 성형 수지와 인쇄회로기판간의 박리 현상(delamination)을 방지할 수 있는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판에 관한 것이다.
통상의 패키지는 리드프레임을 적용하여, 그 리드프레임의 다이 패드의 상부면에 칩을 접착하고, 그 칩 상에 형성된 본딩 패드들과 상기 리드프레임의 내부리드들을 각기 본딩 와이어로 전기적 연결하는 구조를 갖는다.
그러나, 소위 볼 그리드 어레이 패키지(ball grid array package)는 패턴닝(patterning)된 인쇄회로기판을 적용하여 칩과 전기적 연결하는 구조를 갖는다.
따라서, 상기 볼 그리드 어레이 패키지는 랜드 패턴 등과 같은 풋프린트(footprint) 영역이 적기 때문에 고집적 실장이 가능하고, 외부 단자와 연결되는 리드 대신 솔더 볼을 사용함으로써, 검사나 리드의 휨 또는 비틀림 등으로 인한 수율 손실이 적고, 반복적인 조립 공정 및 큰 배치 공차로 인하여 제품의 생산량을 증가시킬 수 있으며, 종래의 실장 장치를 사용함으로써, 장비의 추가적인 도입이 요구되지 않는 장점이 있다.
제1도는 종래 기술에 의한 볼 그리드 어레이용 인쇄회로기판을 나타내는 평면도이다.
제1도를 참조하면, 종래 기술에 의한 볼 그리드 어레이용 인쇄회로기판(100)은 칩이 실장되는 실장면(20)과 그 실장될 칩의 본딩 패드들에 각기 대응되어 전기적 연결되는 회로 패턴들(54)를 구비하고 있다.
또한, 그 인쇄회로기판(100)의 각 측면에 이송 수단에 의해 이송될 수 있도록 가이드 홀(70)들이 소정 간격을 두고 형성되어 있으며, 그 인쇄회로기판(100)상에 실장될 칩과 전기적 연결된 후 성형 공정이 진행되는 경우에 있어서, 성형 금형의 게이트와 접하는 하부면 상에 금 도금막(52)이 형성되어 디게이트(degate) 공정시 성형 수지와 상기 인쇄회로기판(100)이 용이하게 분리되도록 함으로써, 패키지 몸체와 상기 인쇄회로기판(100)간의 박리를 방지할 수 있는 구조를 갖는다.
제2도는 제1도의 인쇄회로기판을 적용하여 성형 공정이 진행되는 상태를 나타내는 단면도이다.
제2도를 참조하면, 본딩 와이어(30)에 의해 전기적 연결이 완료된 인쇄회로기판(100)은 상부 성형 금형(300)과 하부 성형 금형(400)의 캐비티에 탑재되어 있다.
그리고, 상기 하부 성형 금형(400)이 소정 부분에 포트(410)가 형성되어 있으며, 그 포트(410)내에 플런저(420)가 설치되어 그 포트(410)내에 공급된 성형 수지를 가압하여 상기 포트(410)의 좌우 측에 형성된 런너(430)와 게이트(440)를 통해서 상기 캐비티로 그 성형 수지를 주입할 수 있는 구조를 갖는다.
여기서, 상기 전기적 연결 부분을 좀 더 상세히 설명하면, 인쇄회로기판(100)의 상부 면과 칩(10)이 하부 면이 접착제에 의해 접착되어 있으며, 그 칩(10)의 본딩 패드들(12)과 각기 대응된 회로 패턴들이 본딩 와이어(30)에 의해 각기 전기적 연결된 구조를 갖는다.
그리고, 상기 인쇄회로기판(100)과 상기 게이트(440)가 접하는 부분의 하부면상에 금 도금막(52)이 형성되어 전술된 바와 같이 성형 수지와 인쇄회로기판(100)간의 분리가 용이하게 되어 있다.
제3도는 성형 공정이 완료된 후 컬 블록이 제거된 상태의 인쇄회로기판을 나타내는 평면도이다.
제3도를 참조하면, 제2도의 전기적 연결 부분을 포함하는 소정 부분, 즉 성형 금형의 캐비티(710)에 내재된 부분이 성형 수지에 의해 성형된 패키지 몸체(710)가 연 배열된 구조이다.
이와 같은 종래 기술에 의한 인쇄회로기판은, 그 인쇄회로기판과 패키지 몸체간의 분리를 방지하기 위해 성형 금형의 게이트와 접하는 부분에 금 도금막을 형성시켜야 하기 때문에 볼 그리드 어레이 제조 단가를 상승시키는 요인인 동시에 제조 공정이 복잡해지는 단점을 가지고 있다.
따라서 본 발명의 목적은 성형 금형의 게이트와 접하는 인쇄회로기판의 부분을 제거하여, 디게이팅시 발생되는 인쇄회로기판과 패키지 몸체간이 박리를 방지하기 위해 종래의 인쇄회로기판과 성형 금형의 게이트가 접하는 부분에 금 도금막을 함으로써 패키지의 제조 단가의 상승과 제조 공정이 복잡해지는 단점을 제거할 수 있는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판을 제공하는데 있다.
상기 목적을 달성하기 위하여, 칩이 실장되는 실장면과, 그 실장면에 실장될 칩의 본딩 패드들에 각기 대응되는 회로 패턴들을 포함하는 인쇄회로기판이 성형 금형의 게이트와 접하는 부분에 홈이 형성된 것을 특징으로 하는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제4도는 본 발명에 의한 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판을 나타내는 평면도이다.
제5도는 제4도의 인쇄회로기판을 적용하여 성형 공정이 진행되는 상태를 나타내는 단면도이다.
제6도는 성형 공정이 완료된 후 컬 블록이 제거된 상태의 인쇄회로기판을 나타내는 평면도이다.
제4도 내지 제6도를 참조하면, 본 발명에 의한 인쇄회로기판(200)은 종래 기술의 제1도 인쇄회로기판(100)과 달리 성형 금형(500),(600)의 게이트(540)와 접하는 부분에 홈(152)이 형성되어 있는 구조 외에는 종래 기술에 의한 인쇄회로기판(100)과 동일한 구조를 갖는다.
여기서, 상기 홈(152)의 크기는 상기 게이트(540)의 크기보다는 같거나 더 크게 형성되어 상기 게이트(540)가 그 홈(152)에 용이하게 설치되어 있다.
이와 같은 구조를 갖는 본 발명에 의한 인쇄회로기판은, 우선 종래 기술의 금 도금막(52)을 형성하기 위한 제조 단가와 공정이 필요치 않고, 간단히 인쇄회로기판(200)에 홈을 형성하여 디게이팅시 발생되는 인쇄회로기판과 패키지 몸체간의 박리를 방지할 수 있는 이점(利點)이 있다.

Claims (4)

  1. 칩이 실장되는 실장면과, 그 실장면에 실장될 칩의 본딩 패드들에 각기 대응되는 회로 패턴들을 포함하는 인쇄회로기판이 성형 금형의 게이트와 접하는 부분에 홈이 형성된 것을 특징으로 하는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판.
  2. 제1항에 있어서, 상기 홈에 성형 금형의 게이트가 설치되는 것을 특징으로 하는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판.
  3. 제1항 또는 제2항에 있어서, 상기 홈의 크기가 상기 게이트의 크기와 동일한 것을 특징으로 하는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판.
  4. 제1항 또는 제2항에 있어서, 상기 홈의 크기가 상기 게이트의 크기보다 더 크게 형성된 것을 특징으로 하는 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판.
KR1019950068151A 1995-12-30 1995-12-30 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판 KR0171975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950068151A KR0171975B1 (ko) 1995-12-30 1995-12-30 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068151A KR0171975B1 (ko) 1995-12-30 1995-12-30 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR970058438A KR970058438A (ko) 1997-07-31
KR0171975B1 true KR0171975B1 (ko) 1999-05-01

Family

ID=19447941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068151A KR0171975B1 (ko) 1995-12-30 1995-12-30 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR0171975B1 (ko)

Also Published As

Publication number Publication date
KR970058438A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
EP0911886B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
KR970067788A (ko) 반도체장치와 그 제조방법 및 기판프레임
JPH1074783A (ja) 集積回路チップ・パッケージおよびカプセル化プロセス
US5981873A (en) Printed circuit board for ball grid array semiconductor package
US6037662A (en) Chip scale package
US6580620B1 (en) Matrix type printed circuit board for semiconductor packages
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
KR0171975B1 (ko) 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판
JPH0936155A (ja) 半導体装置の製造方法
EP0438742B1 (en) Method of fabricating a semiconductor device of thin package type
US6875637B2 (en) Semiconductor package insulation film and manufacturing method thereof
KR100248498B1 (ko) 반도체팩키지 성형용 금형 및 이를 이용한 반도체팩키지의 성형방법
KR0151899B1 (ko) 범퍼가 형성된 볼 그리드 어레이용 성형금형 및 그를 이용한 패키지
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
KR20020053657A (ko) 몰드 플러시 제어 구조
JP3299650B2 (ja) 樹脂封止型半導体装置用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee