KR0171099B1 - Substrate bumb and the same manufacture method - Google Patents
Substrate bumb and the same manufacture method Download PDFInfo
- Publication number
- KR0171099B1 KR0171099B1 KR1019950043743A KR19950043743A KR0171099B1 KR 0171099 B1 KR0171099 B1 KR 0171099B1 KR 1019950043743 A KR1019950043743 A KR 1019950043743A KR 19950043743 A KR19950043743 A KR 19950043743A KR 0171099 B1 KR0171099 B1 KR 0171099B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- semiconductor substrate
- pad
- substrate
- barrier layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 기판 범프 및 제조 방법에 관한 것으로 범프를 통한 본딩시 발생되던 전개적 단란 문제를 해결하기에 적합하도록 반도체 기판과, 반도체 기판 상에 형성된 패드와, 패드의 일부와 패드가 형성되지 않은 기판 영역을 보호하기 위해 형성된 보호막과, 패드 상부의 보호막 위와 보호막으로 부터 노출된 패드 위에 형성된 확산방지층과, 확산방지층의 상부에 형성된 범프를 포함하는 반도체 기판 범프에 있어서, 범프는 측면에 산화막이형성된 제1범프과, 제1범프의 상면에 형성된 제2범프로 이루어지며, 이러한 범프는 제1범프를 상면의 제2범프에 비해 산화성이 강한 물질로 형성하여 종래의 범프 제조방법에서 마스크 추가없이 산화작업을 추가함으로써 반도체 기판 범프를 제조한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate bump and a method for manufacturing the semiconductor substrate, a pad formed on the semiconductor substrate, and a portion of the pad and a pad not formed so as to be suitable for solving the problem of uneven development occurring during bonding through the bump. A semiconductor substrate bump comprising a protective film formed to protect a substrate region, a diffusion barrier layer formed on the protective film on the pad top and on the pad exposed from the protective film, and a bump formed on the diffusion barrier layer. The first bump and the second bump formed on the upper surface of the first bump, and the bump is formed of a material that is more oxidative than the second bump on the upper surface to oxidize without adding a mask in the conventional bump manufacturing method The semiconductor substrate bump is manufactured by adding.
Description
제1도는 종래의 반도체 기판 범프의 단면도.1 is a cross-sectional view of a conventional semiconductor substrate bump.
제2도는 종래의 반도체 기판 범프의 실제 본딩 상태를 예시한 단면도.2 is a cross-sectional view illustrating the actual bonding state of a conventional semiconductor substrate bump.
제3도는 본 발명의 반도체 기판 범프의 구조와 제조방법의 각 공정을 예시한 단면도.3 is a cross-sectional view illustrating each step of the structure and manufacturing method of the semiconductor substrate bump of the present invention.
제4도는 본 발명의 반도체 기판 범프의 실제 본딩 상태를 예시한 단면도.4 is a cross-sectional view illustrating the actual bonding state of the semiconductor substrate bump of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 11 : 기판 2, 12 : 패드1, 11: substrate 2, 12: pad
3, 13 : 보호막 4, 14 : 확산방지층3, 13: protective film 4, 14: diffusion barrier layer
5, 16 : 제1범프 6, 19 : 도전성 볼5, 16: first bump 6, 19: conductive ball
7, 20 : 접착물질 8, 22 : 액정기판7, 20: adhesive material 8, 22: liquid crystal substrate
9, 21 : 액정기판의 패드 15 : 포토레지스트 패턴9, 21: pad 15 of the liquid crystal substrate: photoresist pattern
17 : 제2범프 18 : 산화막17: second bump 18: oxide film
본 발명은 반도체 기판 범프(Bump) 및 그 제조방법에 관한 것으로, 범프를 통한 본딩시 발생되던 전기적 단락 문제를 해결하기에 적합하도록 한 반도체 기판 범프 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate bump and a method for manufacturing the same, and more particularly, to a semiconductor substrate bump and a method for manufacturing the same, which are suitable for solving an electrical short circuit problem generated during bonding through the bump.
범프를 이용한 본딩방법은 주로 반도체 디바이스 패키지나, 액정표시소자(Liquid Crystal Display : LCD)의 구동 소자(IC) 실장시에 많이 쓰이는 기술로서, 본 명세서에는 주로 액정표시소자의 구동소자 실장을 예로 들어 설명하겠다.The bonding method using bumps is a technology mainly used for mounting a semiconductor device package or a driving device (IC) of a liquid crystal display (LCD). In this specification, a driving device mounting of a liquid crystal display device is mainly used. I'll explain.
액정표시소자의 구동회로는 보통 별도의 회로 소자들을 액정표시소자의 박막 트랜지스터 어레이 기판에 연결하여 사용하는데, 이러한 구동소자 실장 기술에는 구동소자를 프린트기판에 실장한 후 박막 트랜지스터 어레이 기판과 프린트기판을 연결하는 방법과, 플렉시블 테이프에 구동소자를 실장한 후 박막 트랜지스터 어레이 기판과 플렉시블 테이프를 연결하는 방법과, 박막 트랜지스터 기판위에 구동소자를 직접실장하는 방법(COG : chip on galss) 등이 있는데, 범프를 이용한 본딩방법은 직접실장방법에서 주로 쓰이는 본딩방법이다.The driving circuit of the liquid crystal display device is generally connected to the thin film transistor array substrate of the liquid crystal display device by using a separate circuit element, such a driving device mounting technology is to mount the driving element on the printed board and then the thin film transistor array substrate and the printed circuit board The connection method, the method of connecting the thin film transistor array substrate and the flexible tape after mounting the driving element on the flexible tape, and the method of directly mounting the driving element on the thin film transistor substrate (COG: chip on galss) The bonding method using is a bonding method mainly used in the direct mounting method.
이러한 범프를 이용한 본딩방법은 범프가 형성된 소자와 외부기판의 단자를 이방성 도전 필름(Anisotropic Conductive Film : 이하 ACF라 한다.)이나 이방성 도전 접착제(Anisotropic Conductive Adhesive : 이하 ACA라 한다.)와 같은 접착물질을 이용하여 본딩하는 것이다. 이러한 ACF나 ACA 는 구경이 5 내지 7㎛인 도전물질로 이루어진 미세한 볼(이하 도전볼이라 한다.)을 다수개 가지고 있어, 이 도전볼을 통하여 소자에 형성된 범프와 외부기판의 단자가 전기적으로 연결된다.In the bump bonding method, an adhesive material such as an anisotropic conductive film (ACF) or an anisotropic conductive adhesive (ACA) is used for the terminals of the bumped device and the external substrate. Bonding using. The ACF or ACA has a plurality of fine balls (hereinafter referred to as conductive balls) made of a conductive material having a diameter of 5 to 7 μm, and the bumps formed on the device are electrically connected to the terminals of the external substrate through the conductive balls. do.
그러나, 반도체 소자의 크기가 점차 소형화되어 가는 추세에 따라 소자에 형성된 범프들의 간격이 점차 좁아지게 되어감에 따라서, 종래의 반도체기판 범프는 전기적 접촉을 위해 접착물질 내부에 포함시킨 도전볼에 의해 이웃 범프간에 전기적 단락이 일어나는 문제점이 발생되었다.However, as the size of semiconductor devices is gradually miniaturized, as the gaps of bumps formed in the devices become narrower, conventional semiconductor substrate bumps are adjacent to each other by conductive balls included in an adhesive material for electrical contact. There was a problem of an electrical short between bumps.
제1도는 종래의 일반적인 범프의 구조를 나타내는 도면으로, 종래의 반도체 기판 범프는 구동소자가 형성된 반도체기판(1) 상에 패드(2)가 형성되어 있고, 패드(2)의 일부와 노출된 반도체기판(1) 위에 보호막(3)이 있다. 노출된 패드(2)와 패드위에 올라온 보호막(3) 위에 확산방지층(4)이 형성되어 있으며, 확산방지층(4)의 상부에는 범프(5)가 형성되어 있는 구조를 가지고 있다.FIG. 1 is a view illustrating a structure of a conventional general bump. In the conventional semiconductor substrate bump, a pad 2 is formed on a semiconductor substrate 1 on which a driving element is formed, and a part of the pad 2 is exposed to a semiconductor. There is a protective film 3 on the substrate 1. The diffusion barrier layer 4 is formed on the exposed pad 2 and the protective film 3 on the pad, and the bump 5 is formed on the diffusion barrier layer 4.
따라서, 실제적으로 외부기판 단자와 전기적 접촉이 이루어지는 부위는 범프(5)의 상면인데, 그 측면까지 표면이 노출되어 있어서, 범프간 거리가 가까울 경우, 이웃하는 범프 사이공간에 접착물질에 포함된 도전볼이 밀집되어 두 범프를 도전볼이 서로 연결시켜 단락이 발생된다.Therefore, the actual electrical contact with the external board terminal is the upper surface of the bump 5, the surface is exposed to the side surface, if the distance between the bumps is close, the conductive material contained in the adhesive material in the space between the adjacent bumps The balls are dense and the two bumps connect the conductive balls to each other, causing a short circuit.
제2도는 이러한 종래의 문제점을 서령하기 위해 예시한 것으로, 구동소자가 형성된 반도체기판(1)을 박막 트랜지스터 기판(8)에 본딩할 때, 두 범프(5)사이에 접착물질(7)내의 도전볼(6)이 밀집되어 두 범프(5)의 측면이 접촉되는 상태를 도시하고 있다. 이와 같이 도전볼(6)이 범프(5)사이의 공간으로 밀집되는 현상은 본딩시, 박막 트랜지스터 기판(8)에 ACF나 ACA 등의 접착물질(7)을 접착시키 후, 범프(5)가 형성된 반도체기판(1)을 물리적으로 박막 트랜지스터 기판(8)에 압착하여 두 기판을 연결하는데, 이때, 범프(5)의 압력에 의해 도전볼을 내포하는 접착물질(7)이 범프사이 공간으로 흐르기 때문이다.2 illustrates the conventional problem. When bonding the semiconductor substrate 1 having the driving element formed thereon to the thin film transistor substrate 8, the conductive material 7 between the two bumps 5 is electrically conductive. The state in which the balls 6 are densified so that the sides of the two bumps 5 are in contact with each other is shown. As such, the phenomenon in which the conductive balls 6 are concentrated in the spaces between the bumps 5 is caused by adhering the adhesive material 7 such as ACF or ACA to the thin film transistor substrate 8 during bonding. The formed semiconductor substrate 1 is physically compressed to the thin film transistor substrate 8 to connect the two substrates. At this time, the adhesive material 7 containing the conductive balls flows into the space between the bumps by the pressure of the bump 5. Because.
본 발명은 종래의 이웃하는 범프끼리 도전볼에 의하여 전기적으로 연결되어 단락이 발생하는 문제를 해결하기 위하여, 범프 측면에 산화막을 형성한 것으로, 소자가 형성된 반도체 기판과, 반도체 기판 상에 형성된 패드와, 패드의 일부 및 노출된 반도체 기판의에 형성된 보호막과, 노출된 패드 위에 형성된 혹산방지층과, 확산방지층의 상부에 형성된 범프를 포함하는 반도체 기판 범프에 있어서, 상기 범프가 측면에 산화막이 형성된 제1범프와, 제1범프의 상면에 형성된 제2범프로 이루어진 것을 특징으로 하는 반도체 기판 범프에 관한 것이다.The present invention is to form an oxide film on the bump side in order to solve the problem that the adjacent bumps are electrically connected to each other by the conductive ball, the short circuit occurs, the semiconductor substrate on which the element is formed, the pad formed on the semiconductor substrate and And a protective film formed on a portion of the pad and the exposed semiconductor substrate, an anti-oxidation layer formed on the exposed pad, and a bump formed on the diffusion barrier layer, wherein the bump is formed of an oxide film formed on a side surface thereof. A semiconductor substrate bump comprising one bump and a second bump formed on an upper surface of the first bump.
이러한 구조를 가지는 본 발명의 반도체 기판 범프는 범프간의 거리가 좁은 파인 리치(fine pitch) 소자에 적용하더라도, 제1범프의 측면에 형성된 산화막에 의해 범프가 전기적으로 절연되어 종래와 같은 문제점을 해결 할 수 있다.Even if the semiconductor substrate bump of the present invention having such a structure is applied to a fine pitch device having a narrow distance between bumps, the bumps are electrically insulated by an oxide film formed on the side surface of the first bump, thereby solving the conventional problem. Can be.
또한, 본 발명은 제1범프의 측면이 산화막으로 절연된 구조의 반도체 기피 범프 제조방법에 관한 것으로, 반도체 기판 상부에 패드를 형성하고, 패드 및 기판 위에 보호막을 적층한 후, 패드의 일부영역을 노출사키는 단계와, 노출된 패드 위에 장벽금속물질을 적층하는 단계와, 패드 상부의 장벽금속물질이 노출되도록 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 제1도전물질로 제1범브를 형성하는 단계와, 포토레지스트 패턴을 마스크로 제1범프위에 제2도전물질로 제2범프를 형성하는 단계와, 포토레지스트 패턴을 제거하고, 제1범프를 산화시켜, 제1범프 측면에 산화막을 형성하는 단계를 포함하는 것을 특징으로 반도체 기판 범프 제조방법에 관한 것이다. 이때, 제1도전물질은 제2도전물질보다 산화성이 큰 물질이다.The present invention also relates to a method for manufacturing a semiconductor avoiding bump having a structure in which a side surface of a first bump is insulated from an oxide film, wherein a pad is formed on a semiconductor substrate, a protective film is laminated on the pad and the substrate, and then a partial region of the pad is formed. Exposing the substrate; depositing a barrier metal material on the exposed pad; forming a photoresist pattern to expose the barrier metal material on the pad; and using the photoresist pattern as a mask, the first conductive material; Forming a bump, forming a second bump on the first bump using the photoresist pattern as a mask, removing the photoresist pattern, oxidizing the first bump, and forming a bump on the side of the first bump. It relates to a semiconductor substrate bump manufacturing method comprising the step of forming an oxide film. In this case, the first conductive material is a material having greater oxidative property than the second conductive material.
이와 같이, 본 발명의 반도체 기판 범프는 종래의 범프 제조방법에 있어서, 산화공정을 1차 진행하여 범프 측면에 전기적으로 절연이 가능한 구조를 가질 수 있음을 특징으로 한다.As described above, the semiconductor substrate bump of the present invention is characterized in that, in the conventional bump manufacturing method, the oxidation process may be first performed to have a structure capable of electrically insulating the bump side surface.
제3도의 (e) 본 발명의 반도체 기판 범프의 실시예로서, 도면과 같이, 구동소자가 형성된 반도체기판(11) 상에 형성된 패드(12)와, 패드(12)의 일부 및 노출된 기판(11)을 보호하기 위해 형성된 보호막(13)이 있고, 패드(12)상부로 올라온 보호막(13)과 노출된 패드 위에 확산방지층(14)이 형성되어 있으며, 확산방지층(14)의 상부에는 측면에 산화막(18)을 가지는 제1범프(16)가 형성되어 있고, 제1범프 상부에는 제1범프에 비해 두께가 얇은 제2범프(17)가 형성되어 있는 구조를 가진다.3E illustrates an embodiment of the semiconductor substrate bump of the present invention, as shown in the drawing, a pad 12 formed on a semiconductor substrate 11 having a driving element, a part of the pad 12, and an exposed substrate ( 11, a protective film 13 is formed to protect the diffusion layer, and a diffusion barrier layer 14 is formed on the protective layer 13 and the exposed pad, which are raised above the pad 12, and on the side of the diffusion barrier layer 14. A first bump 16 having an oxide film 18 is formed, and a second bump 17 having a thickness thinner than that of the first bump is formed on the first bump.
제3도의 (a) 내지 (e)는 본 발명의 반도체 기판 범프의 제조방법을 설명하기 위하여 각 공정을 예시한 공정 단면도로서, 먼저, 제3도의 (a)와 같이, 반도체기판(11) 위에 도전물질로 패드(12)를 형성하고, 패드의 일부 영역과 노출된 기판위에 보호막(13)을 형성한 후, 노출된 패드 및 보호막위에 확산방지층(14)을 형성한다. 이 때, 확산방지층(14)은 패턴이 형성되지 않은 상태이다. 그리고, 그 형성물질은 타이타늄(Ti), 텅스텐(W) 등이다.(A) to (e) of FIG. 3 are cross-sectional views illustrating each process for explaining the method for manufacturing a semiconductor substrate bump of the present invention. First, as shown in FIG. The pad 12 is formed of a conductive material, the passivation layer 13 is formed on a portion of the pad and the exposed substrate, and then the diffusion barrier layer 14 is formed on the exposed pad and the passivation layer. At this time, the diffusion barrier layer 14 is in a state where no pattern is formed. The forming material is titanium (Ti), tungsten (W), or the like.
다음으로, 제3도의 (b)와 같이, 노출된 보호막(13) 및 확산방지층(14) 상부에 포토레지스트를 도포한 후, 패드(12)가 형성된 영역이 오픈되도록 포토레지스트 패턴(15)을 형성한다.Next, as shown in FIG. 3B, after the photoresist is applied on the exposed protective film 13 and the diffusion barrier layer 14, the photoresist pattern 15 is opened to open the pad 12. Form.
다음으로, 제3도의 (c)와 같이, 포토레지스트 패턴(15)을 이용하여 전기 도금 방법으로 니켈(Ni), 알루미늄(Al), 구리(Cu) 등 산화가 용이한 물질로 제1범프(16)를 형성한 후, 제1범프(16)의 상부에 포토레지스트 패턴(15)을 이용하여 전기 도금 방법으로 은(Au) 등 내산화성 물질로 제2범프(17)를 형성한다.Next, as shown in (c) of FIG. 3, the first bump may be formed of a material that is easily oxidized, such as nickel (Ni), aluminum (Al), copper (Cu), or the like by the electroplating method using the photoresist pattern 15. After the 16 is formed, the second bump 17 is formed of an oxidation resistant material such as silver (Au) by an electroplating method using the photoresist pattern 15 on the first bump 16.
다음으로, 제3도의 (d)와 같이, 포토레지스트 패턴(15)을 제거하고, 제1범프 및 제2범프로 부터 노출된 확산방지층을 제거하여 제1범프하부에만 확산방지층(14)을 남긴다.Next, as shown in (d) of FIG. 3, the photoresist pattern 15 is removed, and the diffusion barrier layer exposed from the first bump and the second bump is removed to leave the diffusion barrier layer 14 only under the first bump. .
다음으로, 제3도의 (e)와 같이, 제1범프(16)를 열산화 등의 방법으로 측면에 산화막(18)을 형성한다. 이 때, 제2범프(17) 형성물질은 제1범프(16) 형성물질에 비하여 내산화성을 가지고 있으므로, 제1범프(16)의 측면에만 산화막(18)이 형성되는 것이다.Next, as shown in FIG. 3 (e), the oxide film 18 is formed on the side surface of the first bump 16 by a method such as thermal oxidation. At this time, since the second bump 17 forming material has oxidation resistance compared to the first bump 16 forming material, the oxide film 18 is formed only on the side surface of the first bump 16.
제4도는 본 발명의 범프를 이용한 본딩시 종래 문제점의 해결상태를 나타낸 도면으로, 제4도와 같이, 반도체기판(11)의 범프를 박막 트랜지스터 기판(22)의 패드(21)에 도전성 접착물질(20)을 이용하여 연결시킬때, 범프사이공간으로 접착물질(20)이 흘러서, 접착물질 내의 도전볼(19)이 밀집되어 다수개의 도전볼(19)이 두 범프(16)의 측면을 서로 연결시키더라도 제1범프(16) 측면에 형성된 산화막(18)으로 인해 전기적 단락이 방지됨을 보여준다.4 is a view showing a solution state of a conventional problem when bonding using bumps of the present invention. As shown in FIG. 4, the bumps of the semiconductor substrate 11 are attached to the pads 21 of the thin film transistor substrate 22. 20, the adhesive material 20 flows into the space between the bumps, so that the conductive balls 19 in the adhesive material are dense so that a plurality of conductive balls 19 connect the sides of the two bumps 16 with each other. Even though it shows that the electrical short is prevented due to the oxide film 18 formed on the side of the first bump (16).
한편, 이상과 같이 본 명세서에는 액정표시장치의 구동소자 실장만을 예로 들어 기술하였으나, 반도체 디바이스 패키지에서도 사용할 수 있다.Meanwhile, as described above, only the mounting of the driving device of the liquid crystal display device is described as an example, but the present invention may also be used in a semiconductor device package.
또한, 본 발명의 반도체 기판 범프는 범프 측면에 산화막을 형성하여 전기적으로 절연시키므로서, 파인 피치 구조의 소자에 있어서, 범프간의 거리가 좁아져도 접착물질 내의 도전볼에 의한 전기적 단락 현상등을 방지할 수 있어 소자를 집적화할 수 있으며, 본 발명의 반도체 기판 범프 제조방법은 별도의 마스킹 작업 없이 측면에 산화막을 형성할 수 있어, 공정상의 이점을 가져 생산수율에 있어서도 경제성을 가진다.In addition, the semiconductor substrate bump of the present invention forms an oxide film on the bump side and electrically insulates it, so that in a device having a fine pitch structure, even if the distance between the bumps is narrowed, it is possible to prevent an electrical short circuit caused by conductive balls in the adhesive material. It is possible to integrate the device, and the semiconductor substrate bump manufacturing method of the present invention can form an oxide film on the side surface without a separate masking operation, which has a process advantage and economical in production yield.
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043743A KR0171099B1 (en) | 1995-11-25 | 1995-11-25 | Substrate bumb and the same manufacture method |
| US08/755,142 US6232563B1 (en) | 1995-11-25 | 1996-11-22 | Bump electrode and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043743A KR0171099B1 (en) | 1995-11-25 | 1995-11-25 | Substrate bumb and the same manufacture method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030721A KR970030721A (en) | 1997-06-26 |
| KR0171099B1 true KR0171099B1 (en) | 1999-02-01 |
Family
ID=19435727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043743A KR0171099B1 (en) | 1995-11-25 | 1995-11-25 | Substrate bumb and the same manufacture method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171099B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455387B1 (en) * | 2002-05-17 | 2004-11-06 | 삼성전자주식회사 | Method for forming a bump on semiconductor chip and COG package including the bump |
| US6958539B2 (en) | 2000-08-29 | 2005-10-25 | Au Optronics Corporation | Metal bump with an insulating sidewall and method of fabricating thereof |
-
1995
- 1995-11-25 KR KR1019950043743A patent/KR0171099B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958539B2 (en) | 2000-08-29 | 2005-10-25 | Au Optronics Corporation | Metal bump with an insulating sidewall and method of fabricating thereof |
| US7041589B2 (en) * | 2000-08-29 | 2006-05-09 | Au Optronics Corp. | Metal bump with an insulating sidewall and method of fabricating thereof |
| KR100455387B1 (en) * | 2002-05-17 | 2004-11-06 | 삼성전자주식회사 | Method for forming a bump on semiconductor chip and COG package including the bump |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030721A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537243B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6232563B1 (en) | Bump electrode and method for fabricating the same | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100290193B1 (en) | Semiconductor device, and method of manufacturing the same | |
| KR900008665B1 (en) | A method for manufacturing semiconductor device | |
| US7078331B2 (en) | Method of forming redistribution bump and semiconductor chip and mount structure fabricated using the same | |
| US8230588B2 (en) | Method of making an electronic device and electronic device substrate | |
| KR100541649B1 (en) | Tape circuit substrate and semiconductor chip package using thereof | |
| US8105934B2 (en) | Bump structure for a semiconductor device and method of manufacture | |
| KR100654338B1 (en) | Tape circuit substrate and semiconductor chip package using thereof | |
| JPH0432541B2 (en) | ||
| KR100375809B1 (en) | Structure for mounting semiconductor device on liquid crystal display, and semiconductor device | |
| JP4061506B2 (en) | Manufacturing method of semiconductor device | |
| KR100225398B1 (en) | Bonding structure of semiconductor bump and its method | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| KR0171099B1 (en) | Substrate bumb and the same manufacture method | |
| JP3313058B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3281591B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| JPH06177315A (en) | Multi-layered lead frame | |
| JP2001250842A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| US20040104113A1 (en) | External electrode connector | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP2005079499A (en) | Semiconductor device, method of manufacturing the same semiconductor module, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061002 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |