KR0170740B1 - 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷 - Google Patents

프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷 Download PDF

Info

Publication number
KR0170740B1
KR0170740B1 KR1019960004924A KR19960004924A KR0170740B1 KR 0170740 B1 KR0170740 B1 KR 0170740B1 KR 1019960004924 A KR1019960004924 A KR 1019960004924A KR 19960004924 A KR19960004924 A KR 19960004924A KR 0170740 B1 KR0170740 B1 KR 0170740B1
Authority
KR
South Korea
Prior art keywords
data
plc
computer
command
response
Prior art date
Application number
KR1019960004924A
Other languages
English (en)
Other versions
KR970062927A (ko
Inventor
최영욱
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960004924A priority Critical patent/KR0170740B1/ko
Publication of KR970062927A publication Critical patent/KR970062927A/ko
Application granted granted Critical
Publication of KR0170740B1 publication Critical patent/KR0170740B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15019—RS232 serial
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15118—Shared memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 PLC를 위한 통신장치 및 이를 위한 데이타 포맷을 공개한다. 컴퓨터로부터 입력한 명령 데이타에 응답하여 응답 데이타를 만들어 컴퓨터로 출력하는 PLC를 위한 그 장치는, 통신장치의 동작 수행 상태를 표시하는 표시수단과, 명령 및 응답 데이타들의 전송 속도, 비트수, 에러 체크 유무 등을 설정하는 설정수단과, 컴퓨터로부터 명령 데이타를 입력하거나, 컴퓨터로 응답 데이타를 출력하는 입출력수단과, 처리할 프로그램을 저장하는 제1저장수단과, 처리할 프로그램을 운용하는 운용 프로그램을 저장하는 제2저장수단과, 가공된 데이타를 저장하는 공유 메모리와, 운용 프로그램에 의해 처리할 프로그램 수행하여 PLC의 다른 장치로부터 데이타를 가공하거나, 제어 데이타를 다른 장치로 출력하는 버스 제어수단과, 및 설정수단에서 설정된 값들 및 명령 데이타들에 응답하여 각 수단들을 제어하고 제어 데이타를 출력하며, 버스 제어수단 및 입출력 수단들을 체크하여 표시수단을 제어하는 제어수단으로 구성되는 것이 바람직하고, 컴퓨터와 PLC 모니터링 장치를 접속시켜 사용할 수 있도록 하고, 또한 컴퓨터 프로그래머의 능력에 따라 다양한 화면구성으로 PLC의 정보를 다룰 수 있도록 하고, 컴퓨터로 수신된 PLC 데이타를 컴퓨터 랜 또는 상위 컴퓨터로 송수신함으로서 여러 곳에서 정보를 공유하여 데이타를 처리할 수 있고, PLC내의 CPU장치에 전혀 부담을 주지 않고 독립적으로 사용되는 효과가 있다.

Description

프로그래머블 논리 콘트롤러(PLC)를 위한 통신장치 및 이를 위한 데이타 포맷
제1도는 종래의 PLC와 컴퓨터간의 통신 인터페이스를 설명하기 위한 도면이다.
제2도는 본 발명에 의한 PLC의 개략적인 구성도를 나타낸 도면이다.
제3도는 본 발명에 의한 PLC를 위한 통신장치의 블럭도이다.
제4a도 및 제4b도는 본 발명에 의한 메시지의 데이타 포맷 구성을 나타낸다.
본 발명은 프로그래머블 논리 콘트롤러(PLC:programmable logic controller)에 관한 것으로서, 특히, PLC의 통신 기능을 위한 전용 통신 장치인 컴퓨터 통신 장치(CCU:computer communication unit) 및 이를 위한 데이타 포맷에 관한 것이다.
PLC는 현재, 산업현장에서 조립, 가공, 물류 및 운반 장치등에 널리 사용되고 있으며, 컴퓨터와 인터페이스가 가능하다. 이러한 인터페이스는 PLC 내부에 존재하는 중앙처리장치에 의해서 이루어니며, 중앙 처리 장치는 PLC가 컴퓨터로 보내고자하는 정보를 프로그램할 수 있도록 하는 프로토콜을 준비하고 있다.
즉, PLC와 컴퓨터는 PLC내의 중앙 처리 장치를 통해 서로 간에 정보를 송신 및 수신하며, 컴퓨터에서는 PLC가 컨트롤러로 사용되고 있는 각종 설미들의 운전 및 공정상태의 정보를 가공하여 이용함으로써, 생산 정보, 구매, 공정관리 및 생산관리를 통제할 수 있게 된다.
제1도는 종래의 PLC와 컴퓨터가느이 통신 인터페이스를 설명하기 위한 도면으로서, 컴퓨터(10), 및 전원부(22)와, 중앙 처리부(23)와, 입출력부(24)등으로 구성되는 PLC(20)를 나타내고 있다.
제1도에 도시된 컴퓨터(10)와 PLC(20)는 중앙 처리부(23)에 의해 통신을 수행하므로, 서로 간의 데이타 통신은 중앙 처리부(23)의 래더(ladder) 프로그램과 병행하여 수행되었다. 래더 프로그램이란, PLC(20)를 운용할 수 있도록 중앙 처리부(23)에서 사용하는 사용자 프로그램으로서, PLC의 전용 언어이며, 그 프로그램에서는 일반적으로 기호를 사용한다.
중앙 처리부(23)에는 래더 프로그램을 통해 PLC데이타를 취급하기 위한 포트와, C언어 및 기본 언어를 통해 PLC데이타를 취급하기 위한 포트들이 있으며, 래더 프로그램 작성 툴(tool)을 위한 프로그램 기능 및 일반 데이타 송수신 기능을 병행하여 수행한다. 그러므로, 래더 모니터링을 할 때는 일반 데이타 송수신이 불가능하다. 또한, 두 가지의 기능을 위해 프로세서 및 메모리를 공용하기 때문에, 중앙 처리부(23)의 처리 속도에 많은 부담을 주는 문제점이 있었다.
본 발명의 목적을 상기와 같은 종래의 문제점을 해결하기 위하여 PLC의 데이타 통신을 위해 자체의 프로세서 및 메모리를 가진 별도로 마련된 PLC를 위한 통신 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기와 같은 본 발명에 의한 PLC를 위한 통신 장치와 컴퓨터간에 사용되는 메시지 포맷을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 컴퓨터로부터 입력한 명령 데이타에 응답하여 응답 데이타를 만들어 상기 컴퓨터로 출력하는 PLC를 위한 통신장치는, 상기 통신장치의 동작 수행 상태를 표시하는 표시수단과, 상기 명령 및 응답 데이타들의 전송 속도, 비트수, 에러 체크 유무 등을 설정하는 설정수단과, 컴퓨터로부터 상기 명령 데이타를 입력하거나, 상기 컴퓨터로 상기 응답 데이타를 출력하는 입출력수단과, 처리할 프로그램을 저장하는 제1저장수단과, 상기 처리할 프로그램을 운용하는 운용 프로그램을 저장하는 제2저장수단과, 가공된 데이타를 저장하는 공유 메모리와, 상기 운용 프로그램에 의해 상기 처리할 프로그램 수행하여 상기 PLC의 다른 장치로부터의 데이타를 가공하거나, 제어 데이타를 상기 다른 장치로 출력하는 버스 제어수단과, 및 상기 설정수단에서 설정된 값들 및 상기 명령 데이타들에 응답하여 상기 각 수단들을 제어하고 상기 제어 데이타를 출력하며, 상기 버스 제어수단 및 상기 입출력 수단들을 체크하여 상기 표시수단을 제어하는 제어수단으로 구성됨이 바람직하다.
상기 다른 목적을 달성하기 위한 본 발명에 의한 컴퓨터로부터 입력한 명령 메시지에 응답하여 응답 메시지를 만들고, 상기 응답 메시지를 상기 컴퓨터로 출력하는 프로그래머블 논리 콘트롤러(PLC)를 위한 통신장치에서 사용되는 상기 명령 메시지 및 상기 응답 메시지의 데이타 포맷은, 상기 명령 또는 응답 메시지의 개시를 나타내는 헤더와, 상기 명령 메시지를 읽어들일 상기 PLC의 위치를 나타내는 송신처 또는 송신원과, 명령 코드 또는 응답 코드, 및 텍스트 데이타가 기록되는 텍스터와, 상기 메시지들의 에러를 검출하기 위한 코드가 기록된 에러 코드와, 및 상기 명령 메시지 또는 상기 응답 메시지의 종료를 나타내는 터미네이터로 구성되는 것이 바람직하다.
이하, 본 발명에 의한 PLC를 위한 통신 장치 및 이를 위한 메시지 포맷을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제2도는 본 발명에 의한 PLC의 개략적인 구성도를 나타낸 도면으로서, 래더 프로그램을 사용하는 PLC의 중앙 처리 장치(CPU 유니트)와 C언어 또는 베이직 프로그램을 사용하는 컴퓨터가 CCU 유니트를 통해 서로 연결된 것을 볼 수 있다.
제3도는 본 발명에 의한 PLC를 위한 통신장치의 블럭도로서, 통신장치의 동작 수행 상태를 표시하는 표시부(52), 명령 및 응답 데이타들의 전송 속도, 비트수, 에러 체크 유무 등을 설정하는 설정부(50), 컴퓨터로부터 명령 데이타를 입력하거나, 컴퓨터로 응답 데이타를 출력하는 입출력(I/O:Input/Output)부(54), 처리할 프로그램을 저장하는 램(RAM)(44), 처리할 프로그램을 운용하는 운용 프로그램을 저장하는 롬(ROM)(44), 가공된 데이타를 저장하는 공유 메모리(48), 운용 프로그램에 의해 처리할 프로그램 수행하여 PLC의 다른 장치로부터의 데이타를 가공하거나, 제어 데이타를 다른 장치로 출력하는 버스 제어부(42), 및 설정부(50)에서 설정된 값들 및 명령 데이타들에 응답하여 각 수단들을 제어하고 제어 데이타를 출력하며, 버스 제어부(42), 입출력부(54)를 체크하여 표시부(52)를 제어하는 제어부(40), 입출력부(54)와 컴퓨터를 연결시키는 제1커넥터(56) 및 버스 제어부(42)와 PLC의 다른 장치를 연결시키는 제2커넥터(58)로 구성된다.
딥(DIP)스위치로 구현된 제3도에 도시된 설정부(50)는 RS-232로 구현되는 입출력(I/O)부(54)의 데이타 전송 속도와, 그 데이타를 구성하는 비트 수와, 에러 정정 유무와, 에러를 정정한다면 짝수(even) 패러티로 할것인가 홀수(odd) 패러티로 할 것인가 등을 설정하여 해당하는 신호를 제어부(40)로 출력한다.
본 발명에 의한 통신장치의 제어부(40)는 컴퓨터로부터 제1커넥터(56) 및 입출력부(I/O부)(56)를 통해 명령 메시지를 입력하고, 표시부(52)는 명령 메시지가 입력되었음을 디스플레이한다.
버스 제어부(42)는 롬(44)에 저장된 운용 프로그램(46)에 따라 램(44)에 저장된 프로그램을 수행하여 컴퓨터에서 사용하는 언어로 되어있는 명령 메시지를 PLC의 중앙 처리장치에서 수행하는 언어로 가공하여 공유 메모리(48)에 저장한다. 공유 메모리(48)에 저장된 데이타는 버스 제어부(42)의 제어하에, 제2커넥터(58)를 통해 제2도에 도시된 PLC의 중앙 처리 장치(CPU)로 출력된다. 중앙 처리 장치는 명령 메시지에 해당하는 정보를 PLC가 제어하고 있는 장비로부터 획득하여 응답 메시지를 만들어, 제2커넥터(58)를 통해 버스 제어부(42)로 출력하고, 버스 제어부(42)는 컴퓨터에서 사용하는 언어로 응답 메시지를 가공하기 위해 롬(44)에 저장된 프로그램에 따라 램(46)에 저장된 프로그램을 수행하여 가공된 데이타를 공유 메모리(48)에 저장한다. 이러한 공유 메모리(48)의 반은 PLC의 중앙 처리 장치가 공유할 수도 있다.
제어부(40)는 공유 메모리(48)를 제어하여 저장된 데이타가 입출력부(54)를 통해 직렬로 제1커넥터(56)로 출력되도록 하며, 이러한 상황이 표시부(52)에 디스플레이된다.
상술한 컴퓨터에서 본 발명에 의한 PLC의 통신장치로의 메시지인 명령 메시지 및 PLC에서 컴퓨터로의 메시지인 응답 메시지의 각 데이타 포맷을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제4a도에 도시된 명령 메시지는 헤더(60), 송신처(62), 텍스터(texter)1(64), 블럭 체크 코드(BCC:block check code) 및 터미네이터(terminator)로 구성되어 있고, 제4b도에 도시된 응답 메시지는 헤더(70), 송신원(72), 텍스터2(74), BCC(76) 및 터미네이터(78)로 구성되어 있다.
명령 메시지 및 응답 메시지는 모두 전용 수순, 대화형으로 되어 있고, 아스키 코드로 이루어져 있으며, 최초의 메시지 송신권은 컴퓨터 측에 있다. 그리고, 명령 메시지가 송신됨에 따라 송신권은 PLC로 넘어간다.
제4a도 및 제4b도에 도시된 헤더(60 및 70)는 각 메시지의 개시를 나타낸다. 컴퓨터 링크기능이란, PLC가 네트워크로 구성되어 있을 때, 컴퓨터가 네트워크에 접속된 어떤 PLC에 대해서 자체 프로토콜에 따라 정보를 읽거나 쓸 수 있도록 하는 기능을 말한다. 따라서, 프로토콜의 포맷은 1:N(컴퓨터:PLC) 통신용 포맷으로 되어 있어, 포맷내에 제4a도에 도시된 송신처(62)를 지정해 줄 필요가 있다. 마찬가지로, 제4b도에 도시된 송신원(72)은 응답 메시지를 보낸 PLC의 연결 장치 번호를 나타낸다. 결국, 송신처(62)와 송신원(72)은 동일한 번호이며, 예를 들면, 2자리의 10진수로 구성되어 01∼63까지의 수를 나타낸다.
제4a도 및 제4b도에 도시된 BCC(66 및 76)은 예를 들면, 2자리의 16진수로 나타나며, 아스키 코드로 되어 있는 통신시의 에러 검출용 코드로서, 수평 패러티 코드를 이용한다. 이 수평 패러티 코드의 범위는 제4a도에 도시된 헤더(60)와, 송신처(62)와 텍스터(164)이다. 전술한 바와 같이, 제3도에 도시된 설정부(50)에서 설정된 값에 따라 짝수 패러티 또는 홀수 패러티를 적용된다.
전송 데이타의 신뢰성을 향상시키기 위해서 본 발명에 의한 통신 장치는 수평 패러티를 이용한 에러 체크를 사용할 수 있으며, 이 BCC(66 및 76)는 수평 패러티 체크를 위한 코드가 될 수 있다.
예를 들면, 본 발명에 의한 통신 장치는 에러를 체크하기 위해 헤더(60 및 70)로부터 텍스터1 또는 2(64 또는 74)의 최종 문자까지 배타적 논리합을 취하여 8비트의 데이타를 2문자의 아스키 코드로 변환하고, 수신한 메시지를 같은 방법으로 변환하여 송신하기전의 아스키 코드값과 이 변환된 코드값이 같은가를 조회한다. 코드값이 다를 경우, 에러가 발생한 것으로 간주한다.
제4a도에 도시된 텍스터1(64)은 명령 메시지의 경우, 명령 코드와 텍스터 데이타로 구성되어 있고, 제4b도에 도시된 텍스터2(74)는 정상시에 응답 코드와 텍스터 데이타로 구성되어 있고, 이상시에 에러 코드만으로 구성되어 있다.
한편, 명령 메시지 및 응답 메시지가 소정의 문자수 이내로 이루어져 있을 경우에는 단일 프레임 처리가 되나, 소정 문자수를 초과할 경우는 복수 프레임 처리된다. 복수 프레임 처리에서는 텍스트 데이타가 선두 프레임, 중간 프레임, 최종 프레임의 세단계의 프레임으로 나뉘고 각 프레임은 수평 패러티 범위와, BCC와, 각 프레임을 구별하는 데리미터(delimeter)로 구성될 수 있다.
상술한 바와 같이, 본 발명에 의한 PLC를 위한 통신 장치는 컴퓨터와 PLC모니터링 장치를 접속시켜 사용할 수 있도록 하며, 또한 컴퓨터 프로그래머의 능력에 따라 다양한 화면구성으로 PLC의 정보를 다룰 수 있도록 하는 효과가 있고, 컴퓨터로 수신된 PLC데이타를 컴퓨터 랜(LAN) 또는 상위 컴퓨터로 송수신함으로서 여러 곳에서 정보를 공유하여 데이타를 처리할 수 있도록 하며, PLC내의 CPU장치와 완전 분리되어 독립적인 모듈로 되어 있고, 자체 프로세서 및 공유 메모리를 내장하고 있어 PLC내의 CPU장치에 전혀 부담을 주지 않고 독립적으로 사용되는 효과가 있다.

Claims (7)

  1. 컴퓨터로부터 입력한 명령 데이타에 응답하여 응답 데이타를 만들어 상기 컴퓨터로 출력하는 프로그래머블 논리 콘트롤러(PLC)를 위한 통신장치에 있어서, 상기 통신장치의 동작 수행 상태를 표시하는 표시수단; 상기 명령 및 응답 데이타들의 전송 속도, 비트수, 에러 체크 유무 등을 설정하는 설정수단;컴퓨터로부터 상기 명령 데이타를 입력하거나, 상기 컴퓨터로 상기 응답 데이타를 출력하는 입출력수단; 처리할 프로그램을 저장하는 제1저장수단; 상기 처리할 프로그램을 운용하는 운용 프로그램을 저장하는 제2저장수단; 가공된 데이타를 저장하는 공유 메모리; 상기 운용 프로그램에 의해 상기 처리할 프로그램 수행하여 상기 PLC의 다른 장치로부터의 데이타를 가공하거나, 제어 데이타를 상기 다른 장치로 출력하는 버스 제어수단;및 상기 설정수단에서 설정된 값들 및 상기 명령 데이타들에 응답하여 상기 각 수단들을 제어하고 상기 제어 데이타를 출력하며, 상기 버스 제어수단 및 상기 입출력 수단들을 체크하여 상기 표시수단을 제어하는 제어수단을 구비하는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치.
  2. 제1항에 있어서, 상기 PLC를 위한 통신 장치는 PLC의 마더 보드에 접속되는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치.
  3. 제1항에 있어서, 상기 공유 메모리는 상기 PLC의 중앙 처리장치에서 공유할 수 있는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치.
  4. 제1항에 있어서, 상기 입출력장치는 RS-232 표준 입출력 장치로, 상기 설정수단은 딥(DIP)스위치로 국각 구현될 수 있고, 상기 PLC를 위한 통신 장치는 상기 입출력장치와 상기 컴퓨터를 연결시키는 제1커넥터; 및 상기 버스 제어수단과 상기 PLC의 다른 장치를 연결시키는 제2커넥터를 더 구비하는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치.
  5. 제1항에 있어서, 상기 데이타의 송신권은 상기 컴퓨터에 있고, 상기 명령 데이타를 송신한 후, 송신권이 상기 PLC로 넘겨지고, 상기 명령 또는 상기 응답 데이타는 대화형으로 되어 있는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치.
  6. 컴퓨터로부터 입력한 명령 메시지에 응답하여 응답 메시지를 만들고, 상기 응답 메시지를 상기 컴퓨터로 출력하는 프로그래머블 논리 콘트롤러(PLC)를 위한 통신장치에서 사용되는 상기 명령 메시지 및 상기 응답 메시지의 데이타 포맷에 있어서, 상기 명령 또는 응답 메시지의 개시를 나타내는 헤더; 상기 명령 메시지를 읽어들일 상기 PLC의 위치를 나타내는 송신처 또는 송신원; 명령 코드 또는 응답 코드, 및 텍스트 데이타가 기록되는 텍스터; 상기 메시지들의 에러를 검출하기 위한 코드가 기록된 에러 코드; 및 상기 명령 메시지 또는 상기 응답 메시지의 종료를 나타내는 터미네이터를 구비하는 것을 특징으로 하는 PLC를 위한 통신장치의 데이타 포맷.
  7. 제1항에 있어서, 상기 명령 메시지가 소정 문자 이상일 때, 상기 텍스트는 복수의 프레임으로 분할되어 송신될 수 있는 것을 특징으로 하는 프로그래머블 논리 콘트롤러를 위한 통신 장치의 데이타 포맷.
KR1019960004924A 1996-02-27 1996-02-27 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷 KR0170740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004924A KR0170740B1 (ko) 1996-02-27 1996-02-27 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004924A KR0170740B1 (ko) 1996-02-27 1996-02-27 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷

Publications (2)

Publication Number Publication Date
KR970062927A KR970062927A (ko) 1997-09-12
KR0170740B1 true KR0170740B1 (ko) 1999-03-30

Family

ID=19451950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004924A KR0170740B1 (ko) 1996-02-27 1996-02-27 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷

Country Status (1)

Country Link
KR (1) KR0170740B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143136A (ko) 2014-06-13 2015-12-23 권영모 조립식 등신대 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715915B1 (ko) * 2005-07-06 2007-05-08 호서대학교 산학협력단 피엘시 기기와 에이치엠아이 장비간의 공유메모리를 이용한데이터 메모리 동기화 방법
KR101446882B1 (ko) * 2013-10-29 2014-10-06 엘에스산전 주식회사 Plc 통신모듈에서 메시지 처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143136A (ko) 2014-06-13 2015-12-23 권영모 조립식 등신대 장치

Also Published As

Publication number Publication date
KR970062927A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
JP3221496B2 (ja) プログラマブル・コントローラの通信モジュール
US5065314A (en) Method and circuit for automatically communicating in two modes through a backplane
JPH0561667B2 (ko)
WO1995029454A1 (en) Method and systems for use with an industrial controller
EP2725436B1 (en) Communication device connectable to a control device and a plurality of sensors
EP0217184A2 (en) Method for communicating with remote units of a distributive data processing system
US4630233A (en) I/O scanner for an industrial control
GB2314745A (en) Improved serial infrared asynchronous communication
KR0170740B1 (ko) 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷
CN1110753C (zh) 销售点系统及其所用分布式电脑网路
JPH0548017B2 (ko)
JP2778472B2 (ja) データ処理装置
KR900001694B1 (ko) 데이터 전송 시스템
US9645567B2 (en) Data setting device
KR19980068492A (ko) 피엘시(plc)의 통신방법 및 통신장치
JPS5848593A (ja) ボ−リング伝送方式
JP3001008U (ja) データ変換装置
KR100241705B1 (ko) 전전자교환기의 보드 모니터링 방법
JP2716269B2 (ja) 商品販売登録装置
JP2910071B2 (ja) 通信システム
KR100298038B1 (ko) 도트 마트릭스 십진수 표시기의 구동장치 및 구동방법
JPH05191468A (ja) データ変換装置
JPH02109101A (ja) モニタリング装置
JPH0224184A (ja) プリンタ装置
JPS5948584B2 (ja) デ−タ・フレ−ム送受信制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091013

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee