KR0170726B1 - 펜 디지타이저의 패널 구동회로 - Google Patents
펜 디지타이저의 패널 구동회로 Download PDFInfo
- Publication number
- KR0170726B1 KR0170726B1 KR1019950069704A KR19950069704A KR0170726B1 KR 0170726 B1 KR0170726 B1 KR 0170726B1 KR 1019950069704 A KR1019950069704 A KR 1019950069704A KR 19950069704 A KR19950069704 A KR 19950069704A KR 0170726 B1 KR0170726 B1 KR 0170726B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- delay means
- panel
- panel driving
- mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
- G06F3/03545—Pens or stylus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Position Input By Displaying (AREA)
Abstract
회로가 단순한 펜 디지타이저의 패널 구동 회로를 공개한다. 그 구동 회로는 클럭신호를 입력받아 한 주기씩 지연함에 의해 12주기마다 반복되는 제1구형파를 발생하는 제1지연수단; 상기 제1지연수단의 출력신호를 한 주기 지연 출력함에 의해 제2구형파를 발생하는 제2지연수단; 상기 제1 및 제2구형파를 입력받아 이를 디코딩하는 디코딩수단; 및 제1지연수단의 출력신호와 그 반전신호와 제2지연수단의 출력신호와 그 반전신호 그리고 상기 디코딩수단의 출력신호를 입력받아 모드 선택신호에 따라 스타일러스 모드 혹은 핑거 모드의 패널 구동신호를 선택적으로 출력하는 신호 선택수단을 구비한 것을 특징으로 한다. 본 발명에 의하면, 회로를 단순화시킬 수 있다.
Description
제1도는 종래의 펜 디지타이저의 패널 구동 회로를 설명하기 위한 구성 블록도.
제2a도 및 제2b도는 종래의 펜 디지타이저의 패널 구동 회로의 동작 모드를 설명하기 위한 동작 파형도.
제3도는 본 발명에 따른 펜 디지타이저의 패널 구동 회로를 설명하기 위한 구성 블록도.
제4a도 및 제4b도는 제3도의 펜 디지타이저의 패널 구동 회로의 동작을 설명하기 위한 동작 파형도.
본 발명은 펜 디지타이저의 패널 구동 회로에 관한 것으로, 특히 마이컴과 명령 해독 로직 회로를 단순한 회로로 대체함으로써 회로의 단순화를 개선한 펜 디지타이저의 패널 구동 회로에 관한 것이다.
기존의 펜 디지타이저(pen digitizer)는 퍼스널 컴퓨터나 휴대용 정보 기기의 입력 장치로 이용되며, 다른 입력장치인 마우스나 키보드를 대신하여 패널(panel)이라는 저항 성분으로 도포된 특수 제작된 판에 펜 혹은 손가락을 접속함에 의해 그림이나 글씨 등을 입력하게 된다. 즉, 패널의 네 곳의 모서리를 같은 레벨의 AC 또는 DC 신호에 의해 구동한 후, 패널의 임의의 한 점에 접촉이 생기면 그 접촉점의 위치에 따라 그 신호 크기가 다르게 되는 점을 이용하여 그 접촉점의 위치를 좌표화하게 된다.
제1도는 종래의 펜 디지타이저의 패널 구동 회로를 설명하기 위한 구성 블록도를 도시한 것으로, 도면 부호 10은 마이컴을, 20은 명령 해독 로직회로를, 40은 구동신호 발생기를, 50은 패널을 각각 나타낸다. 이때, UR은 오른쪽 위, UL은 왼쪽 위, LR은 오른쪽 아래, LL은 왼쪽 아래의 패널 모서리를 구동하는 신호를 나타낸다.
마이컴(10)은 패널 구동 신호를 제어하기 위한 제어 데이터와 모드 선택을 위한 데이터를 출력한다.
명령 해독 로직 회로(20)는 패널 구동 신호 제어 데이터와 모드 선택을 위한 데이터를 입력받아 이를 해독하여 모드 별로 구동하는 신호를 패널(50)로 출력한다.
구동 신호 발생기(40)는 명령 해독 로직회로(20)의 출력신호에 따라 패널(50)의 네곳의 모서리를 구동하게 되며, 출력 파형은 AC 또는 DC 신호이다. 이때, 패널의 구동신호들(UR, UL, LR, LL)은 동작 모드(스타일러스 모드 및 핑거 모드)에 따라 파형이 다르게 된다. 제2a도 및 제2b도는 각각 스타일러스 모드 및 핑거 모드시의 구동신호 파형을 도시한 것이다. 제2a도에 도시된 바와 같이 스타일러스 모드시에는 패널의 네곳의 모서리를 두 곳씩 쌍으로 네 번 구동하게 되며, 제2b도에 도시된 바와 같이 핑거 모드시에는 패널의 네곳의 모서리를 차례대로 한 번씩 구동하게 된다.
그런데, 종래의 펜 디지타이저의 패널 구동 회로는 마이컴(10)으로부터 구동신호 제어 데이터를 출력하기 위한 4비트 데이터 라인이 필요하며, 동작 모드를 변환하기 위하여 제어 데이터를 해독하기 위한 명령 해독 로직회로(20)를 필요로 하게 된다.
따라서, 본 발명의 목적은 종래의 마이컴과 명령 해독 로직 회로 대신에 동일 기능을 수행하는 간단한 회로를 부가함에 의해 회로가 단순한 펜 디지타이저의 패널 구동 회로를 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 펜 디지타이저의 패널 구동 회로는 클럭신호를 입력받아 한 주기씩 지연함에 의해 12주기마다 반복되는 제1구형파를 발생하는 제1지연수단; 상기 제1지연수단의 출력신호를 한 주기 지연 출력함에 의해 제2구형파를 발생하는 제2지연수단; 상기 제1 및 제2구형파를 입력받아 이를 디코딩하는 디코딩수단; 및 제1지연수단의 출력신호와 그 반전신호와 제2지연수단의 출력신호와 그 반전신호 그리고 상기 디코딩수단의 출력신호를 입력받아 모드 선택신호에 따라 스타일러스 모드 혹은 핑거 모드의 패널 구동신호를 선택적으로 출력하는 신호 선택수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하고자 한다.
제3도는 본 발명에 따른 펜 디지타이저의 패널 구동 회로를 설명하기 위한 구성 블록도를 도시한 것으로, 도면 부호 60은 제1지연부를, 70은 제2지연부를, 80은 디코더를, 90은 신호 선택부를 각각 나타낸다. 이때, 신호 선택부(90)의 출력신호는 각각 다음과 같다.
SUR : 스타일러스 모드시 패널의 상, 우측 구동 신호
SUL : 스타일러스 모드시 패널의 상, 좌측 구동 신호
SLL : 스타일러스 모드시 패널의 하, 좌측 구동 신호
SLR : 스타일러스 모드시 패널의 하, 우측 구동 신호
FUR : 핑거 모드시 패널의 상, 우측 구동 신호
FUL : 핑거 모드시 패널의 상, 좌측 구동 신호
FLL : 핑거 모드시 패널의 하, 좌측 구동 신호
FLR : 핑거 모드시 패널의 하, 우측 구동 신호
제1지연부(60)은 클럭신호(CLOCK)를 한 주기씩 지연함에 의해 12주기마다 반복되는 구형파를 발생하며, 리셋(RESET)신호에 따라 동작이 리셋 된다. 특히, 12비트 카운터로 구성하고 카운팅값중 12번째 출력 비트(Y11)를 출력함에 의해 구형파를 얻을 수 있다.
제2지연부(70)는 제1지연부(60)의 출력신호(COB)를 1주기만큼 지연하여 구형파를 출력하며, 리셋(RESET)신호에 따라 동작이 리셋된다.
디코더(80)는 제1 및 제2지연부(60)(70)의 출력 신호를 입력받아 디코딩을 수행한다. 특히, 2×4 디코더로 구성하여 4비트 출력을 얻는다.
신호 선택수(90)는 제1지연부(60)의 출력 신호와 그 반전된 신호, 그리고 제2지연부(70)의 출력 신호와 그 반전된 신호, 디코더(80)의 4비트 출력신호를 입력받아 모드 선택(mode select)신호에 따라 스타일러스 패널 구동신호(SUR, SUL, SLL, SLR) 혹은 핑거 모드 패널 구동신호(FUR, FUL, FLL, FLR)를 선택 출력한다. 제4a도 및 제4b도는 각각 스타일러스 모드 및 핑거 모드시의 패널 구동신호의 파형을 도시한 것으로 모드선택신호에 따른 패널 구동신호를 각각 도시한 것이다.
미설명된 제3도의 도면 부호 I1과 I2는 인버터를 나타낸다.
이상에서 살펴본 바와 같이 종래의 마이컴과 명령 해독 로직 회로 대신에 간단한 회로로 대체함에 의해 본 발명은 회로를 단순화시킬 수 있으며, 리셋신호를 인가하여 회로 구동을 억제함으로써 소비 전류를 줄일 수 있다는 잇점이 있다.
Claims (6)
- 클럭신호를 입력받아 한 주기씩 지연함에 의해 12주기마다 반복되는 제1구형파를 발생하는 제1지연수단; 상기 제1지연수단의 출력 신호를 한 주기 지연 출력함에 의해 제2구형파를 발생하는 제2지연수단; 및 상기 제1 및 제2구형파를 입력받아 이를 디코딩하는 디코딩수단; 제1지연수단의 출력 신호와 그 반전신호와 제2지연수단의 출력신호와 그 반전신호 그리고 상기 디코딩수단의 출력신호를 입력받아 모드 선택신호에 따라 스타일러스 모드 혹은 핑거 모드의 패널 구동신호를 선택적으로 출력하는 신호 선택수단을 구비한 것을 특징으로 하는 펜 디지타이저의 패널 구동회로.
- 제1항에 있어서, 상기 제1지연수단은 12비트 카운터로 구성되고, 12번째 출력 비트를 상기 제1구형파로서 출력하는 것을 특징으로 하는 펜 디지타이저의 패널 구동회로.
- 제1항에 있어서, 상기 제2지연수단은 적어도 2비트 이상의 카운터로 구성하고, 2번째 출력 비트를 상기 제2구형파로서 출력하는 것을 특징으로 하는 펜 디지타이저의 패널 구동회로.
- 제2항에 있어서, 상기 제1지연수단은 리셋신호에 따라 동작을 리셋 시킴에 의해 소비 전류를 줄일 수 있는 것을 특징으로 하는 펜 디지타이저의 패널 구동 회로.
- 제3항에 있어서, 상기 제2지연수단은 리셋신호에 따라 동작을 리셋 시킴에 의해 소비 전류를 줄일 수 있는 것을 특징으로 하는 펜 디지타이저의 패널 구동회로.
- 제1항에 있어서, 상기 디코딩수단은 2×4 디코더로 구성하는 것을 특징으로 하는 펜 디지타이저의 패널 구동회로.
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069704A KR0170726B1 (ko) | 1995-12-30 | 1995-12-30 | 펜 디지타이저의 패널 구동회로 |
| US08/981,177 US6043810A (en) | 1995-06-12 | 1996-06-12 | Digitizer controller |
| JP50293697A JP3889046B2 (ja) | 1995-06-12 | 1996-06-12 | デジタイザコントローラ |
| DE19681453T DE19681453B4 (de) | 1995-06-12 | 1996-06-12 | Digitalisiersteuereinrichtung, integrierter Halbleiterschaltkreis und Tableautreibersteuersignalgenerator |
| CNB021527156A CN1226697C (zh) | 1995-06-12 | 1996-06-12 | 数字化仪控制装置 |
| KR1020007000859A KR100262726B1 (ko) | 1995-06-12 | 1996-06-12 | 디지타이저 컨트롤러 |
| KR1019970706040A KR100262725B1 (ko) | 1995-06-12 | 1996-06-12 | 디지타이저컨트롤러 |
| PCT/KR1996/000089 WO1996042068A1 (en) | 1995-06-12 | 1996-06-12 | Digitizer controller |
| CN96194766A CN1108585C (zh) | 1995-06-12 | 1996-06-12 | 数字化仪控制装置 |
| GB9926443A GB2340613B (en) | 1995-06-12 | 1996-06-12 | Digitizer controller |
| GB9725009A GB2316179B (en) | 1995-06-12 | 1996-06-12 | Digitizer controller |
| TW085107049A TW319848B (ko) | 1995-06-12 | 1996-06-12 | |
| CNB021527148A CN1195351C (zh) | 1995-06-12 | 1996-06-12 | 产生正弦信号的装置 |
| CNB02152713XA CN1210675C (zh) | 1995-06-12 | 2002-11-20 | 数字化仪控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069704A KR0170726B1 (ko) | 1995-12-30 | 1995-12-30 | 펜 디지타이저의 패널 구동회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049347A KR970049347A (ko) | 1997-07-29 |
| KR0170726B1 true KR0170726B1 (ko) | 1999-03-30 |
Family
ID=19448537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069704A KR0170726B1 (ko) | 1995-06-12 | 1995-12-30 | 펜 디지타이저의 패널 구동회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170726B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069704A patent/KR0170726B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049347A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080162751A1 (en) | Multi buffer asynchronous scheme for processing incoming information | |
| JPH056887B2 (ko) | ||
| US4079449A (en) | Display apparatus for a biprogrammable accounting computer with operator guidance | |
| KR0170726B1 (ko) | 펜 디지타이저의 패널 구동회로 | |
| US5633659A (en) | Display unit having a coordinate input mechanism | |
| JP2011216065A (ja) | 入力装置、制御回路、電子システム及びその操作方法 | |
| JP2539779B2 (ja) | カ−ソル制御装置 | |
| US5606345A (en) | Display and input control device | |
| KR970002567A (ko) | 멀티 입력 장치 | |
| GB2090451A (en) | Electronic display | |
| JPH096534A (ja) | コンピュータ・システムおよび入力装置 | |
| US11947764B2 (en) | Input sensing unit and method of driving the same | |
| Baskett et al. | The design of a low cost video graphics terminal | |
| JP3365284B2 (ja) | タッチパネルの押圧位置検出方法およびその装置 | |
| JP2522925B2 (ja) | マイクロコンピユ−タ | |
| JP2743838B2 (ja) | 入力装置 | |
| KR930001739Y1 (ko) | 컴퓨터의 수행속도 표시회로 | |
| JPS6272023A (ja) | キ−ボ−ド装置 | |
| JPH0119151B2 (ko) | ||
| JPS5818647B2 (ja) | キ−ニユウリヨクセイギヨソウチ | |
| JP2731025B2 (ja) | 表示制御装置 | |
| Koosha | Master of Science in Engineering | |
| JPS62105223A (ja) | Ｐｆキ−の機能拡張方式 | |
| Estridge et al. | The IBM PCjr | |
| JPS61235891A (ja) | 表示制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |