KR0170701B1 - 반도체 메모리장치의 불량구제회로 - Google Patents
반도체 메모리장치의 불량구제회로 Download PDFInfo
- Publication number
- KR0170701B1 KR0170701B1 KR1019950040856A KR19950040856A KR0170701B1 KR 0170701 B1 KR0170701 B1 KR 0170701B1 KR 1019950040856 A KR1019950040856 A KR 1019950040856A KR 19950040856 A KR19950040856 A KR 19950040856A KR 0170701 B1 KR0170701 B1 KR 0170701B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- redundancy
- semiconductor memory
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치의 불량구제회로에 관한 것으로서, 더 상세하게는 반도체 메모리장치, 예를 들어 마스크 롬에서 데이타 출력 패드가 많은 경우에도 퓨즈의 수를 증가시키지 않고 한정된 레이아웃 면적으로 수율을 향상시킬 수 있도록 형성된 반도체 메모리장치의 불량구제회로에 관한 것이다. 이를 위한 본 발명은, 소정의 복수개의 입출력 블록, 및 상기 각 입출력 블록에서 발생하는 오류 데이타를 보정하기 위해 오류 데이타의 어드레스를 기억하는 리던던시 어드레스 저장블록과 상기 오류 데이타를 기억하는 리던던시 데이타 저장블록을 구비하여 된 데이타 보정부를 포함한 반도체 메모리장치의 불량구제회로에 있어서, 상기 리던던시 데이타 저장블록의 출력인 리던던시 데이타가 공통으로 입력되며, 상기 각각의 입출력 블록에 마련된 감지증폭수단의 출력 경로를 통과 또는 차단시키는 스위칭수단의 게이트를 제어하는 소정의 신호를 발생하는 리던던시 데이타 선택 블록이 포함되어 있는 점에 그 특징이 있다.
Description
제1도는 종래 반도체 메모리장치의 불량구제회로를 도시한 블록 구성도.
제2도는 불량구제회로의 일부분을 구성하는 일반적인 리던던시 어드레스 저장블록(Redundancy Address Store Block : ASB)의 구성도.
제3도는 제1도의 불량구제회로의 일부분을 구성하는 리던던시 데이타 저장블록(Redundancy Data Store Block : DSB)의 구성도.
제4도는 본 발명에 따른 반도체 메모리장치의 불량구제회로를 도시한 블록구성도.
제5도는 제4도의 불량구제회로의 일부분을 구성하는 리던던시 데이타 저장블록(Redundancy Data Store Block : DSB)의 구성도.
제6도는 제4도의 불량구제회로의 일부분을 구성하는 리던던시 데이타 선택블록(Redundancy Data Select Block : RDSB)의 구성도.
* 도면의 주요부분에 대한 부호의 설명
40 : 리던던시 데이타 선택블록 47 : 리던던시 데이타 저장블록
본 발명은 반도체 메모리장치의 불량구제회로에 관한 것으로서, 더 상세하게는 반도체 메모리장치, 예를 들어 마스크 롬에서 데이타 출력 패드가 많은 경우에도 퓨즈의 수를 증가시키지 않고 한정된 레이아웃 면적으로 수율을 향상시킬 수 있도록 형성된 반도체 메모리장치의 불량구제회로에 관한 것이다.
최근의 반도체 기술의 빠른 발전은 직접회로의 고집적화와 고기능화를 가져왔으며, 특히 반도체 메모리장치분야의 고집적화는 괄목할 만한 성장을 이루었다.
그런데, 반도체 집적회로의 고기능화에 의해 반도체 칩의 크기가 커지면, 반도체 칩의 수율은 그에 비례하여 감소하며, 또한 집적도를 높이기 위한 디자인 룰(design rule)의 축소는 반도체 칩의 수율을 더욱 감소시킨다. 이에 따라 반도체 집적회로중 수율이 가장 중요시 되는 반도체 메모리 장치에서는 소위 불량구제회로를 반도체 칩에 내장하여 수율을 높여왔다.
상기와 같은 반도체 칩의 수율을 향상시키기 위해 반도체 칩내에 내장되는 불량구제수단의 일종인 오류정정 코드(Error Correction Code : ECC)는 반도체 메모리 셀어레이에, 실제로 저장하고 싶은 메인 데이타와 상기 메인 데이타로부터 디지탈 통신에서 사용하는 해밍코드(Hamming Code)를 이용하여 반도체 메모리 내부에서 발생한 패리티 데이타(Parity Data)를 저장한 후, 읽기(Read) 동작시 메인 데이타와 패리티 데이타와의 조합을 통해 오류가 발생한 데이타를 구제해 주는 불량구제회로이다.
그러나, 상기의 오류정정 코드(이하 ECC라 약칭한다)로 구성된 불량구제회로의 단점은 반도체 칩에서 차지하는 레이아웃(Layout) 면적이 크다는 것이다. 한편, 불량구제회로의 또 다른 회로로서 리던던시(Redundancy)회로는 반도체 메모리 셀을 예비 메모리 셀과 정상 메모리 셀로 구성하여 정상 메모리 셀에 결함이 발생하였을 때 결함이 있는 정상 메모리 셀을 예비 메모리 셀로 대체하여 사용하는 기술로 주로 읽기/쓰기(Read/Write)가 가능한 DRAM, SRAM 등에서 사용되어 왔다.
그러나, 마스크 롬(Mask ROM)과 같이 공정중에 메모리 셀에 쓰기하는 반도체 메모리장치에서는 결함이 있는 메모리 셀을 예비 메모리 셀로 대체하는 것이 불가능하다. 따라서, 마스크 롬에서 리던던시 회로를 사용하는 경우에는 예비 메모리 셀을 정상 메모리 셀과 분리하여 공정이 끝난후에 데이타를 저장할 수 있도록 하는 퓨즈 등의 수단이 요구된다.
상기와 같은 반도체 기억장치의 불량구제회로로서의 리던던시 회로는 상기의 ECC에 비해 상대적으로 작은 레이아웃 면적을 메모리 칩에서 차지한다.
반도체 기억장치, 특히 마스크 롬의 불량구제회로인 리던던시의 블록구성을 제1도에 나타내 보였다. 제1도를 참조하면, 리던던시 어드레스 저장블록(Redundancy Address Store Block : ASB)(5)은 제2도에 도시된 바와 같은 회로로 구성되는데, 이것은 오류 데이타가 출력되는 다수개의 어드레스를 기억하는 블록이다. 또한, 리던던시 데이타 저장블록(Redundancy Data Store Block : DSB)(7)은 제3에 도시된 바와 같은 회로로 구성되는데, 이것은 오류 데이타를 기억하는 블록이다.
또한, 수리신호 섬메이터(Repair Signal Summator : 9)는 리던던시 어드레스 저장블록(5)에서 출력되는 수리신호(Repair Signal)(PRO-RRn : 이하 RR0-RRn와 혼용한다)를 입력받아 이들 수리신호 가운데 어느 하나 이상의 수리신호가 활성화되면 경로선택 신호(Path Select Signal : SD)를 활성화하는 블록이다. 수리신호 섬메이터(9)에서 발생되는 경로선택 신호(이하 SD와 혼용한다)는 리던던시 어드레스 저장블록(5)에서 출력된 수리신호(RR0-RRn)가 모두 비활성화되어 있을때는 함께 비활성화되어 리던던시 데이타 저장블록(7) 내부의 플로팅 노드(floating node)를 없애주고 데이타 출력버퍼(11)로 감지증폭기(13)의 출력이 입력될 수 있게 하는 신호이다. 그리고, 리던던시 어드레스 저장블록(5)에서 출력되는 수리신호(RR0-RRn)중에서 어느 한 신호라도 활성화되어 있는 경우에는 수리신호 섬메이터(9)에서 출력되는 경로선택신호(SD)도 같이 활성화되어 감지증폭기(13)에서 데이타 출력버퍼(11)로 출력되는 경로를 차단하고 리던던시 데이타 저장블록(7)의 리던던시 데이타(Redundancy Data)(RR0-RRn)이 데이타 출력버퍼(11)로 입력될 수 있게 한다. 상기와 같은 경우에서, 메모리 칩의 외부에서 발생된 어드레스가 메모리 칩에 인가되면 메모리 칩은 정상동작을 수행하는 이외에, 리던던시 어드레스 저장블록(5)은 상기 어드레스가 그 자체내에 기억되어 있는가를 판단한다. 만일, 상기 어드레스가 리던던시 어드레스 저장블록(5)에 기억되어 있지 않으면, 리던던시 어드레스 저장블록(5)은 수리신호(RR0-RRn)를 비활성화시켜 출력하고, 수리신호 섬메이터(9)는 경로선택신호(SD)를 활성화시켜 리던던시 데이타 저장블록(7)에서 경로선택신호에 해당하는 리던던시 데이타를 출력한다. 이 경우, 데이타 출력버퍼(11)로의 입력경로가 감지증폭기(13)에서 리던던시 데이타 저장블록(7)으로 바뀌어 오류 데이타 대신에 정정된 데이타가 출력된다.
제1도에서 부재번호1은 입력패드이며, 부재번호3은 입력버퍼, 부재번호15는 데이타 출력패드, 부재번호 17은 디코더, 부재번호 19는 정상 셀블록, 부재번호21은 정상 데이타와 오류데이타를 선별하는 선별부이다. 또한, #0-#n은 정상 데이타 및 리던던시 데이타가 입출력되는 데이타 입출력부이다.
그런데, 상술한 바와 같은 종래 반도체 기억장치의 불량구제장치인 리던던시회로는 데이타 출력버퍼(11)에 접속되어 실질적으로 데이타를 출력하는 데이타 출력패드(15)가 많을수록 그에 비례하여 리던던시 데이타(RD0-RDn)을 발생하는 리던던시 데이타 저장블록(7)가 증가하게 되며, 이에 따라 비교적 큰 면적을 필요로 하는 퓨즈의 수가 증가하게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 데이타 출력패드가 많은 경우에도 이와 관련되는 퓨즈의 수를 증가시키지 않고 작은 레이아웃 면적으로도 수율을 향상시킬 수 있는 반도체 메모리장치의 불량구제회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리 장치의 불량구제회로는, 소정의 복수개의 입출력 블록, 및 상기 각 입출력 블록에서 발생하는 오류 데이타를 보정하기 위해 오류 데이타의 어드레스를 기억하는 리던던시 어드레스 저장블록과 상기 오류 데이타를 기억하는 리던던시 데이타 저장블록을 구비하여 된 데이타 보정부를 포함한 반도체 메모리장치의 불량구제회로에 있어서, 상기 리던던시 데이타 저장블록의 출력인 리던던시 데이타가 공통으로 입력되며, 상기 각각의 입출력 블록에 마련된 감지증폭수단의 출력 경로를 통과 또는 차단시키는 스위칭수단의 게이트를 제어하는 소정의 신호를 발생하는 리던던시 데이타 선택 블록이 포함되어 있는 점에 그 특징이 있다
본 발명 반도체 기억장치의 불량구제회로에 있어서, 상기 반도체 기억장치는 마스크 롬이며, 상기 스위칭수단의 게이트를 제어하는 소정의 신호는 경로선택 신호인 점에도 그 특징이 있다.
또한, 본 발명 반도체 기억장치의 불량구제회로에 있어서, 상기 반도체 기억장치의 페이지 모드인 경우 상기 다수개의 감지증폭기수단이 공통으로 접속되고, 상기 데이타 저장블록의 출력인 리던던시 데이타도 공통으로 접속되어 상기 감지증폭기수단 및 데이타 저장블록 모두가 상기 리던던시 데이타로 코딩되는 점에도 그 특징이 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 메모리장치의 불량구제회로의 바람직한 일실시예를 상세하게 설명한다.
본 발명에 따른 반도체 메모리 장치의 불량구제회로는 마스크 롬에서 리던던시를 이용하여 출력구성, 즉 데이타 출력패드가 많은 경우에도 퓨즈의 수를 증가시키지 않고 작은 레이아웃 면적으로도 수율을 향상시킬 수 있도록 한 것으로서, 종래의 불량구제회로인 리던던시 회로에 리던던시 데이타 선택블록(40)을 추가함으로써 퓨즈의 개수를 줄여 레이아웃 면적을 감소시킨 것이다. 즉, 본 발명 반도체 기억장치의 불량구제회로는, 복수개의 입출력 블록(#1-#n), 및 상기 각 입출력 블록(#0-#n) 또는 그 이외의 부분에서 발생하는 오류 데이타를 보정하기 위해 오류 데이타의 어드레스를 기억하는 리던던시 어드레스 저장블록(5)과 상기 오류 데이타를 기억하는 리던던시 데이타 저장블록(47)을 구비하며, 특히 상기 리던던시 데이타 저장블록(47)의 출력인 리던던시 데이타(RD0)가 공통으로 입력되며, 상기 각각의 입출력 블록(#0-#n)에 마련된 감지증폭기(#SA0-#SAn)의 출력 경로(PL)를 통과 또는 차단시키는 스위칭부(21)의 게이트를 제어하는 경로선택신호(SD0-SDn)를 발생하는 리던던시 데이타 선택 블록(40)이 포함되어 구성되어 있다. 여기서, 종래 반도체 기억장치의 불량구제회로에 사용되는 것과 동일한 부재로 사용되는 본 발명의 구성요소는 동일한 부재번호를 기재했으며 이의 구체적인 설명도 생략하였다.
상술한 바와 같이 구성된 본 발명에 따른 반도체 기억장치의 불량구제회로를 통해 퓨즈의 개수를 줄이고 반도체 칩의 레이아웃 면적을 감소시킨 바람직한 작용을, 출력의 구성이 ×32(데이타 출력 패드가 32개인 경우임)인 경우를 예로 하여 종래의 리던던시 회로 구조와 비교하면서 상세하게 설명하면 다음과 같다.
제2도의 도시된 리던던시 어드레스 저장블록(7)에서 어드레스가 A2-A18(제2도)인 경우 33개의 퓨즈(L)가 필요하며, 수선신호(RRn)에서 n=5, 즉 데이타 출력 블록(#0-#n)이 6블록이라면 리던던시 어드레스 저장블록(5)에서 사용하는 총 퓨즈수는 198개가 된다.
한편, 종래의 리던던시 데이타 저장블록(7)에서 출력되는 리던던시 데이타(RDn) 구조는 ×32 구조이므로 RD31, 즉 32블록이 되고, 여기서 P/N-MOS 각각 2개에다가 수선신호(RR5)의 개수 5개를 곱한 12개에 다시 RD31을 곱한 값 즉, 384개의 퓨즈(L)가 필요하게 되어 종래의 리던던시 회로에서는 총 582개의 퓨즈(L)가 필요하였다. 이상에서 살펴본 바와 같이, 종래 불량구제회로에서는 경로 선택신호(SD)가 1개이고 리던던시 데이타 저장블록(7)의 데이타 출력(RD0-RD31)이 32개 필요했다.
그러나, 본 발명에서는 정상 모드의 경우 리던던시 데이타 저장블록(47 : 제4도)의 출력이 RD0 1개만 필요하고 대신에 제6도에 도시된 바와 같은 리던던시 데이타 선택블록(RDSB : 40)이 새로 추가되어, ×32의 출력을 코딩할 수 있는 5개의 블록(25=32)을 통해 그 블록의 출력을 코딩하여 경로 선택신호(SD0-SD31)을 만들게 된다.
따라서, 종래 기술에 비해 경로선택 신호(SD)의 개수가 1개에서 32개로 증가하나 퓨즈(L)의 증가는 불필요하며, 다만 리던던시 데이타 선택블록(RDSB : 40)에서 퓨즈(L)가 추가된다.
한편, 제5도에서 리던던시 데이타 저장블록(47)은 통상 1개만 리던던시 데이타(RD0)가 필요하지만, 16개의 메인 데이타를 1페이지로하여 한번에 8페이지에 해당하는 데이타를 읽기하는 페이지 모드 옵션의 경우에서는 다수개가 필요하기도 하나, 8-워드 페이지를 사용한다 하더라도 4 블록이면 충분하다.
따라서, 종래에는 입력/출력 패드 수만큼 리던던시 데이타(RDn)가 필요하였으나, 본 발명에서는 리던던시 데이타(RDn)가 1개 또는 4개 정도만 있으면 되는 것이다.
이하, 본 발명에 있어서의 출력의 구성이 ×32인 경우, 즉 종래 기술과 동일한 조건하에서 퓨즈(L) 개수를 계산하여 비교하면 다음과 같다.
본 발명에 있어서, 리던던시 어드레스 저장블록(5)은 제2도 도시된 종래의 리던던시 어드레스 저장블록과 동일하므로 퓨즈(L)수는 198개가 필요하며, 제5도의 리던던시 데이타 저장블록(47)은 RRn에서 n=5(6블록)가 되어 정상 모드의 경우는 RD0 1개만 있으므로 총 퓨즈수(L)는 6개가 되고, 8-워드 페이지 모드의 경우는 RDn에서 n=3(4블록)이 되므로 필요한 총 퓨즈수는 24개가 된다. 또한, 새로 추가된 제6도의 리던던시 데이타 선택블록(40)에서 RRn은 마찬가지로 RR5가 되고, 코딩에 필요한 PRI0n은 6블록이 되어 총 퓨즈수는 36개가 필요하게 된다.
따라서, 본 발명에 있어서, 비트 수선(Bit Repair)을 위해 필요한 총 퓨즈(L)수는 정상 모드에서는 240개가 있어야 하고, 8-워드 페이지 모드라 하더라도 258개의 퓨즈만 필요하게 되므로 종래 기술에 비해 퓨즈의 수를 41.2%-44.3% 정도만이 필요하게 된다. 따라서, 본 발명에 따른 반도체 기억장치의 불량구제회로는 작은 레이아웃 면적으로도 수율을 향상시킬 수 있는 이점을 제공한다.
본 발명이 지금까지 설명되었지만, 이와 유사한 것이 본 발명의 사상 및 범주에서 분리됨이 없이 여러가지 방법으로 변형될 수 있다는 것은 해당기술분야의 숙련된 자에게 자명한 것이다. 이와 같은 어떤 그리고 모든 변형물은 이어지는 특허 청구의 범위내에 포함된다고 보아야 할 것이다.
Claims (4)
- 소정의 복수개의 입출력 블록, 및 상기 각 입출력 블록에서 발생하는 오류 데이타를 보정하기 위해 오류 데이타의 어드레스를 기억하는 리던던시 어드레스 저장블록과 상기 오류 데이타를 기억하는 리던던시 데이타 저장블록을 구비하여 된 데이타 보정부를 포함한 반도체 메모리장치의 불량구제회로에 있어서, 상기 리던던시 데이타 저장블록의 출력인 리던던시 데이타가 공통으로 입력되며, 상기 각각의 입출력 블록에 마련된 감지 증폭수단의 출력 경로를 통과 또는 차단시키는 스위칭수단의 게이트를 제어하는 소정의 신호를 발생하는 리던던시 데이타 선택 블록이 포함되어 있는 것을 특징으로 하는 반도체 기억장치의 불량구제회로.
- 제1항에 있어서, 상기 반도체 기억장치는 마스크 롬인 것을 특징으로 하는 반도체 기억장치의 불량구제회로.
- 제1항에 있어서, 상기 스위칭수단의 게이트를 제어하는 소정의 신호는 경로선택 신호인 것을 특징으로 하는 반도체 기억장치의 불량구제회로.
- 제1항 내지 제3항중의 어느 한 항에 있어서, 상기 반도체 기억장치가 페이지 모드인 경우 상기 다수개의 감지증폭기수단이 공통으로 접속되고, 상기 데이타 저장블록의 출력인 리던던시 데이타도 공통으로 접속되어 상기 감지증폭기수단 및 데이타 저장블록 모두가 상기 리던던시 데이타로 코딩되는 것을 특징으로 하는 반도체 기억장치의 불량구제회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040856A KR0170701B1 (ko) | 1995-11-11 | 1995-11-11 | 반도체 메모리장치의 불량구제회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040856A KR0170701B1 (ko) | 1995-11-11 | 1995-11-11 | 반도체 메모리장치의 불량구제회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029880A KR970029880A (ko) | 1997-06-26 |
| KR0170701B1 true KR0170701B1 (ko) | 1999-03-30 |
Family
ID=19433778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950040856A KR0170701B1 (ko) | 1995-11-11 | 1995-11-11 | 반도체 메모리장치의 불량구제회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170701B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7379360B1 (en) | 2006-10-31 | 2008-05-27 | Hynix Semiconductor Inc. | Repair fuse circuit for storing I/O repair information therein |
-
1995
- 1995-11-11 KR KR1019950040856A patent/KR0170701B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7379360B1 (en) | 2006-10-31 | 2008-05-27 | Hynix Semiconductor Inc. | Repair fuse circuit for storing I/O repair information therein |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029880A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100455792B1 (ko) | Ｅｃｃ 방식 에러 복구 회로를 갖는 반도체 메모리 장치 | |
| JP2731136B2 (ja) | 半導体メモリ装置の冗長回路及び冗長方法 | |
| US6957378B2 (en) | Semiconductor memory device | |
| JP4056488B2 (ja) | 半導体装置の試験方法及び製造方法 | |
| JP3892832B2 (ja) | 半導体記憶装置 | |
| JPH06203596A (ja) | 半導体メモリ装置及びそのメモリセルアレイの配置方法 | |
| JP2007257791A (ja) | 半導体記憶装置 | |
| US20110099459A1 (en) | Semiconductor memory device | |
| US5386387A (en) | Semiconductor memory device including additional memory cell block having irregular memory cell arrangement | |
| JP2005182989A (ja) | ワイドデータワードをエンコード及びデコードする方法及びシステム | |
| JP4050091B2 (ja) | 半導体メモリ装置 | |
| KR0170701B1 (ko) | 반도체 메모리장치의 불량구제회로 | |
| KR20140108886A (ko) | 이동 통신 시스템에서 메모리 제어 방법 및 장치 | |
| JPS6284498A (ja) | 半導体記憶装置 | |
| JP2006323923A (ja) | 半導体記憶装置 | |
| US6934203B2 (en) | Semiconductor memory device for improving redundancy efficiency | |
| JPH0582000B2 (ko) | ||
| JP4588965B2 (ja) | 半導体記憶装置 | |
| US11698835B2 (en) | Memory and operation method of memory | |
| KR20190114701A (ko) | 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
| US20240177793A1 (en) | Memory device including error correction device | |
| KR102635260B1 (ko) | 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
| JP2007141364A (ja) | 半導体記憶装置 | |
| US6055665A (en) | Method for recovering failed memory devices | |
| JP2859780B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |