KR0170248B1 - BiCMOS구동회로 - Google Patents

Abstract

본 발명은 반도체장치의 BiCMOS 구동회로에 관한 것으로, 특히 구동수단의 저소비저력 및 고속동작을 구현하기 위하여 입력신호를 논리레벨로 변환시키는 논리수단; 두개의 상하 구동단을 바이폴라 소자와 부하로 구성하여 대전류를 구동시키는 구동수단; 논리수단과 구동수단 사이에 게재하여 구동소자의 방전시간을 감소시켜 동작속도를 빠르게 개선하는 속도개선논리수단; 논리수단과 속도개선 논리수단에서 출력된 신호를 받아 구동수단의 소비전류를 줄이고 동작속도를 더욱 빠르게 하는 전류와 속도개선수단을 구비하여 이루어진 BiCMOS 구동회로를 제공한다.

따라서 상기한 본 발명의 방법에 의하면 전류와 속도개선수단을 구성하는 MOS소자가 턴온시 극히 낮은 온 저항을 나타내는 특성을 이용하여 구동수단의 바이어스 부하와 병렬연결함으로써 구동소자의 방전패스 임피던스를 더욱작게 함으로써 구동수단을 구성하고 있는 구동소자들의 저소비전력 및 고속동작을 보다 안정하게 구현할 수가 있다.

Description

BiCOMS 구동회로

제1도는 종래의 BiCOMS 구동회로의 일예를 보여주는 블럭도이고,

제2도는 제1도에 도시된 블럭도의 구체적인 BiCOMS 구동회로도이며,

제3도는 종래의 BiCOMS 구동회로의 다른 실시예를 보여주는 블럭도이고,

제4도는 제3도에 도시된 블럭도의 구체적인 BiCOMS 구동회로도이며,

제5도는 본 발명의 BiCOMS 구동회로의 블럭도이고,

제6도는 제5도에 도시된 블럭도의 구체적인 BiCOMS 구동회로도를 도시하고 있다.

본 발명은 반도체 장치의 구동회로에 관한 것으로, 특히 BiCMOS를 이용하여 구성한 구동회로에 있어서 구동수단의 방전경로를 개선하여 저소비 전력 및 고속동작이 실현되도록 하는 방법에 관한 것이다.

일반적으로 아날로그(analog) 기능과 디지털(digital) 기능이 복합적으로 요구되는 대규모 집적회로에서는 상기 아날로그 기능과 디지털 기능을 하나의 반도체 칩상에 구현하기 위해서는 I²L(Integrated Injection Logic)소자나 COMS (Complementary Metal Oxide Semicondutor) 소자등이 이용되고 있다.

I²L소자로 디지털 기능을 구현할 경우에는 출력단의 출력 스윙 레벨 한계가 있으며, CMOS소자로 증폭단의 큰 이득을 얻기 위해서는 MOS트랜지스터의 채널 폭을 크게해야 하므로 칩(chip) 사이즈가 증가하는 등의 문제점이 있다.

이와같은 문제로 인해 대규모 직접회로에 아날로그 및 디지털 기능이 혼재된 BiCMOS회로가 이용되고 있다.

종래의 구동회로는 CMOS소자를 이용한 것과 바이폴라 소자를 이용한 것으로 크게 구분할 수 있으나, 아날로그 및 디지털 기능을 모두 갖춘 집적회로에서는 종래 회로의 구성방법을 적용하기에는 어려움이 있다.

이하 첨부 도면을 첨부하여 종래의 BiCMOS 구동회로를 살펴본다.

제1도는 종래의 BiCMOS 구동회로를 나타내는 블럭도로서 여기에는 관련된 기능을 수행하는 3개의 기능별 블록으로 구성되어 있다. 즉, 입력단자(a)에 연결된 논리수단(11), 반전전압보상수단(12), 출력단자(e)에 연결된 구동수단(13)으로 구성되며, 상기 수단들은 내부단자(b, c, d)를 통해 연결된다.

종래의 상기한 BiCMOS 구동회로의 블럭도를 구체적인 회로로 구현한 일 실시예인 제2도를 참조하여 회로동작을 살펴보면 입력단자(a)에 입력된 신호전압레벨이 하이레벨일 때 단자(c)는 로우레벨이고, 단자(b)는 하이레벨이 된다. 따라서 트랜지스터 Q1과 Q2는 턴온(turn on) 상태가 되어 출력단자(e)의 전압은 Vcc-(Vbe1+Vbe2)로서 하이레벨로 턴온된다. 한편, 입력단자(a)에 입력된 신호가 로우가 되면 트랜지스터 Q1과 Q2는 턴오프(turn off) 상태가 되고 트랜지스터 Q3와 Q4는 턴온 상태가 되어 출력단자(e)의 전압은 Vbe4+Vce3(sat.)로서 로우 레벨로 턴오프된다.

이때, 저항기 R1은 트랜지스터 Q3와 Q4의 에미터-베이스간전압(Vbe)에 바이어스(bias) 전압이 인가되어 PMOS소자인 M3와 NMOS 소자인 M4로 구성된 인버터가 전기적인 동작불안을 일으키지 않도록 하기 위하여 바이어스 전압을 제한하는 반전 전압 보상수단의 역할을 한다.

이와같이 종래의 BiCMOS 구동회로에서는 논리수단(11)과 구동수단(13) 사이에 반전전압 보상수단(12)으로서 저항(R1)이 이용되고 있다. 그러나 반도체 제조 공정을 통해 웨이퍼상에 직접회로를 형성할 경우 저항기 R1은 웨이퍼의 단위당 면적을 많이 차지할 뿐 아니라, 트랜지스터 Q3의 베이스로 구성되어 있어 방전 시상수가 크므로 회로의 고속동작을 구현하는 문제점이 있다.

상기한 문제점을 해결하기 위한 종래의 다른 기술인 대한민국 특허출원 제92-2480(92, 3, 6) BiCMOS 구동회로에서는 반전전압 보상수단을 입력 임피던스(impedance) 특성이 크고 저항기보다는 집적도가 작은 MOS소자들로 구성하여 회로의 동작속도가 뛰어나고, 반도체 칩 사이즈를 줄일 수 있는 BiCMOS 구동회로를 제공하고 있다.

이하 첨부한 도면을 참조하여 종래의 상기 다른 기술을 상세히 설명하기로 한다.

제3도는 종래의 다른 BiCMOS 구동회로를 나타내는 블럭도로서 입력단자(a)에 연결된 논리수단(31), 속도개선논리수단(32) 및 출력단자(d)에 연결된 구동수단(33)으로 구성되며, 상기 각 수단들은 내부단자(b, c)로 연결되어 있다. 상기 제3도의 블럭도를 구체적인 회로로서 구현한 종래의 다른 실시예인 제4도를 참조하여 회로구성과 동작을 살펴보면, 입력단자(a)에 연결되어 두 개의 CMOS 인버터로 구성된 논리수단(31), 한 개의 CMOS인버터로 구성한 속도개선 논리수단(32) 및 출력단자(d)에 연결되어 4개의 바이폴라 트랜지스터 및 3개의 부하소자로 구성된 구동수단(33)을 구비하고, 상기 각 수단은 내부단자(b, c)를 통해 내부적으로 상호 연결되어 있다. 상기 회로도의 동작구성을 살펴보면 신호 처리를 거친 신호가 입력단자(a)로 입력되어 논리수단(31)을 거쳐 논리레벨의 신호로 바뀌어 단자(b)로 출력되며, 단자(b)로 출력된 논리레벨의 신호는 속도개선 논리수단(32)과 구동수단(33)에 각각 입력된다. 즉, 속도개선 논리수단(32)을 이루는 CMOS소자(M5, M6)의 게이트가 공통으로 접속된 전극선에 인가된 입력신호는 상기 CMOS인버터를 통과하여 그 출력신호가 내부단자(c)를 통해 구동수단(33)에 인가된다. 여기서 상기 속도개선 논리수단(32)은 온(ON)저항값이 작은 특성을 갖는 CMOS소자로 구성되어 있으므로 방전시상수를 작게하여 구동수단(33)의 방전을 빠르게 하고 구동수단(33)의 동작속도를 높이는 기능을 한다. 논리수단(31)과 속도개선 논리수단(32)에서 입력된 신호는 구동수단(33)을 통해 출력단자(d)에 구동전류로 출력된다.

이어서 상기 BiCMOS 구동회로의 전기적 회로 동작을 살펴보면, 입력단자(a)에 입력된 신호전압레벨이 하이 레벨일 때 단자(b)는 하이 레벨이고, 단자(c)는 로우 레벨이 된다. 따라서 트랜지스터 Q1과 Q2는 턴온 상태가 되어 출력단자(d) 전압은 Vcc-(Vbe1+Vbe2)가 되어 하이 레벨로 턴온된다. 한편, 입력단자(a)에 입력된 신호전압레벨이 로우 레벨이면 단자(b)는 로우 레벨이고, 단자(c)은 하이 레벨이 되어 트랜지스터 Q1과 Q2는 턴오프 상태가 되고, Q3와 Q4는 턴온 상태로 되어 출력단자(d)에는 Vbe4+Vce3(sat.)전압이 나타나 로우 레벨로 턴온된다.

따라서, 상기의 개량된 종래의 다른 기술에 의하면 속도개선 논리수단(32)에 칩면적을 많이 차지하던 종래의 저항기를 대신하여 CMOS 인버터를 사용함으로써 반도체 장치의 고집적도에 매우 유리한 장점이 있으며, 트랜지스터 Q3의 방전 패스가 작은 온(ON) 저항값을 갖는 NMOS인 M6로 이루어지므로 방전시상수가 작아지고, 결과적으로는 방전속도가 빨라지게 되어 회로의 동작 속도를 휠씬 빠르게 개선시키는 이점이 있었다.

그러나, 상기 종래의 다른 기술에 있어서 구동수단의 능동소자들과 수동소자들의 관계를 살펴보면 저항기 R1의 저항값이 작으면 트랜지스터 Q2의 베이스-에미터간에 충전된 전압이 빠른시간에 방전되지만 Q1의 소비전류가 증가되는 단점이 있으며, 또한 저항기 R1의 저항값이 클 경우에는 Q1의 소비전류는 감소하지만 Q2의 방전시간이 증가하게 된다. 상기와 같은 이유로 저항기 R2의 저항값에 따라 트랜지스터 Q4의 방전시간과 Q3의 소비전류간의 장단점이 서로 상충하게 되는 문제점이 있었다.

따라서 본 발명은 구동수단의 방전경로를 개선하여 구동수단의 수동소자값에 따라서 능동소자들과 수동소자들간에 장단점이 서로 상출되는 종래의 문제를 해소하므로서 BiCMOS 구동회로의 고속동작과 저소비전력을 보다 안정하게 구현하는 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위하여 본 발명은 직렬 연결된 복수의 인버터를 구비하여 입력신호의 레벨을 변환시켜서 레벨 변환된 입력신호를 출력하는 논리수단; 상기 레벨변환된 입력신호를 받아들이고 반전시켜 반전된 레벨변환된 입력신호를 출력하는 속도개선 논리수단; 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호를 받아들이고, 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호에 따라 출력신호를 발생하며, 상기 레벨변환된 입력신호에 상응하여 상기 출력신호가 하이레벨이 되게 하는 제1구동 트랜지스터와 상기 반전된 레벨변환된 입력신호에 상응하여 상기 출력신호가 로우레벨이 되게 하는 제2구동 트랜지스터를 구비하는 구동수단; 및 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호를 받아들이고, 상기 레벨변환된 입력신호에 응답하여 상기 제1구동 트랜지스터의 게이트를 선택적으로 접지시키고, 상기 반전된 레벨변환된 입력신호에 응답하여 상기 제2구동 트랜지스터의 게이트를 선택적으로 접지시키는 전류와 속도 개선 수단을 구비하여 이루어진 BiCMOS 구동회로를 제공한다.

이하 첨부한 도면을 참조하여 본 발명은 상세히 설명한다.

제5도는 본 발명의 BiCMOS 구동회로를 나타내는 블럭도로서 신호처리를 거친 입력신호가 논리수단(51)의 입력단자(a)에 입력되면 논리레벨로 변환되어 단자(b)로 출력되고 단자(b)의 출력신호는 속도개선 논리수단(52), 구동수단(53)의 상 구동단 및 전류와 속도개선 수단(54)에 각각 입력되고 속도개선 논리수단(52)의 출력신호는 단자(c)로 출력되어 구동수단(53)의 하 구동단과 전류와 속도개선 수단(53)에 입력되며 상기 전류와 속도개선 수단(53)에 입력되며 상기 전류와 속도개선수단(54)의 출력선은 두 개의 단자(e, f)를 통해 구동수단(53)의 상, 하 구동단에 있는 구동소자들을 바이어스하는 부하들(R1, R2)과 병렬연결되어, 구동수단(53)의 출력단(d)에 대전류를 출력한다.

제6도는 본 발명에 의한 BiCMOS 구동회로의 구체적인 회로도로서 논리수단(51)은 MOS소자(M1~M4)에 대응하고, 속도개선논리수단(52)은 MOS소자(M5, M6) 전류와 속도개선수단(53)은 MOS소자(M7, M8)에 각각 대응하며, 구동수단(53)은 바이폴라 소자(Q1~Q4)와 부하(R1~R3)에 대응되며, 각각의 수단들은 내부전원전압(Vcc)으로 바이어스된다.

이하, 상기한 도면을 참조하여 본 발명의 BiCMOS 구동회로에 있어서, 구동수단의 고속동작 및 저소비 전력 구현과정을 살펴보기로 한다.

입력단자(a)에 입력된 신호 전압레벨이 하이(high)이면 단자(b)의 전압레벨은 하이가 되고 제1제어신호가 발생되는 단자(c)의 전압레벨은 로우(low)가 되어 트랜지스터 Q1과 제1구동 트랜지스터 Q2는 턴온되고 Q3와 제2구동트랜지스터 Q4는 턴오프 되어 출력단자(d)의 전압은 Vcc-(Vbel+Vbe4)가 되어 하이 레벨이 된다.

이때, 잔류와 속도개선수단(53)의 MOS소자 M8은 턴오프되고, MOS소자 M7은 턴온되어 MOS소자 M7의 온(ON)저항과 부하 R2가 병렬연결되므로 제2구동 트랜지스터 Q4의 방전속도가 크게 개선된다. 즉, 턴온된 MOS소자의 온 저항이 극히 작은 특성을 이용하여 방전속도를 빠르게 할 수가 있는 것이다.

한편, 입력단자(a)에 입력되는 신호 전압레벨이 로우이면 단자(b)의 전압 레벨은 로우가 되고 단자(c)의 전압은 하이 레벨이 되어, 트랜지스터 Q1과 제1구동 트랜지스터 Q2는 턴오프되고, 트랜지스터 Q3와 제2구동 트랜지스터 Q4는 턴온되어 출력단자(d)의 전압은 Vbe4+Vce3(sat.)가 되어 로우 레벨이 출력된다. 이때, 전류와 속도개선수단(54)의 MOS소자 M7은 턴오프되고 M8은 턴온되어, MOS소자 M8의 온 저항과 부하 R1이 병렬연결되어 제1구동 트랜지스터 Q2의 방전속도가 빠르게 된다.

이와같이 전류와 속도개선수단(54)의 MOS소자 M7과 M8을 구동수단(53)의 부하 R2와 R1에 각각 병렬 연결하므로써 제1 및 제2구동 트랜지스터 Q2 및 Q4의 입력 임피던스를 작게하여 방전속도를 매우 빠르게 할 수 있으며, 트랜지스터 Q1과 Q3의 소비전류를 크게 줄일 수가 있다.

따라서 상기한 본 발명의 방법에 의하면 전류와 속도개선수단을 구성하는 MOS소자가 턴온시 극히 낮은 온저항을 나타내는 특성을 이용하여 구동수단의 바이어스 부하와 병렬연결함으로써 구동소자의 방전패스 임피던스를 더욱작게 함으로써 구동수단을 구성하고 있는 구동소자들이 저소비전력 및 고속동작을 더욱 안정하게 구현할 수가 있다.

본 발명은 상기 일실시예에 한하지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에 통상의 지식을 가진자에 의해 실시가능함이 명백하다. 즉 종래의 회로 구성에 있어서 논리수단을 구성함에 3개 이상의 인버터로 구성함이 가능할 수 있으며, 구동수단의 부하들은 임피던스 특성을 갖는 능동소자, 또는 수동소자의 어느하나로 구성이 가능하다. 또, 속도개선논리수단의 입력신호로써 논리수단을 구성하는 여러단의 인버터에서 동일 레벨의 전위를 갖는 단으로부터 구현할 수도 있다.

이와같이 부차적으로 추가 또는 변형된 종래기술과 본 발명이 목적으로 하는 구성수단과의 조합은 당업자의 권리임이 명확하다.

Claims (3)

1. 직렬 연결된 복수의 인버터를 구비하여 입력신호의 레벨을 변환시켜서 레벨 변환된 입력신호를 출력하는 논리수단; 상기 레벨변환된 입력신호를 받아들이고 반전시켜 반전된 레벨변환된 입력신호를 출력하는 속도개선 논리수단; 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호를 받아들이고, 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호에 따라 출력신호를 발생하며, 상기 레벨변환된 입력신호에 상응하여 상기 출력신호가 하이레벨이 되게 하는 제1구동 트랜지스터와 상기 반전된 레벨변환된 입력신호에 상응하여 상기 출력신호가 로우레벨이 되게 하는 제2구동 트랜지스터를 구비하는 구동수단; 및 상기 레벨변환된 입력신호와 상기 반전된 레벨변환된 입력신호를 받아들이고, 상기 레벨변환된 입력신호에 응답하여 상기 제1구동 트랜지스터의 게이트를 선택적으로 접지시키고, 상기 반전된 레벨변환된 입력신호에 응답하여 상기 제2구동 트랜지스터의 게이트를 선택적으로 접지시키는 전류와 속도 개선 수단을 구비하는 것을 특징으로 하는 BiCMOS 구동회로.
2. 제1항에 있어서, 상기 전류와 속도 개선 수단은 상기 레벨변환된 입력신호에 응답하여 상기 제1구동 트랜지스터의 게이트를 선택적으로 접지시켜 상기 제1구동 트랜지스터의 방전 경로를 형성하는 제1스위치; 및 상기 반전된 레벨변환된 입력신호에 응답하여 제2구동 트랜지스터의 게이트를 선택적으로 접지시켜 상기 제2구동 트랜지스터의 방전 경로를 형성하는 제2스위치를 구비하는 것을 특징으로 하는 BiCMOS 구동회로.
3. 제2항에 있어서, 상기 제1스위치는 상기 레벨변환된 입력신호와 연결되는 게이트, 상기 제1구동 트랜지스터의 베이스에 연결되는 드레인 및 접지되는 소오스를 구비하는 제1MOS 트랜지스터로 구성되고, 상기 제2스위치는 상기 반전된 레벨변환된 입력신호와 연결되는 게이트, 상기 제2구동 트랜지스터의 베이스에 연결되는 드레인 및 접지되는 소오스를 구비하는 제2MOS 트랜지스터로 구성되는 것을 특징으로 하는 BiCMOS 구동회로.