KR0170213B1

KR0170213B1 - 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법

Info

Publication number: KR0170213B1
Application number: KR1019950065740A
Authority: KR
Inventors: 김태성; 오영화; 김종선; 심인식
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1999-03-30
Also published as: KR970051119A

Abstract

본 발명은 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법에 관한 것으로서, 특히 2^M저장용량을 가진 선입선출 메모리; 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1 비트 입력 어드레스 카운터; 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터; 및 입력 및 출력 어드레스 카운터의 출력을 비교하여 선입선출 메모리의 데이터 저장상태를 표시하기 위한 빈상태 플래그, 완전 충만상태 플래그 및 복수의 부분 충만상태 플래그들을 발생하기 위한 플래그 발생부를 구비한 것을 특징으로 한다.

따라서, 본 발명에서는 부분 충만상태 플래그에 의해 다량의 데이터를 한 번에 전송할 수 있어서 데이터 전송속도를 빠르게 할 수 있다.

Description

선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법

제1도는 본 발명에 의한 선입선출 버퍼 메모리 장치의 구성을 나타낸 블록도.

제2도는 제1도의 플래그 발생부의 구성을 나타낸 회로도.

본 발명은 선입선출 버퍼 메모리 장치에 관한 것으로서, 특히 데이터 저장상태를 보다 세분하여 표시할 수 있는 선입선출 버퍼 메모리 장치에 관한 것이다.

두 시스템간의 데이터 통신을 구현하기 위한 간단한 방법이 선입선출 버퍼 메모리 장치를 사용하는 것이다. 즉, 선입선출 버퍼 메모리 장치는 데이터를 제공하는 시스템으로부터의 데이터를 입력 어드레스에 응답하여 선입선출 메모리에 저장하고 데이터를 제공받는 시스템에 출력 어드레스에 응답하여 먼저 입력된 데이터부터 리드하여 출력하게 된다.

따라서, 선입선출 버퍼 메모리 장치는 메모리의 충만상태를 체크하여 완전 충만상태 플래그를 발생하게 되고 이 플래그에 응답하여 완전 충만시에는 데이터 입력을 중지하고 대기하게 된다. 한편, 메모리의 빈상태를 체크하여 빈상태 플래그를 발생하게 되고 이 플래그에 응답하여 빈상태시에는 데이터의 출력을 중지하게 된다.

이와 같은 상태체크는 매 데이터의 입력 및 출력시마다 체크되어 메모리의 상태 플래그값을 정확하게 만들어내야 한다.

이와 같이 종래에는 매 데이터 전송마다 완전 충만상태와 빈상태 플래그만을 발생하게 되므로 데이터의 전송속도가 떨어지는 문제가 있었다.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 한 번에 복수의 데이터를 전송함으로써 데이터 전송속도를 향상시킬 수 있는 선입선출 버퍼 메모리 장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 장치는 2^M저장용량을 가진 선입선출 메모리; 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1비트 입력 어드레스 카운터; 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터; 및 입력 및 출력 어드레스 카운터의 출력을 비교하여 상기 선입선출 메모리의 데이터 저장상태를 표시하기 위한 빈상태 플래그, 완전 충만상태 플래그 및 복수의 부분 충만상태 플래그들을 발생하기 위한 플래그 발생부를 구비한 것을 특징으로 한다.

또한, 본 발명의 플래그 발생방법은 2^M저장용량을 가진 선입선출 메모리와, 상기 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1비트 입력 어드레스 카운터와, 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터를 가지는 선입선출 버퍼 메모리 장치에 있어서, 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 출력 어드레스 카운터의 M비트 출력값이 동일하고 입력 어드레스 카운터의 최상위 비트값이 '0'인 경우 상기 빈상태 플래그를 발생하는 단계; 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 출력 어드레스 카운터의 M비트 출력값이 동일하고 입력 어드레스 카운터의 최상위 비트값이 '1'인 경우 완전 충만상태 플래그를 발생하는 단계; 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 중 상위 M비트 출력값과 출력 어드레스 카운터의 M비트 중상위 M비트 출력값의 차이값에 응답하여 복수의 부분 충만상태 플래그들을 발생하는 단계를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

제1도는 본 발명에 의한 선입선출 버퍼 메모리 장치의 구성을 나타낸다. 본 발명의 장치는 2^M저장용량을 가진 선입선출 메모리(10)와, 선입선출 메모리(10)의 입력 어드레스 신호를 발생하기 위한 M+1비트 입력 어드레스 카운터(12)와, 선입선출 메모리(10)의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터(14)와, 입력 및 출력 어드레스 카운터(12, 14)의 출력을 비교하여 선입선출 메모리(10)의 데이터 저장상태를 표시하기 위한 빈상태 플래그(E), 완전 충만상태 플래그(F) 및 복수의 부분 충만상태 플래그들(PF1, …PFi)을 발생하기 위한 플래그 발생부(16)를 포함한다.

제2도를 참조하면, 플래그 발생부(16)는 입력 어드레스 카운터(12)의 최상위비트(M+1)를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터(14)의 M비트 출력값을 비교기(18)에서 비교하여 동일하고 입력 어드레스 카운터(12)의 최상위 비트(M+1)값이 '0'인 경우에는 빈상태 플래그(E)를 발생하기 위해 인버터(G1) 및 제1논리곱 게이트(G2)로 구성된 제1플래그 발생수단(20)과, 입력 어드레스 카운터(12)의 최상위비트(M+1)를 제외한 나머지 M비트 출력값과 출력 어드레스 카운터(14)의 M비트 출력값을 비교기(18)에서 비교하여 동일하고 입력 어드레스 카운터(12)의 최상위 비트(M+1)값이 '1'인 경우에는 완전충만상태 플래그(F)를 발생하기 위해 제2논리곱 게이트(G3)로 구성된 제2플래그 발생수단(22)과, 입력 어드레스 카운터(12)의 최상위비트(M+1)를 제외한 나머지 M비트 중상위 m비트 출력값과 출력 어드레스 카운터(14)의 M비트 중상위 m비트 출력값을 감산기(SUM)에서 감산하고 이 차이값에 응답하여 부분 플래그 발생기(26)에서 복수의 부분 충만상태 플래그들(PF1, …, PFi)을 발생하는 제3플래그 발생수단(24)을 포함한다. 상기 복수의 부분 충만상태 플래그는 1/2^m플래그, 2/2^m플래그, 3/2^m플래그, …, m/2^m플래그 등이다.

이와 같이 구성된 본 발명의 선입선출 버퍼 메모리 장치의 동작을 M이 8비트이고 m이 2비트인 경우를 예로들어 설명하고자 한다.

먼저, E플래그의 발생과정을 살펴보면, 입력 어드레스 카운터(12)의 MSB가 '0'이고 나머지 M비트 출력값과 출력 어드레스 카운터(14)의 출력값과 동일하다면, 비교기(18)의 출력이 하이상태로 되어 제1논리곱 게이트(G2)의 출력이 하이상태로 되므로 E플래그 값 '1'이 발생되게 된다. 즉, 입력 어드레스 위치를 출력 어드레스 위치가 쫓아가서 동일한 위치에 있는 상태이므로 현재 입력된 데이터가 하나도 없는 빈상태가 체크되게 된다.

다음에 F플래그의 발생과정을 살펴보면, 입력 어드레스 카운터(12)의 MSB가 '1'이고 나머지 M비트 출력값이 출력 어드레스 카운터(14)의 출력값과 동일하다면, 비교기(18)의 출력이 하이상태로 되어 제2논리곱 게이트(G3)의 출력이 하이상태로 되므로 F플래그 값 '1'이 발생되게 된다. 즉, 출력 어드레스 위치를 입력 어드레스 위치가 쫓아가서 동일한 위치에 있는 상태이므로 현재 데이터를 입력할 장소가 하나도 없는 완전 충만상태가 체크되게 된다.

M이 2인 경우에는 부분 충만상태 플래그는 1/4충만 플래그, 2/4충만 플래그, 3/4충만 플래그가 발생된다.

출력 어드레스 카운터(14)의 상위 2비트값과 입력 어드레스 카운터(12)의 상위 2비트의 값을 감산기(SUM)에서 감산하고 감산결과가 부분 플래그 발생기(26)에 의해 2이면 1/4충만 플래그가 발생되고, 0이면 3/4충만 플래그가 발생되고, 1이면 2/4충만 플래그가 발생되게 된다.

따라서, 본 발명에서는 이들 부분 충만 플래그 값에 의해 현재 선입선출 메모리가 입력할 수 있는 한 번에 전송될 데이터량을 결정하여 한꺼번에 64개, 128개 또는 192개의 데이터를 전송할 수 있게 되는 것이다.

이상과 같이 본 발명에서는 부분 충만 플래그를 발생할 수 있어서 현재의 선입선출 메모리의 저장상태를 세분하여 확인할 수 있어서 한꺼번에 다량의 데이터를 전송하는 것이 가능하여 전송속도를 향상시킬 수 있게 된다.

Claims

2^M저장용량을 가진 선입선출 메모리; 상기 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1 비트 입력 어드레스 카운터; 상기 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터; 및 상기 입력 및 출력 어드레스 카운터의 출력을 비교하여 상기 선입선출 메모리의 데이터 저장상태를 표시하기 위한 빈상태 플래그, 완전 충만상태 플래그 및 복수의 부분 충만상태 플래그들을 발생하기 위한 플래그 발생부를 구비한 것을 특징으로 하는 선입선출 버퍼 메모리 장치.
제1항에 있어서, 상기 플래그 발생부는 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '0'인 경우 상기 빈상태 플래그를 발생하는 제1플래그 발생수단; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '1'인 경우 상기 완전 충만상태 플래그를 발생하는 제2플래그 발생수단; 및 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 중 상위 m비트 출력값과 상기 출력 어드레스 카운터의 M비트 중상위 m비트 출력값의 차이값에 응답하여 상기 복수의 부분 충만상태 플래그들을 발생하는 제3플래그 발생수단을 구비하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치.
제2항에 있어서, 상기 장치는 부분 충만 플래그 값에 따라 한번에 전송될 다량의 데이터 량을 결정하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치.
2^M저장용량을 가진 선입선출 메모리와, 상기 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1비트 입력 어드레스 카운터와, 상기 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터를 가지는 선입선출 버퍼 메모리 장치에 있어서, 상기 선입선출 메모리의 상태 플래그를 발생하는 방법은 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '0'인 경우 상기 빈상태 플래그를 발생하는 단계; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '1'인 경우 상기 완전 충만 상태 플래그를 발생하는 단계; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 중 상위 m비트 출력값과 상기 출력 어드레스 카운터의 M비트 중 상위 m비트 출력값의 차이값에 응답하여 상기 복수의 부분 충만상태 플래그들을 발생하는 단계를 구비하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치의 상태 플래그 발생방법.