KR0167663B1

KR0167663B1 - Method for fabricating thin film transistor

Info

Publication number: KR0167663B1
Application number: KR1019950043276A
Authority: KR
Inventors: 김도우; 인성욱
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-11-23
Filing date: 1995-11-23
Publication date: 1999-02-01

Abstract

본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 기판상에 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층상에 산화방지층을 형성하는 공정, 상기 산화방지층을 소정의 게이트패턴으로 패터닝하는 공정, 상기 산화방지층을 마스크로 이용하여 산화공정을 행하여 노출된 상기 폴리실리콘층 부위에 선택적으로 산화막을 형성하는 공정, 상기 산화방지층을 마스크로 이용하여 상기 산화막 및 폴리실리콘층을 블랭킷 식각하는 공정, 상기 산화방지층 및 잔류하는 산화막을 제거하여 상기 폴리실리콘층으로 이루어진 게이트를 형성하는 공정을 포함하여 이루어지는 박막트랜지스터 제조방법을 제공함으로써 모서리 부분이 둥근 형상을 갖는 게이트를 제조하여 박막트랜지스터의 특성을 향상시킨다.The present invention relates to a method of manufacturing a thin film transistor, comprising the steps of forming a polysilicon layer on a substrate, forming an antioxidant layer on the polysilicon layer, patterning the antioxidant layer into a predetermined gate pattern, Selectively forming an oxide film on the exposed polysilicon layer using an oxidation layer as a mask, blanket etching the oxide film and the polysilicon layer using the antioxidant layer as a mask, and the antioxidant layer And forming a gate formed of the polysilicon layer by removing the remaining oxide film, thereby manufacturing a gate having a rounded corner shape to improve characteristics of the thin film transistor.

Description

Method of manufacturing thin film transistor

제1도는 종래의 박막트랜지스터 단면구조도.1 is a cross-sectional view of a conventional thin film transistor.

제2도는 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정순서도.2 is a process flowchart showing a method of manufacturing a thin film transistor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 기판 12 : 폴리실리콘층11 substrate 12 polysilicon layer

12A : 게이트 13A : 질화막 패턴12A: Gate 13A: Nitride Film Pattern

14, 14A : 산화막 15 : 게이트산화막14, 14A: oxide film 15: gate oxide film

16 : 채널층16: channel layer

본 발명은 박막트랜지스터(Thin Film Transistor)의 제조방법에 관한 것으로, 특히 게이트 필드(gate field)를 완화시켜 소자의 동작특성을 향상시킬 수 있도록 한 박막트랜지스터의 게이트 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of forming a gate of a thin film transistor, in which a gate field is alleviated to improve operating characteristics of the device.

종래 기술에 의한 하부 게이트(bottom gate)구조의 박막트랜지스터 제조방법을 제1도를 참조하여 설명하면 다음과 같다.Referring to FIG. 1, a method of manufacturing a thin film transistor having a bottom gate structure according to the prior art is as follows.

먼저, 기판(1)상에 폴리실리콘을 증착한 후, 이를 소정패턴으로 패터닝하여 게이트(2)를 형성하고, 그 전면에 게이트산화막을 형성한다. 이어서 기판 전면에 박막트랜지스터 채널층(4)을 형성한 후, 상기 채널층(4)에 선택적으로 불순물을 이온주입하여 소오스 및 드레인영역(5)을 형성함으로써 박막트랜지스터를 완성한다.First, polysilicon is deposited on the substrate 1, and then patterned in a predetermined pattern to form the gate 2, and a gate oxide film is formed on the entire surface thereof. Subsequently, after forming the thin film transistor channel layer 4 on the entire surface of the substrate, impurities are selectively implanted into the channel layer 4 to form the source and drain regions 5, thereby completing the thin film transistor.

이와 같은 종래의 박막트랜지스터 제조방법에 있어서는 게이트(2)가 도시된 바와 같이 모서리 부분이 각이 진 형상으로 형성된다. 게이트와 이와 같은 형상을 갖게 되면 박막트랜지스터 동작시 게이트 필드가 게이트에 균일하게 분포되지 않고 모서리쪽에 강한 필드가 걸려 온전류(on current)가 감소되고, 문턱전압이 증가하는 등 박막트랜지스터의 동작 특성에 나쁜 영향을 미치게 된다.In this conventional thin film transistor manufacturing method, as shown in the gate 2, the edge portion is formed in an angled shape. When the gate has such a shape, the gate field is not uniformly distributed on the gate during the operation of the thin film transistor, and a strong field is caught at the edge thereof, thereby reducing the on current and increasing the threshold voltage. It will have a bad effect.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 박막트랜지스터의 게이트 모서리 부분을 둥글게 형성함으로써 게이트 필드를 완화시켜 박막트랜지스터의 동작 특성을 향상시킬 수 있도록 한 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and has an object of the present invention to provide a method of manufacturing a thin film transistor which can improve the operating characteristics of the thin film transistor by reducing the gate field by forming the gate edge portion of the thin film transistor. .

상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판상에 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층상에 산화방지층을 형성하는 공정, 상기 산화방지층을 소정의 게이트패턴으로 패터닝하는 공정, 상기 산화방지층을 마스크로 이용하여 산화공정을 행하여 노출된 상기 폴리실리콘층 부위에 선택적으로 산화막을 형성하는 공정, 상기 산화방지층을 마스크로 이용하여 상기 산화막 및 폴리실리콘층을 블랭킷 식각하는 공정, 상기 산화방지층 및 잔류하는 산화막을 제거하여 상기 폴리실리콘층으로 이루어진 게이트를 형성하는 공정을 포함하여 이루어진다.The thin film transistor manufacturing method of the present invention for achieving the above object is a step of forming a polysilicon layer on a substrate, a step of forming an antioxidant layer on the polysilicon layer, a step of patterning the antioxidant layer in a predetermined gate pattern And selectively forming an oxide film on the exposed portions of the polysilicon layer by using the antioxidant layer as a mask, and blanket etching the oxide layer and the polysilicon layer by using the antioxidant layer as a mask. And removing the antioxidant layer and the remaining oxide film to form a gate made of the polysilicon layer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2도에 본 발명에 의한 박막트랜지스터 제조방법을 공정순서에 따라 도시하였다.2 shows a method of manufacturing a thin film transistor according to the present invention according to the process sequence.

먼저, 제2도 (a)에 도시된 바와 같이 기판(11)상에 게이트 형성을 위한 도전물질로서, 예컨대 폴리실리콘층(12)을 형성한 후, 이위에 산화방지층으로서, 질화막(13)을 소정두께로 형성한다.First, as shown in FIG. 2A, a nitride material 13 is formed on the substrate 11 as a conductive material for forming a gate, for example, a polysilicon layer 12, and then as an antioxidant layer thereon. It is formed to a predetermined thickness.

이어서 제2도 (b)에 도시된 바와 같이 소정의 마스크(도시하지 않음)를 이용하여 상기 질화막을 패터닝하여 질화막패턴(13A)을 형성한다. 이때, 상기 질화막은 소정의 게이트패턴으로 패터닝하며, 질화막을 패터닝함에 따라 상기 폴리실리콘층(12)이 부분적으로 노출되게 된다.Subsequently, as illustrated in FIG. 2B, the nitride film is patterned using a predetermined mask (not shown) to form the nitride film pattern 13A. In this case, the nitride layer is patterned by a predetermined gate pattern, and the polysilicon layer 12 is partially exposed as the nitride layer is patterned.

다음에 제2도 (c)에 도시된 바와 같이 상기 질화막패턴(13A)을 산화방지 마스크층으로 이용하여 산화공정을 행하여 상기 노출된 폴리실리콘층(12) 부위에 선택적으로 산화막(14)을 형성한다. 이때, 산화(oxidation)의 특성상 도시된 바와 같이 질화막패턴(13A) 엣지 하부의 폴리실리콘층의 일부까지 잠식되어 산화막이 형성되게 된다.Next, as illustrated in FIG. 2C, an oxidation process is performed using the nitride film pattern 13A as an anti-oxidation mask layer to selectively form an oxide film 14 on the exposed polysilicon layer 12. do. At this time, as shown in the characteristics of the oxidation (oxidation) is eroded to a portion of the polysilicon layer below the edge of the nitride film pattern 13A to form an oxide film.

이어서 제2도 (d)에 도시된 바와 같이 상기 질화막패턴(13A)을 마스크로 이용하여 기판 부위가 노출되도록 블랭킷 식각(blanket etch)을 행하여 상기 산화막(14) 및 폴리실리콘층(12)을 선택적으로 제거한다.Next, as illustrated in FIG. 2D, a blanket etch is performed using the nitride film pattern 13A as a mask to expose a substrate portion, thereby selectively selecting the oxide layer 14 and the polysilicon layer 12. To remove it.

다음에 제2도 (e)에 도시된 바와 같이 상기 질화막패턴 및 잔류하는 산화막을 제거하여 게이트(12A)를 형성한다. 이때, 상기한 바와 같이 질화막패턴(13A) 엣지 하부의 폴리실리콘층이 산화된 부분이 제거됨에 따라 게이트(12A)는 모서리 부분이 둥근 형상을 가지게 된다.Next, as shown in FIG. 2E, the nitride film pattern and the remaining oxide film are removed to form the gate 12A. At this time, as described above, as the oxidized portion of the polysilicon layer under the edge of the nitride film pattern 13A is removed, the gate 12A has a rounded shape.

이어서 제2도 (f)에 도시된 바와 같이 기판 전면에 게이트산화막(15)을 형성하고, 이위에 박막트랜지스터 채널층(16)으로서, 예컨대 폴리실리콘층을 형성한다.Subsequently, as shown in FIG. 2 (f), a gate oxide film 15 is formed on the entire surface of the substrate, and a polysilicon layer is formed as the thin film transistor channel layer 16 thereon.

상기한 바와 같이 본 발명에 의하면, 박막트랜지스터의 게이트 모서리 부분을 둥글게 형성함으로써 게이트 모서리부분에서의 게이트 필드를 완화시킬 수 있게 되므로 박막트랜지스터의 특성을 개선시킬 수 있다.As described above, according to the present invention, by rounding the gate edge portion of the thin film transistor, the gate field at the gate edge portion can be alleviated, thereby improving the characteristics of the thin film transistor.

Claims

A process of forming a polysilicon layer on a substrate, a process of forming an antioxidant layer on the polysilicon layer, a process of patterning the antioxidant layer into a predetermined gate pattern, and an oxidation process using the antioxidant layer as a mask for exposure Selectively forming an oxide film on the polysilicon layer portion, blanket etching the oxide film and the polysilicon layer by using the antioxidant layer as a mask, removing the antioxidant layer and the remaining oxide film to the polysilicon layer A thin film transistor manufacturing method comprising the step of forming a gate made of.

The method of claim 1, wherein the anti-oxidation layer is formed of a nitride film.

The method of claim 1, wherein the gate has a rounded upper edge portion.