KR0165013B1 - 에미터 공통전류 방식을 이용한 2GHz 대 전압 제어 발진기 - Google Patents

Abstract

본 발명은 에미터 공통전류 방식을 이용한 2GHz 대 전압 제어 발진기에 관한 것으로서, 바이러스 전류를 공급하고, 증폭된 전력을 부하에 출력하는 출력 수단; 바이러스 전압을 입력받아 분배하는 전압 분배 수단; 상기 전압 분배 수단에 병렬로 연결되어 부성 저항을 발생하는 부성 저항 발생 수단; 상기 전압 분배 수단에 병렬로 연결되고, 상기 부성 저항 발생 수단에 병렬로 연결되어 발진된 전력을 입력받아 증폭하여 출력하는 증폭 수단; 상기 부성 저항 발생 수단에는 직렬로 상기 증폭 수단에는 병렬로 베이스 단자가 연결되고, 콜렉터 단자는 접지 단자에 연결된 트랜지스터(Q1); 및 상기 트랜지스터(Q1)의 에미터 단자에 병렬로 연결되어 조정 전압을 입력받아 입력된 전압의 변화에 따라 공진 주파수를 변화시키는 공진 수단을 구비하여 적당한 파라메터를 선택하여 발진 주파수를 원하는 대역까지 높일 수 있는 효과가 있다.

Description

에미터 공통전류 방식을 이용한 2GHz 대 전압 제어 발전기

제1도는 종래의 900 MHz대에서 사용되는 전압 제어 발진기의 회로도.

제2도는 종래의 동작 주파수에서 본 제1도의 등가 회로도.

제3도는 종래의 트랜지스터의 소신호 등가 회로도.

제4도는 종래의 간략화된 트랜지스터의 소신호 등가 회로도.

제5도는 종래의 부저항을 계산하기 위한 제2도의 등가 회로도.

제6도는 본 발명에 따른 2GHz대 전압 제어 발진기의 일실시예 회로도.

제7도는 본 발명에 따른 동작 주파수에서 본 등가 회로도.

제8도는 본 발명에 따른 부성저항 특성을 구하기 위한 등가 회로도.

본 발명은 에미터 공통전류 방식을 이용한 2GHz 대 전압 제어 발진기에 관한 것이다.

이동 통신용 전압 제어 발진기는 낮은 반송파 대 잡음비(C/N:Carrier to Noise ratio)를 가져야 하며, 핸드셋의 베터리(battery) 소모를 줄이기 위해 전류 소모가 적어야 한다. 또한 휴대성을 위해 소형 경량화 되는 것이 필요하다. 900MHz 근처의 이러한 복합적인 사양을 만족시키는 전압 제어 발진기로서는 제1도와 같이 에미터 전류를 공통으로 하는 2개의 양극성(bipolar) 트랜지스터를 이용한 형태의 전압 제어 발진기가 상용화되어 널리 쓰이고 있다.

제1도는 종래의 900 MHz대에서 사용되는 전압 제어 발진기의 회로도를 나타낸다.

제1도에서 저항 R₁,R₂,R₃및 R_E는 트랜지스터 Q₁및 Q₂의 동작점을 결정하는 바이어스 저항이다. 즉, DC 바이어스 단자에 인가된 전압은 이 저항들에 의하여 트랜지스터 Q₁과 Q₂로 분배되므로 이때 각 트랜지스터의 베이스 전류를 무시하면, 이 저항들은 전압 분배기로 작용하게 됨을 알 수 있다.

그러므로 DC 바이어스 단자에는 이 에미터 전류와 전압 분배기 R₁,R₂,R₃분기(branch)로 흐르는 전류의 합이 흐르게 된다. 만약 트랜지스터 Q₁과 Q₂가 각각 따로 바이어스 되었을 경우에는 이 전류의 거의 2배가 흐르게 되어 DC 전류 소모가 커지게 될 것이다. 이와 같은 방법으로 이 회로는 DC 소모 전류의 최소화를 기하고 있다.

캐패시터 C_b1은 트랜지스터 Q₁및 Q₂에 전원을 공급하기 위한 바이패스(bypass) 캐패시터로서 캐패시턴스(capacitance) 값이 커서 동작 주파수에서는 단락의 상태로 보이게 되어 있어, DC 전원의 유동을 막고 회로 내의 고주파 전력이 바이어스부로 누설되는 것을 막고 있다.

캐패시터 C_b2는 트랜지스터 Q₁및 Q₂의 접지상태를 결정하기 위한 것으로, 그 값이 커서 단락 상태가 되어 고주파에서 접지 점을 마련하고 있다. 이 캐패시터에 의해 트랜지스터 Q₂는 공통(common) 에미터 상태가 되며, Q₁의 경우는 공통(common) 콜렉터로서 동작하게 된다.

캐패시터 C_E는 공통(common)콜렉터 상태에 있는 트랜지스터 Q₁의 베이스 쪽을 들여다본 임피던스에 부저항을 만들기 위한 캐패시터로서 사용 주파수에서 그 임피던스 값은 저항 R_E에 비해 작도록 설정되어, R_E, C_E병렬 분기(branch)의 임피던스 값은 거의 동작 주파수에서는 C_E에 의해 결정되게 된다.

캐패시터 C_C1는 캐패시터 C_E에 의해 생성된 부저항을 공진기(resonator)에 결합시키기 위한 것이고, 캐패시터 C_C2는 트랜지스터 Q₁의 부저항을 통해 얻어진 발진 전압을 공통(common) 에미터 상태에 있는 트랜지스터 Q₁에 부하로 작용하여 발진 트랜지스터 Q₁의 에미터에는 동작 주파수에서 C_C2와 트랜지스터 Q₂의 베이스-에미터간의 직렬 연결이 캐패시터 C_E에 병렬로 추가되게 된다. 이 트랜지스터 Q₂는 베이스에 인가된 전압을 증폭시키는 역할을 하며, 이 증폭된 출력은 전송선 TL₁및 캐패시터 C_m1및 C_m2를 통해 출력 50 ohm에 최대의 전력이 전달되도록 정합된다.

캐패시터 C_b3는 버랙터(varactor) 다이오드 VD₁에 조정 전압을 인가하기 위한 바이패스(bypass) 캐패시터로서 이것의 임피던스는 동작 주파수에서 단락으로 동작하게 된다. 전송선 TL₂는 버랙터(varactor) 다이오드에 전원을 공급하기 위한 초크(choke)이며, 캐패시터 Cv는 버랙터(varactor) 다이오드의 주파수 조정 범위를 조정하기 위한 캐패시터이다.

이 Cv, VD₁분기(branch)는 공진기(resonator)에 병렬로 연결되어 1/4파장 공진기의 병렬 공진 주파수를 인가 전압에 따라 조정되게 한다.

결론적으로 트랜지스터 Q₁에 의하여 생성된 부성 저항에 공진기(resonator)를 연결하여 발진을 얻으며, 이 전력의 일부는 트랜지스터 Q₂의 베이스에 입력되어 증폭된 후 정합 회로를 통해 출력되는 구조이다.

제1도의 회로에서 동작 주파수에서 기능이 없는 부분을 제거하고 상기에서 설명한 동작 원리와 기능에 따라 각 소자별로 나타낸 것이 제2도이다. 트랜지스터를 소신호 등가 모델로 나타낸 제3도의 회로에서 r_beC_be는 베이스와 에미터 간의 pn 결합(junction)의 등가를 나타내며, C_Ob는 역 바이어스된 콜렉터와 베이스간의 pn 결합(junction) 등가를 나타낸다. r_bb'는 베이스 확산 저항(spreading resistance)을 나타낸다. 제3도의 회로에서 Y-파라메터(parmeter)를 계산해 보면 다음과 같다.

여기서 y12를 무시하고 위에서 얻어진 y-파라메터(parameter)를 이용하여 그 등가 회로를 다시 그리면 제4도와 같은 간략한 근사적 등가회로로 대치할 수 있다. 제4도의 회로로 트랜지스터를 대치하고 공진기 측에서 본 임피던스를 계산하기 위한 것이 제5도이다. 이 회로에서 R_eq및 C_eq는 다음과 같다.

여기서 외부적으로 부착하는 캐패시터 Cc2를 작게 설정할 경우 gm옆의 L_b-r_bb'-C_t분기(branch)의 영향은 무시할 수 있으므로 우선 이것을 무시한 후 결과를 구하고, 이것의 여이향을 결과 식에서 고려하도록 한다. 회로의 입력단에서 본 임피던스를 구하기 위해 전류 I를 인가하면 V_c는 I/(jw(C_be+C_ob))가 되므로 전압 종속 전류원 gmVc에 병렬로 연결된 분기(branch)에는 (1+gm/(jw(C_be+C_ob)))I의 전류가 흐르게 되는데, 이때 C_ob를 무시하고 임피던스를 구해보면 다음과 같이 됨을 알수 있다.

(7) 식에서 실수부를 취하고 저항 값이 0이 되는 주파수 Wc를 계산하면 다음과 같이

되는데, 여기서 x, k 및 차단 주파수 ft는 다음과 같다.

이 식에서 C_E값을 변화 시키면서 발진 가능 주파수 Wc가 최대가 되는 점을 계산하면

이 되는데, 이것을 (8)식에 대입하면

이 된다. (13) 식에서 R_E→ ∞일 경우 이론적으로 잘 알려진 양극성(bipolar) 트랜지스터 발진 가능 최대 주파수

로 됨을 알 수 있고, 이 최대 발진 가능 주파수 f_max가 바이어스 저항 R_E에 의해 낮아짐을 알 수 있다. 그러나 실제로 발진기를 설계할때에는 이러한 f_max까지 발진시키는 것은 곤란하며, 공진기 및 다른 소자에서 발생하는 손실을 고려하여 부성 저항의 여유가 필요하게 되는데, 여기서는 그 여유를 약 r_bb'으로 보고 부저항이 r_bb'가 되는 점을 계산하면 아래와 같은 결과를 얻을 수 있다.

따라서, (15) 식으로부터 이 능동소자의 실제 발진 가능 대역이 결정된다고 볼 수 있다.

그리고 계산상 무시되었던 r_bb'-L_b-C₁분기(branch)의 영향은, 이것을 실수부와 허수부로 나눈 뒤 직렬(series)회로를 등가 병렬(parallel)회로로 변환할 경우, 저항 r_bb'의 영향은 저항 R_eq를 낮추게되어 발진 대역이 줄어듬을 알수 있다. 또한 (1) 식의 계산상 무시된 인덕터는 그 임피던스의 부호가 캐패시터와 반대이기 때문에 C_t의 등가 캐패시턴스(capacitance)는 증가하게 된다. 이것은 직렬회로를 등가 병렬회로로 변환시 C_eq옆에 등가 캐패시턴스(capacitance)가 추가되어 발진 가능 대역은 변함이 없고, 최적식으로 산출된 캐패시턴스(capacitance) 값보다 더 작은 C_E를 선택해야 최적이 될 것이다.

그러므로, 상기의 결과로 바이어스 저항 R_E에 의해 능동 소자가 발진할 수 있는 범위보다 줄어든 주파수 범위 안에서 발진 가능하게 된다.

즉, 상기와 같은 종래의 전압 제어 발진기는 주파수가 높아지면 트랜지스터의 부성 저항이 급격히 감소하여 발진 주파수를 높이는데 한계가 있는 문제점이 있었다.

따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명은 상기 종래의 전압 제어 발진기 구조를 변경하여 휴대 통신용 2GHz대의 주파수에서 발진이 가능한 전압 제어 발진기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 바이어스 전류를 공급하고, 증폭된 전력을 부하에 출력하는 출력 수단; 바이어스 전압을 입력받아 분배하는 전압 분배 수단; 상기 전압 분배 수단에 병렬로 연결되어 부성 저항을 발생하는 부성 저항 발생 수단; 상기 전압 분배 수단에 병렬로 연결되고, 상기 부성 저항 발생 수단에 병렬로 연결되어 발진된 전력을 입력받아 증폭하여 출력하는 증폭 수단; 상기 부성 저항 발생 수단에는 직렬로 상기 증폭 수단에는 병렬로 베이스 단자가 연결되고, 콜렉터 단자는 접지 단자에 연결된 트랜지스터(Q1); 및 상기 트랜지스터(Q1)의 에미터 단자에 병렬로 연결되어 조정 전압을 입력받아 입력된 전압의 변화에 따라 공진 주파수를 변화시키는 공진 수단을 구비한 것을 특징으로한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제6도는 본 발명에 따른 2GHz대 전압 제어 발진기의 일실시예 회로도를 나타낸다.

트랜지스터 Q₁, Q₂의 베이스 전압은 바이어스 저항 R₁, R₂, R₃에 의하여 바이어스 전압으로부터 분배되며, λ/4 공진기가 DC 에서는 단락으로 보이므로 에미터 전류는 트랜지스터 Q₁의 에미터 저항인 Re에 의하여 결정됨을 알 수 있다. 또한 두 트랜지스터의 에미터 전류를 공통으로 사용하므로 직류 전류의 소모를 최소로 하고 있다.

캐패시터 C_b2는 발진 주파수에서 단락으로 동작하므로 트랜지스터 Q₁의 콜렉터와 트랜지스터 Q₂의 에미터를 접지시키는 역할을 하므로, Q₁는 공통(common) 콜렉터로, 트랜지스터 Q₂는 공통(common) 에미터로 동작하게 된다. 여기서 기존의 회로와는 달리 캐패시터 C_E를 큰 값으로 설정하여 발진 주파수에서 단락을 시키므로써 트랜지스터 Q₁의 에미터는 공진기와 직접 연결된다.

트랜지스터 Q₁은 공통(common) 콜렉터 상태에서 궤환 인덕터 L_f에 의하여 부성 저항을 얻게 되며 이렇게 얻어진 부성 저항과 공진기가 발진 조건을 만족시킴으로써 발진을 일으키게 된다.

캐패시터 C_b3는 저항 R₃를 바이패스(bypass) 시켜서 인덕터 Lf에 의하여 부성 저항을 얻을 수 있도록 해준다. 이렇게 발진된 전력은 캐패시터 C_c1에 의하여 트랜지스터 Q₂의 베이스에 입력되어 증폭되어 출력된다. 전송선 TL₁은 바이어스 전류를 공급하고, 캐패시터 C_m1, C_m2와 결합하여 증폭된 전력을 부하에 최대로 전달하기 위한 공액정합을 위하여 존재한다.

한편, 공진기와 버랙터(varactor) 다이오드 VD₁, 캐패시터 Cv는 버랙터(varactor) 다이오드에 인가된 전압의 변화에 따라 공진 주파수를 변화시키는 공진기의 역할을 하며, 전송선 TL₂와 캐패시터 C_b1는 버랙터(varactor) 다이오드에 조정 전압을 공급하기 위한 초크(choke) 및 바이패스(bypass) 캐패시터이다.

본 발명인 전압 제어 발진기의 부성 저항 특성을 알아보기 위하여, 발진 주파수에서 기능이 없는 부분을 제외하고 회로를 다시 그리면 제7도와 같다.

제7도에 제4도에 주어진 간략화된 트랜지스터의 등가회로를 대입하고, 콜렉터-에미터간의 병렬 분기(branch)의 임피던스를 무시하여 다시 그리면 제8도와 같이 된다.

여기서 제8도의 에미터에서 들여다본 입력 임피던스를 구하기 위하여 전류 I를 인가 하였을 때 걸리는 전압을 구해보면

이 되며, 여기서 R_i는 베이스에서 에미터 측을 들여다 본 등가 저항이고, L_t는 궤환을 위한 인덕터와 베이스에서 에미터 측으로 연결된 다른 소자들을 포함한 등가 인덕턴스이며, g_m과 C_be는 각각 트랜지스터 등가 모델의 트랜스 콘덕턴스 및 베이스 에미터 캐패시턴스를 나타낸다.

V_c와 I의 관계는

이 되므로 식 (17)을 윗 식 (18)에 대입하여 정리하여 임피던스를 구하고 그 실수부를 취하면 부성 저항은 다음과

같이 된다. 식 (18)에서 주파수가

보다 클 때에서는, 다른 항보다 부성 저항부가 크게 되므로, 부성 저항이 나타나게 되고 주파수가 커질 경우에는 이 값이 R_i-L_ig_m/C_be로 된다. 그러므로 이 회로는 종래의 전압 제어 발진기와는 달리 주파수가 낮으면 부성 저항이 나타나지 않고, 설계된 차단(cutoff) 주파수 w_c를 지나야만 나타난다.

한편 이 계산에서는 콜렉터-에미터간의 RC 병렬 분기(branch) 효과를 무시했는데, 이것을 고려하면 주파수가 계속 증가 했을때 부성 저항이 사라지게 된다. R_cEC_cE분기(branch)를 병렬로 더하고 부성 저항이 사라지는 주파수를 계산해 보면 대략 다음과 같다.

식 (19), (20)으로부터 발진이 가능한 주파수는 w_cw w_h영역이 됨을 알 수 있다.

따라서, 본 발명의 전압 제어 발진기는 종래의 상용화된 것과는 달리, 적당한 파라메터를 선택하여 발진 주파수를 원하는 대역까지 높일 수 있는 효과가 있다. 실제로 널리 쓰이고 있는 트랜지스터에 대하여 주어진 파라메터를 이용하여 종래 구조의 전압 제어 발진기가 발진시킬 수 있는 주파수는 표1.과 같다. 이때 R_E=100 ohm으로 두었다. 이러한 트랜지스터를 이용하여 본 발명의 전압 제어 발진기를 설계할 때, 발진 주파수를 개인 통신 서비스(PCS)용인 1.8 GHz 이상으로 높이기 위한 궤환 인덕턴스 L_t의 값이 표2.에 나타나 있다. 즉 본 발명의 전압 제어 발진기는 외부에서 연결하는 궤환 인덕턴스 L_f의 크기를 조정하므로써 원하는 발진 주파수를 올릴 수 있는 구조임을 알 수 있다.

Claims (7)

1. 바이어스 전류를 공급하고, 증폭된 전력을 부하에 출력하는 출력 수단; 바이어스 전압을 입력받아 분배하는 전압 분배 수단; 상기 전압 분배 수단에 병렬로 연결되어 부성 저항을 발생하는 부성 저항 발생 수단; 상기 전압 분배 수단에 병렬로 연결되고, 상기 부성 저항 발생 수단에 병렬로 연결되어 발진된 전력을 입력받아 증폭하여 출력하는 증폭 수단; 상기 부성 저항 발생 수단에는 직렬로 상기 증폭 수단에는 병렬로 베이스 단자가 연결되고, 콜렉터 단자는 접지 단자에 연결된 트랜지스터(Q1); 및 상기 트랜지스터(Q1)의 에미터 단자에 병렬로 연결되어 조정 전압을 입력받아 입력된 전압의 변화에 따라 공진 주파수를 변화시키는 공진 수단을 구비한 것을 특징으로 하는 전압 제어 발진기.
2. 제1항에 있어서, 상기 출력 수단은, DC 바이어스 전압을 입력받는 전송선(TL1); 상기 전송선(TL1)에 병렬로 연결된 제1 캐패시터 (Cm1); 및 일측은 상기 제1 캐패시터(Cm1)에 병렬로 연결되고, 타측은 접지에 연결된 제2 캐패시터(Cm2)로 구성된 것을 특징으로 하는 전압 제어 발진기.
3. 제1항에 있어서, 상기 전압 분배 수단은, DC 바이어스 전압을 입력받는 제1 저항(R1); 상기 제1 저항(R1); 상기 제1 저항(R1)에 직렬로 연결된 제2 저항(R2); 및 일측은 상기 제2 저항 (R2)에 직렬로 연결되고, 타측은 접지에 연결된 제3 저항(R3)으로 구성된 것을 특징으로 하는 전압 제어 발진기.
4. 제1항에 있어서, 상기 부성 저항 발생 수단은, 상기 전압 분배 수단의 제2 저항(R2)과 제3 저항(R3) 사이에 병렬로 연결되어 제3 저항(R3)을 바이패스(bypass)시키는 캐패시터(Cb3); 및 상기 전압 분배 수단의 제2 저항(R2)과 제3 저항(R3) 사이에 병렬로 연결되고, 상기 캐패시터(Cb3)에 직렬로 연결되어 부성 저항을 발생하는 인덕터(Lf)로 구성된 것을 특징으로 하는 전압 제어 발진기.
5. 일측은 상기 부성 저항 발생 수단의 인덕터(Lf)와 트랜지스타(Q1)의 베이스 단자 사이에 병렬로 연결되고, 타측은 상기 전압 분배 수단의 제2 저항(R2)과 제1 저항(R1) 사이에 병렬로 연결되어 발진된 전력을 입력받아 출력하는 캐패시터(Cc1); 및 상기 전압 분배 수단의 제2 저항(R2)과 제1 저항(R1)사이에 연결된 상기 캐패시터(Cc1)의 접속점에 베이스 단자가 연결되고, 콜렉터 단자는 상기 출력 수단의 전송로(Tl1)와 제1 캐패시터(Cm1)에 연결되고, 에미터 단자는 접지에 연결되어 발진된 전력을 증폭하여 출력 수단을 통해 출력하는 트랜지스터(Q2)로 구성된 것을 특징으로 하는 전압 제어 발진기.
6. 제1항에 있어서, 상기 공진 수단은, 상기 트랜지스터(Q1)에 병렬로 연결된 저항(RE); 상기 트랜지스터(Q1)에 병렬로 연결된 제1 캐패시터(CE); 일측은 상기 저항(RE)과 제1 캐패시터(CE)에 병렬로 연결되고, 타측은 접지에 연결된 공진기(Resonator); 상기 저항(RE)과 제1 캐패시터(CE)와 상기 공진기 사이에 병렬로 연결된 제2 캐패시터(CV); 일측은 상기 제2 캐패시터(CV)에 병렬로 연결되고, 타측은 접지에 연결된 버랙터(Varactor) 다이오드(VD1); 상기 제2 캐패시터(CV)에 병렬로 연결된 전송선(TL2); 및 일측은 상기 전송선(TL2)에 병렬로 연결되고, 타측은 접지에 연결된 제3 캐패시터(Cb1)로 구성된 것을 특징으로 하는 전압 제어 발진기.
7. 제6항에 있어서, 상기 제1 캐패시터(CE)는 큰 값으로 설정하여 발진 주파수에서 단락시켜 상기 트랜지스터(Q1)의 에미터 단자를 상기 공진기에 직접 연결되도록 하는 것을 특징으로 하는 전압 제어 발진기.