KR0163236B1

KR0163236B1 - 2위상 혹은 에프엠 변조 시스템 및 방법, 2위상 혹은 에프엠 복조기 및 펄스 신호 복조 방법

Info

Publication number: KR0163236B1
Application number: KR1019950034826A
Authority: KR
Inventors: 스와미나스 발라수브라마니안 페루벰바; 준섭 리 나탄; 더글라스 레쿠흐 스코트
Original assignee: 윌리암 티. 엘리스; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1994-10-14
Filing date: 1995-10-11
Publication date: 1998-12-01
Also published as: DE69532846T2; JP3065919B2; EP0707391A3; EP0707391A2; DE69532846D1; EP0707391B1; CN1095245C; KR960016301A; US5610947A; CN1134066A; JPH08204759A

Abstract

본 발명은 적외선 통신에 있어서, 플래시 변조와 결합된 2 위상 혹은 FM 인코딩에 관한 것이다. 변조 프로세스에서 코드화된 펄스 폭을 감소시킴으로써, 동기화 통신 시스템에서 IR 통신에 유리하게 적용될 수 있는 FM 인코딩 지점까지 전력 손실이 효과적으로 감소될 수 있으며, 본 발명은 또한 노이즈 필터링을 개시한다.

Description

2 위상 혹은 에프엠 변조 시스템 및 방법, 2 위상 혹은 에프엠 복조기 및 펄스 신호 복조 방법.

제1도는 종래의 영비복귀(NRZ), FM1 및 FM0 인코딩과 FM1/플래시 및 본 발명에 따른 FMO/플래시 인코딩을 포함하는 여러가지 인코딩 기법에 의해 직렬 디지탈 입력 신호를 변조함으로써 발생하는 신호 형태를 비교한 도면.

제2도는 본 발명에 따른 FM/플래시 변조기의 개략도.

제3도는 본 발명에 따른 FM/플래시 복조기의 개략도.

* 도면의 주요부분에 대한 부호의 설명

20 : 5 비트 카운트 21,22,23,25,26 : 래치

30 : 4 비트 카운터 24,31,33 : D-플립플롭

32 : J-K 플립플롭

본 발명은 디지탈 통신(digital communications)을 변조하는 것에 관한 것으로 특히, 2 위상(Biphase) 혹은 주파수 변조 인코딩(Frequency Modulation (FM) encoding)을 이용하여 적외선 통신(infrared communications)을 변조하는 것에 관한 것이다.

적외선 통신에 있어서 중요한 고려사항은 적외선 데이타 액세스(Infrared Data Access:IRDA) 표준 변조 방안은 변조되는 데이타 패턴(data pattern)에 상당히 의존한다는 것이다. 따라서, 이 방안은, 수신된 신호가 항상 비트 속도 클럭을 도출하기 위한 충분한 정보를 포함할 것을 요구하며 상당히 일정한 DC 신호 레벨(fairly constant DC level)의 덕을 보는 동기 통신에는 적합하지 않다. IRDA 표준과 비교할 때, 펄스 위치 변조(PPM)는 전력 소비(power dissipation) 및 데이타 독립 DC 레벨 쉬프트(data independent DC level shift)면에 있어서 적외선 통신에 매우 적합하다. 따라서, 종종 4 위치 PPM과 같은 펄스 위치 변조 기법이 적외선 통신에 사용된다. 왜냐하면 이러한 기법은, 전송되는 데이타 패턴과는 무관하게, 일정한 DC 레벨을 유지하면서, 주어진 양의 데이타를 송신하기 위해 적은 수의 펄스를 요구하기 때문이다.

이들 장점을 상쇄하는 것으로, PPM은 다수의 위치가 사용됨에 따라 다수의 단점을 갖게 된다. 일 단점은 입력 데이타를 추적(track)하기 위해서 아날로그 위상 동기 루프가 반드시 존재해야 한다는 것이다. 따라서, 전체 시스템의 가격이 상승하게 된다. 두번째 단점은, 다수의 비트 위치(bit position)로 인해 PPM 신호의 DC 레벨이 요구되는 만큼 일정하지 않을 수도 있다는 것이다. 한편, PPM은 또한 적은 수의 비트 위치가 사용되어도 여러 단점을 갖게 된다. 이러한 단점중 하나는 적은 수의 비트 위치로 인해 전력 소비가 증가한다는 것이다. 또한, PPM은 아주 적은 수의 비트 위치가 사용되는 경우에도 2 위상 혹은 FM 인코딩 방안처럼 일정한 DC 레벨을 유지하지 못할 수도 있다. 따라서, PPM 인코딩은 DC 레벨 불안정성의 면에서 동기 통신에 사용될 시 문제를 일으킬 수 있다.

2 위상 마크(biphase mark)(FM1) 및 2 위상 스페이스(biphase space)(FM0

) 인코딩을 수반하고 맨체스터 버전(Manchester version)을 포함하는 2 위상 혹은 FM 인코딩은 디지탈 통신에서 통상적인 변조방안이다. 이러한 인코딩 방안의 장점은, 비트 속도 클럭(bit rate clock)이 변조 신호의 일부로서 반송되고, 평형 아날로그 신호(balanced analog signal)를 제공하는 일정한 DC 레벨을 가져 동기 통신에 적합하다는 것이다. 그러나, 이러한 인코딩 방안을 적외선 통신에 적응시킴에 있어서, 이러한 유형의 변조는 신호 전송에 있어서 너무 많은 전력 소비를 초래할 수 있다. 그럼에도 불구하고, 이 변조 방안은 여러 매력적인 특징을 갖는다. 전송되는 데이타 패턴에 무관한 일정 DC 레벨을 유지하는 것 이외에도, 반송 주파수를 긴밀한 대역폭(tighf bandwidth)내에 유지한다. PPM과 비교할 때, 2 위상 인코딩 방안은 4 위치 PPM 보다 양호한 일정 DC 레벨을 유지하며, 비트 속도 클럭을 인코드된 데이타의 일부로서 반송하면서도, 4 위치 PPM과 유사한 평균 전력 소비를 유지한다. 그러나, 2 위상 혹은 FM 인코딩 방안은 여전히, IRDA 및 PPM 변조 방안과 비교할 때, IR신호의 송신동안 더 많은 전력을 소비하는 단점을 가지고 있다. IR신호를 통한 FM 코딩 패턴의 전송동안 발생하는 과도한 전력 소비는 적외선 통신의 FM 코딩에 있어서 가장 큰 문제점이 되고 있다.

따라서, 2 위상 인코딩의 특징인 일정한 DC 레벨 및 클럭 정보를 유지하면서도 전력 효율을 최적화하는 적외선 코딩 혹은 변조 시스템이 요구되고 있다.

따라서, 본 발명의 목적은 적외선 통신에 사용할 수 있고 융통성을 제공하는 효율적인 시스템 및 인코딩 방법을 제공하는데 있다.

본 발명의 다른 목적은 적외선 통신에서 2 위상 인코딩을 사용하는 효율적인 시스템 및 인코딩 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 적외선 통신에서 2 위상 인코딩을 플래시 변조와 결합하므로서 종래의 문제점을 해결하는데 있다.

본 발명에 따르면, 2 위상 혹은 FM 인코딩 방안이 플래시 변조에 의해 수정되어 코드된 펄스의 크기를 줄이고, 따라서 적외선 통신에 적합한 효율적이고 융통성있는 시스템 및 인코딩 방법 즉, 플래시 변조와 결합된 FM(FM/Flash) 모뎀이 제공된다. 개선된 시스템은 전술한 2 위상 인코딩 방안의 장점을 그대로 유지하면서도 전력 소비에 있어서는 4 위상 위치 펄스 변조에 필적할 만하다. 이러한 비교는, 4 비트 PPM이 매 두 비트마다 하나의 1/2 비트 주기 펄스 폭을 이용하고, 본 발명의 FM/플래시 기법은 평균적으로 한 비트당 하나의 1/4 사이클 펄스를 이용한다는 가정에 기초한다. 상세하게는 2 위상 혹은 FM 포맷 데이타의 비트 셀은 개념적으로 절반의 비트 셀로 분리된다. 본 시스템에서, 절반의 비트 셀동안 송신기 라인상의 FM 인코드된 데이타의 입력 신호가 하이일 때마다, 비트 셀 폭의 절반이하 예를들어 약 1/4 비트 셀 폭의 플래시 펄스가 발생되어 전송된다. 그러나, 2 위상 인코드된 신호가 각 비트 셀의 종단부에서 전이를 가지는 동안, 송신기 라인이 인코드될 입력 신호를 수신하지 않는 등의 경우 송신기 라인은 하이 레벨에서 유휴상태(idle)로 유지될 수 있어서, 송신기 라인이 단순히 매 절반의 비트 셀마다 샘플된다면, 다수의 플래시 펄스가 전송될 것이다. 송신기가 유휴 상태로 존재하는 동안 발생하는 이들 가외 펄스(extra pulses)를 제거하기 위해, 변조기는 변조를 시작하기 전에 송신기 데이타 라인상에서 전이를 감지하도록 설계되어야 한다. 변조는 이후 한 비트 셀 주기동안만 실행된다. 송신기 데이타 라인 레벨이 로우 상태가 되는 즉시, 송신기는 초기 상태로 리셋되어 다음 전이 에지를 검사할 수 있도록 준비된다. 변조기가 송신된 데이타상에서 다음 상승 에지를 검출하면, 변조기는 1/4 비트 셀 길이의 플래시 펄스를 발생한다. 이후, 변조기는 비트 셀의 중간에 도달하였을 때 데이타 라인이 비트 셀의 제2 절반 동안에도 하이인채로 유지된다면, 또다른 1/4 비트 셀 길이의 펄스를 전송한다. 비트 셀의 제2 절반에서 데이타 라인이 로우로 된다면, 변조기는 초기 상태로 리셋되어 다음 상승 에지를 대기하게 된다. 따라서, 비트 셀의 시작부에서의 하나의 비트 셀 펄스와 비트 셀 제2 절반의 시작부에서의 하나의 비트 셀 펄스의 두 연속적인 1/4 비트 셀 길이 펄스를 전송한 후에는, 데이타가 하이 상태로 유지되더라도 더 이상의 펄스는 전송되지 않을 것이다. 변조기가 다른 상승 에지를 감지하기 전까지 더 이상의 펄스는 전송되지 않을 것이다. 따라서, FM 인코드된 데이타가 단지 비트 셀의 절반동안 하이 상태이면, 변조기는 FM 인코드된 펄스의 시작부에서 단지 하나의 1/4 비트 셀 길이의 플래시 펄스를 전송할 것이다. FM 인코드된 데이타가 한 비트 셀 길이동안 하이 상태이면, 변조기는 시작부에서 하나의 비트 셀 펄스와 절반의 비트 셀 주기에서 또 하나의 비트 셀 펄스등 두 1/4 비트 셀 길이 펄스를 전송할 것이다.

복조기에서는, 일단 입력 신호 펄스가 검출되면, 이 펄스는 절반의 비트 셀 길이로 연장된다. 복조기는 이후 비트 셀의 중간 부분에서 입력 데이타의 레벨을 샘플한다. 샘플된 레벨이 하이이면, 복조기는 절반의 비트 셀 길이로 연장된 펄스를 완전한 비트 셀 길이(full bit cell long)로 연장한다. 이 경우, 복조기는 다음 입력 펄스를 검출하기 전에 다음 비트 셀의 중간 부분까지 대기할 것이다. 왜냐하면, 2 위상 인코드된 신호에서는 각 비트 셀의 종단부에 전이가 존재하여 신호가 로우 상태로 될 것이기 때문이다. 한편, 비트 셀 샘플의 중간부분이 로우라면, 복조기는 제1 입력 펄스의 에지로부터 결정된, 현재 비트 셀의 종단부 부근에서만 다음 펄스를 검사할 것이다. 이러한 복조 방안은 따라서 수신하는 FM/플래시 변조 신호로 부터 FM 인코드된 신호를 다시 발생하게 된다.

노이즈를 필터링하기 위해, 복조기는 또한 입력 펄스를 확인하는 로직을 포함한다. 복조기가 입력 펄스의 상승 에지를 검출하면, 복조기는 1/4 비트 셀미만의 사전정의된 시간이 지난후에 펄스 레벨을 샘플한다. 하이 레벨을 샘플하였다면, 입력 펄스는 유효하다고 추정한다. 로우 레벨을 샘플하였다면, 복조기는 이 펄스를 무시하고 다음 펄스를 대기한다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.

본 발명의 2 위상 혹은 FM/플래시 모뎀은 내장 FM 인코더/디코더를 갖는 동기 통신 제어기와 함께 표준 셀 ASIC에서 구현될 수 있다. 동기화 통신 제어기는 또한 내장 디지탈 위상 동기 루프를 포함하여 디지탈 위상 동기 루프가 모뎀에 통합될 필요가 없도록 할 수 있다. 비트 셀 당 16카운트를 제공하는 본 발명의 구현에 있어서는 16배 오버 샘플링 클럭(16 times oversampling clock)이 바람직하다.

제1도는 종래의 각종 인코딩 기법에 따라 변조된 신호의 형태 및 본 발명의 감소 펄스 폭 변조된 신호(reduced pulse width modulated signals)의 형태를 도시한다. 도시된 최상단 신호 형태는 인코드되는 직렬 디지탈 입력이며, 그 다음으로 종래의 영비복귀(NRZ) 코딩 포맷과 2 위상 인코딩의 FM1 및 FM2 버전에 대응하는 두 포맷이 도시되어 있다. 아래의 두 신호는 본 발명에 따른 FM1/Flash 및 FM0/Flash 인코딩에 의해 발생되는 대응 신호 형태를 나타낸다.

FM/플래시 모뎀의 구성 요소는 제2도 및 제3도에 도시되어 있다. 제2도에 도시된 바와 같이, 변조기는, 시작 입력(START input)이 D-플립플롭(delay-flipflop)(31)에 의해 활성화될 때 한번에 0에서 15까지 카운트하도록 트리거(trigger)될 수 있는 4비트 카운터(30)를 이용하여 구현된다. 카운터가 다시 0로 돌아왔을 때 시작 입력이 활성화되지 않는다면 카운터는 카운팅을 중단할 것이다. 카운터(30)에 대한 시작 입력은 동기 FM 인코드된 입력이며, 클리어/입력은 인버터(inverter)(NOT) 및 NOR 게이트(NOR2)를 통한 비동기 클리어 부정 입력(asynchronous clear_not input)이다. 카운터(30)의 출력 QA은 최소 유효 카운트 출력 비트이며, QD는 최대 유효 카운트 출력 비트이다.

변조기는, NOR 게이트(NOR2)에 대한 입력인 리셋 신호(RESET signal)가 활성화될 때, 알려진 유효 상태로 초기화된다. 직렬 제어기로 부터의 FM 인코드된 송신 데이타 신호가 FM_TX 입력 라인상에서 하이로 될 때, D-플립플롭(31)의 출력은 1로 세트되어, 카운터(30)로 하여금 16X_CLK 라인상의 16배 오버 샘플링 클럭으로 부터의 신호의 다음 상승 에지에서 카운팅을 시작하도록 한다. 카운터(30)가 1을 카운터할 때, J-K 플립플롭(32)의 J입력이 세트되고, 라인 IR_TX 상의 변조기의 출력은 16X-CLK의 상승 에지에서 세트되어 하이 레벨의 펄스를 개시한다. 5가 카운트되었을 때, J-K 플립플롭(32)의 K 입력이 세트되고, 이에 따라 IR_TX 상의 출력이 리셋되어 펄스를 종료한다. 이러한 4 카운트 세팅 및 리셋팅으로 인해 약 1/4 비트 셀 길이의 펄스가 라인 IR_TX를 통해 IR 소스로 전송된다. IR 소스는 이 전기적인 펄스를 대응하는 IR 라이트 펄스로 변환하여 인코드된 신호의 일부로서 복조기로 전송한다.

라인 FM_TX 상의 FM 인코드된 신호가 비트 셀 길이 시간의 중간에서 로우 상태가 되면, IR_TX 라인은 카운터(30)의 카운트에 상관없이 비동기 클리어 신호에 의해 클리어된다. 이러한 클리어 신호는 인버터(NOT) 및 NOR 게이트(NOR2)를 통해 D-플립플롭(32)의 CLRN 포트 및 카운터(30)의 CLR/입력에 제공된다. FM_TX상의 2위상 인코드된 신호가 비트 셀 길이인 경우, 전술한 구성 요소를 이용하여, 제2의 1/4 비트 셀 길이 펄스가 카운트 9에서 IR_TX로 전송될 것이며, IR_TX는 카운트 13에서 리셋될 것이다. FM_TX신호가 로우에서 하이로 전이할 때 세트되는 제1 D-플립플롭(31)은, 카운트 3 및 11에서, D-플립플롭(33)의 출력에 의해 리셋될 것이며, 따라서 D-플립플롭(31)은 FM_TX 상의 신호의 다음 상승 에지의 검출을 준비한다. 카운트는 15를 넘어 처음으로 되돌려지거나 혹은 FM_TX 입력이 로우가 될 때 0으로 클리어된다.

제3도에 도시된 복조기는 먼저 변조기의 IR 소스에 의해 출력되는 IR 1/4 비트 셀 폭 라이트 펄스를 감지하는 IR 수신기로부터의 입력 적외선 펄스 신호 IR_RX상의 상승 에지를 검출한다. 상승 에지가 검출되면, 래치(23)가 세트되고, 5 비트 카운트(20)가 0으로부터 카운트를 시작한다. 카운터(20)는 16X_CLK 입력의 상승에지에서 클럭된다. 카운터(20)가 3 및 11을 카운트할 때, 래치(25)와 래치(26) 사이의 래치(21)는 클럭 펄스의 다음 상승 에지상에서 세트된다. 입력 IR_RX 신호는 D-플립플롭(24)에 직접 제공되고, 래치(24)가 래치(21)의 출력에 의해 트리거될 때 샘플되며, 그 결과로 IR_RX 신호가 하이일 때 절반의 비트 셀 길이의 복조된 FM 인코드 신호 FM_RX가 발생된다. 래치(24)로 부터의 FM_RX 신호 출력은 FM 인코딩을 적외선 통신 시스템의 NRZ 포맷으로 디코딩하기 위해 직렬 제어기에 제공된다. 따라서, D-플립플롭(24)은 카운트 3 및 11에서 IR_RX를 샘플하고, 래치(25)에 의해 카운트 19가 검출될 때 클리어된다.

FM 인코드된 FM_RX 출력 신호는 카운트 4 및 12에서 래치(22)에 의해 샘플되며, 이때 FM_RX가 로우이면, IR_RX의 상승에지를 검출하는 D-플립플롭(23)은 클리어되어 다음 상승 에지의 검출을 준비하게 된다. 래치(26)에 의해 검출되는 카운트 20에서, D-플립플롭(23)은 또한 이 이전에 샘플된 FM_RX 신호의 레벨에 관계없이 클리어될 것이다. D-플립플롭(23)이 클리어될 때, 카운터(20)는 또한 카운트를 0으로 리셋하고, 다음 입력 상승 에지가 D-플립플롭(23)에 의해 검출될 때까지 이 카운트 값으로 유지된다.

노이즈를 필터링하기 위해 복조기는 입력 펄스를 확인(validate)하기 위한 로직을 포함한다. 전술한 바와 같이, 카운터(20)가 3 및 11을 카운트할 때, 래치(21)는 클럭 펄스의 다음 상승 에지상에서 세트되고, D-플립플롭(24)에 직접 제공되는 입력 IR_RX 신호는 래치(24)가 래치(21)의 출력에 의해 트리거될 때 샘플된다. 래치(24)로 부터의 출력 FM_RX 신호는, 샘플된 IR_RX 신호의 레벨에 따라 하이가 되거나 혹은 로우가 된다. 이후, 이 FM_RX 출력 신호는 카운트 4 및 12에서 래치(22)에 의해서 샘플되고, 이 때 FM_RX가 로우이면, IR_RX의 상승 에지를 검출하는 D-플립플롭(23)은 클리어되어 다음 상승 에지의 검출을 준비하게 된다. 따라서, 복조기가 입력 펄스의 상승 에지를 검출한다면, 펄스 레벨은 1/4 비트 셀 펄스의 폭보다 작은 사전정의된 시간, 바람직하게는 3 클럭 카운트 경과후에 샘플될 것이다. 샘플된 레벨이 하이 레벨이면, 입력 펄스는 유효하다고 추정되며 하이 레벨이 출력된다. 샘플된 레벨이 로우 레벨이면, 펄스는 무시되고 시스템은 리셋되어 다음 펄스를 대기하게 된다.

이 복조기는 따라서 IR_RX상의 입력 FM/플래시 변조 신호로부터 FM 인코드된 데이터를 라인 FM_RX 상으로 송출한다. 따라서, 본 발명의 FM/플래시 모뎀은 FM 인코드된 데이터를 입력으로서 수신하고, 자신의 구성 요소 사이의 전송 이후에, FM 인코드된 데이터를 출력한다. 따라서, 이 모뎀과 연관되어 사용되는 장치 혹은 시스템이 자신의 이들 내부 인코딩 즉, FM/플래시 인코딩을 처리하기 위해 특별히 적응될 필요는 없다.

본 발명의 2 위상 혹은 FM/플래시 모뎀은 FM0 혹은 FM1 인코드된 데이터 및 맨체스터 코드된 데이터와 함께 사용될 수 있으며, 동기 통신에 적합하다. 완전한 디지탈 위상 동기 루프는 필요치 않지만, 필요하다면 복조기의 일부로서 포함되며, 그 구현은 당업자에게 자명할 것이다.

본 명세서에 도시된 FM/플래시 모뎀은 특히 본 명세서에 참조 인용되는 미합중국 특허 출원 번호 us 08/323282호(한국 출원 94-34824)에 개시된 Interoperable Multiprotocol Directed Infrared Wireless Communication의 사용에 적합하다. 이 모뎀은 또한, 수신기에서 신호를 증폭하고 필터링하는데 사용되는 아날로그 회로가 2 위상 혹은 FM 변조된 신호를 전달할 수 있다면, 2 위상 혹은 FM 변조를 사용하는 어떠한 통신 제어기에도 사용될 수 있다.

이상 본 발명이 바람직한 실시예에 따라 구체적으로 설명되었지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 그 사상 및 범주를 이탈하지 않는 범위내에서 여러 가지로 변경 가능함은 물론이다.

Claims

절반의 비트 셀 주기(half a bit cell period)이상 한 비트 셀 주기(one bit cell period) 이하의 길이를 가지며, 디지탈 입력 신호에서의 전이(transitions)를 나타내는 하이 레벨(HIGH levels) 및 로우 레벨(LOW levels)로 구성된 FM 인코드된 출력 신호(FM encoded output signals)를 발생하므로서 상기 디지탈 입력 신호를 FM 인코딩하는 수단을 포함하는 2 위상 혹은 FM 변조 시스템(a Biphase or FM modulation system)에 있어서, 상기 FM 인코드된 출력 신호에 응답하여, 각각의 절반의 비트 셀 주기에서 상기 출력 신호의 레벨에 따라 절반 미만의 비트 셀 폭을 갖는 펄스를 발생하므로서 상기 출력 신호를 플래시 변조(Flash modulating)하는 수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제1항에 있어서, 상기 플래시 변조 수단은 약 1/4 비트 셀 폭의 펄스를 발생하는 수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제1항에 있어서, 상기 플래시 변조 수단은, 상기 FM 인코드된 출력 신호의 하이 레벨에 응답하여, 카운트 펄스(count pulses)를 출력하는 카운터 수단(counter means)과; 상기 카운터 수단으로 부터의 제1 카운트 펄스(the first count pulse)에 응답하여 펄스 신호를 출력하는 제1 수단과; 제5 카운트 펄스(the fifth count pulse)에 응답하여, 상기 제1 수단에 의한 상기 펄스 신호 출력을 중단(ceasing)하는 제2 수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제3항에 있어서, 상기 제1 수단은 제9 카운트 펄스(ninth count pulse)에 응답하여 펄스 신호를 출력하고, 상기 제2 수단은 제13 카운트 펄스(thirteenth count)에 응답하여 상기 제1 수단에 의한 상기 펄스 신호 출력을 중단하는 2 위상 혹은 FM 변조 시스템.
제3항에 있어서, 상기 카운터 수단은, 상기 FM 인코드된 출력 신호의 하이 레벨의 시작부를 감지하여, 상기 카운트 펄스를 시작하는 신호를 출력하는 수단과; 제3 및 7 카운트 펄스(the third and eleventh count pulse)에 응답하여 상기 감지 수단을 리셋하는 수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제3항에 있어서, 상기 FM 인코드된 출력 신호의 로우 레벨을 감지하여 이를 나타내는 신호를 발생하는 수단과; 상기 표시 신호에 응답하여, 상기 카운터 수단을 0으로 리셋하는 수단을 더 포함하는 2 위상 혹은 FM 변조 시스템.
제1항에 있어서, 상기 플래시 변조된 펄스 신호를 복조하는 수단을 더 포함하되, 이 복조 수단은 상기 플래시 변조 수단으로부터 입력 플래시 변조된 펄스를 수신하는 수단과; 상기 수신 수단에 의한 입력 플래시 변조된 펄스의 수신에 응답하여, 상기 변조 펄스를 감지하였을 때, 절반의 비트 셀 폭 신호를 출력하는 수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제7항에 있어서, 상기 출력 수단은, 카운트 펄스를 출력하는 카운터 수단과; 상기 카운터 수단으로 부터의 상기 제3 카운트 펄스 및 제7 카운트 펄스에 응답하여, 입력 플래시 변조된 펄스에 대해 상기 수신 수단을 샘플하고, 상기 펄스를 감지하였을 때, 절반의 비트 셀 폭의 신호를 출력하는 제1수단을 포함하는 2 위상 혹은 FM 변조 시스템.
제7항에 있어서, 상기 복조 수단은, 상기 카운터 수단으로 부터의 제4 카운트 펄스에 응답하여, 상기 제1 수단의 출력을 샘플하고, 절반의 비트 셀 폭 신호가 감지되지 않았을 때 상기 카운터 수단을 0으로 리셋하는 제2 수단을 더 포함하는 2 위상 혹은 FM 변조 시스템.
제9항에 있어서, 상기 제2 수단은 상기 카운터 수단으로 부터의 제12 카운트 펄스에 응답하여 상기 제1 수단의 출력을 샘플하고, 절반의 비트 셀폭 신호가 감지되지 않았을 때, 상기 카운터 수단을 0으로 리셋하는 2 위상 혹은 FM 변조 시스템.
제1항에 있어서, 상기 플래시 변조된 펄스 신호를 IR 라이트 펄스 신호(IR light pulse signals)로 변환하는 수단을 더 포함하는 2 위상 혹은 FM 변조 시스템.
절반의 비트 셀 주기이상 한 비트 셀 주기이하의 길이를 가지며, 디지탈 입력 신호에서의 전이를 나타내는, 하이 레벨 및 로우 레벨로 구성된 FM 인코드된 출력 신호를 발생하므로서 상기 디지탈 입력 신호를 FM 인코딩하는 수단을 포함하는 2 위상 혹은 FM 변조 방법에 있어서, 상기 FM 인코드된 출력 신호를 수신하는 단계와; 각각의 절반의 비트 셀 주기에서 상기 출력 신호의 레벨에 따라 절반미만의 비트 셀 폭을 갖는 펄스를 발생하므로서 상기 출력 신호를 플래시 변조하는 위상를 포함하는 2 위상 혹은 FM 변조 방법.
제12항에 있어서, 상기 플래시 변조 수단은 약 1/4 비트 셀 폭의 펄스를 발생하는 위상을 포함하는 2 위상 혹은 FM 변조 방법.
제12항에 있어서, 상기 FM 인코드된 출력 신호의 하이 레벨의 수신에 응답하여 카운트 펄스를 출력하는 단계와; 제1 카운트 펄스의 수신에 응답하여 펄스 신호를 출력하는 단계와; 제5 카운트 펄스에 응답하여 상기 펄스 신호의 출력을 중단하는 단계를 포함하는 2 위상 혹은 FM 변조 방법.
제14항에 있어서, 제9 카운트 펄스에 응답하여 펄스 신호를 출력하는 위상과; 제13 카운트 펄스에 응답하여 상기 펄스 신호 출력을 중지하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제14항에 있어서, 상기 FM 인코드된 출력 신호의 하이 레벨의 시작부를 감지하였을 때 상기 카운트 펄스를 시작하는 신호를 출력하는 단계와; 제3항 및 제7 카운트 펄스에 응답하여 상기 FM 인코드된 출력 신호의 레벨을 재감지하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제14항에 있어서, 상기 FM 인코드된 출력 신호의 로우 레벨을 감지하여 이를 나타내는 신호를 발생하는 단계와; 상기 표시 신호에 응답하여 상기 카운터 수단을 0으로 리셋하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제12항에 있어서, 상기 플래시 변조된 펄스 신호를 복조하는 단계를 더 포함하되, 이 복조 단계는, 입력 플래시 변조된 펄스를 수신하고, 입력 플래시 변조 신호의 수신에 응답하여 절반의 비트 셀 폭 신호를 출력하는 단계를 포함하는 2 위상 혹은 FM 변조 방법.
제18항에 있어서, 입력 플래시 변조된 신호의 수신에 응답하여, 카운트 펄스를 출력하는 단계와; 제3 및 제7 카운트 펄스에 응답하여 입력 플래시 변조된 펄스의 수신을 샘플하는 단계와; 상기 변조된 펄스를 수신하였을 때, 절반의 비트 셀 폭의 신호를 출력하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제19항에 있어서, 제4 카운트 펄스에 응답하여 절반의 비트 셀 폭 신호의 출력을 샘플하는 단계와; 절반의 비트 셀 폭 신호가 감지되지 않았을 때 카운트 펄스를 0으로 리셋하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제20항에 있어서, 제12 카운트 펄스에 응답하여, 절반의 비트 셀 폭 신호의 출력을 샘플하는 단계와; 절반의 비트 셀 폭 신호가 감지되지 않았을 때 상기 카운트 펄스를 0으로 리셋하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
제12항에 있어서, 상기 플래시 변조된 펄스 신호를 IR 라이트 펄스 신호로 변환하는 단계를 더 포함하는 2 위상 혹은 FM 변조 방법.
절반의 비트 셀 폭미만의 플래시 변조된 펄스 신호에 응답하여, FM 변조된 신호를 플래시 변조하는 수단으로부터 송신된 상기 플래시 변조된 펄스 신호를 수신하는 수단과; 상기 수신 수단에 의한 입력 플래시 변조된 펄스 신호의 수신에 응답하여, 상기 변조 펄스 신호를 감지하였을 때, 절반의 비트 셀 폭 신호를 출력하는 수단을 포함하는 2 위상 혹은 FM 복조기.
FM 변조된 신호를 플래시 변조하는 수단으로부터 수신된 절반의 비트 셀 폭미만의 플래시 변조된 펄스 신호를 복조하는 방법에 있어서, FM 변조된 신호를 플래시 변조하는 상기 수단에 의해 송신된 절반의 비트 셀 폭미만의 상기 플래시 변조된 펄스 신호를 수신하는 단계와; 상기 각각의 플래시 변조된 펄스 신호를 수신하였을 때 절반의 비트 셀 폭 신호를 출력하는 단계를 포함하는 플래시 변조된 펄스 신호 복조 방법.