KR0162221B1

KR0162221B1 - 디지탈 오디오 전송신호의 에러처리방법 및 장치

Info

Publication number: KR0162221B1
Application number: KR1019950012798A
Authority: KR
Inventors: 정종식
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-05-22
Filing date: 1995-05-22
Publication date: 1998-12-15
Also published as: KR960042683A

Abstract

본 발명은 디지탈 오디오데이타 전송 시스템에 있어서 전송을 실시하는 중에 발생하는 에러를 처리하는 방법 및 그 장치에 관한 것이다. 본 발명에 따른 디지탈 오디오 전송신호의 에러처리방법 및 장치는 다채널 오디오시스템에서 어떤 채널에 에러가 발생하는 경우에 타 채널의 데이타를 대신 출력하여 오디오 신호의 에러를 보상하도록 한다. 따라서 본 발명은 오디오데이타의 전송중에 에러가 발생하더라도 출력신호의 끊김없이 에러를 보상할 수 있다. 또한, 본 발명의 디지탈 오디오 전송신호의 에러처리방법 및 장치는 데이타 전송 요구신호가 1번만 검출되면 한 채널단위의 데이타를 모두 전송하도록 함으로써, 불필요한 신호의 동작에 따른 노이즈(Noise) 및 전원의 소비를 줄일 수 있는 효과를 제공한다.

Description

디지탈 오디오 전송신호의 에러처리방법 및 장치

제1도는 종래의 디지탈 오디오데이타 전송 시스템의 일 실시예를 나타내는 블록도.

제2도는 제1도의 장치에서 1워드(Word) 데이타를 전송하는 경우에 각 구성부의 출력파형을 나타낸 타이밍도.

제3도는 본 발명의 바람직한 실시예에 따른 디지탈 오디오 전송신호의 에러처리장치를 나타낸 블록도.

제4도는 제3도의 직렬-병렬 변환기에서 변환된 8비트 병렬데이타의 형태를 표시한 도면.

제5도는 제3도의 장치에서 수신부의 구성을 나타낸 블록도.

제6도는 제5도의 디지탈신호처리부(DSP부)에서 데이타 및 에러를 처리하는 방법을 설명하기 위한 흐름도.

제7도는 제3도 장치에서 각 구성부의 출력파형을 나타낸 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

20 : 데이타전송부 21 : 제1메모리

22 : 데이타합성부 30 : 신호발생부

31 : 어드레스발생부 32 : 클럭출력부

40 : 직렬-병렬 변환기 50 : 수신부

51 : 제2메모리 52 : 제3메모리

53 : 디지탈신호처리부(DSP부) 54 : 출력부

본 발명은 디지탈 오디오데이타의 에러처리방법 및 그 장치에 관한 것으로서, 특히 다채널 오디오 시스템에서 어느 채널의 데이타에 에러가 발생하는 경우에 타채널의 데이타를 대신 이용하여 에러를 보상함으로써, 사용자가 원래의 음과 비슷한 음을 들을 수 있도록 하는 디지탈 오디오 전송신호의 에러처리방법 및 그 장치에 관한 것이다.

제1도는 종래의 디지탈 오디오데이타 전송 시스템의 일 실시예를 나타낸 블록도이다. 도시한 바와 같이, 종래의 디지탈 오디오데이타 전송 시스템은 전송데이타 저장용 메모리(10)를 구비하고 있다. 제1도 장치에서, 데이타 전송 요구부(12)는 데이타 전송 요구신호를 데이타출력부(11)로 인가한다. 데이타출력부(11)는 데이타 전송 요구신호가 입력되면 전송데이타 저장용 메모리(10)로부터 해당 데이타를 읽어낸다. 데이타출력부(11)는 또한 읽어낸 데이타를 일정한 전송 포맷에 따라 수신 데이타처리부(13)로 전송한다. 제2도는 제1도의 장치에서 1워드(Word) 데이타를 전송하는 경우에 각 구성부의 출력파형을 나타낸 타이밍도이다. 미니 디스크 시스템의 경우 212바이트를 하나의 단위로 사용하는 포맷을 적용하므로 제2도의 동작을 106번 반복해야 한다.

이와 같이 구성된 종래의 디지탈 오디오데이타 전송 시스템에서 전송 데이타의 에러를 처리하는 방법을 제1도 및 제2도를 참조하여 구체적으로 설명한다.

제1도의 장치에서, 전송데이타 저장용 메모리(10)에는 전송할 데이타 및 에러표시 비트가 미리 저장되어 있다. 이것은 미니 디스크등에서 읽어낸 데이타를 임시로 저장해두고, 데이타 전송 요구부(12)에서 데이타 전송 요구신호가 인가될 때 약속된 타이밍에 맞추어 데이타 및 에러신호를 데이타출력부(11)로 출력하도록 하기 위한 것이다. 데이타 전송 요구부(12)는 제2(b)도에 도시된 바와 같은 데이타 전송 요구신호를 발생하여 데이타출력부(11)로 인가한다. 데이타출력부(11)는 데이타 전송 요구신호가 입력되면 데이타를 읽어내기 위한 어드레스신호를 발생하여 전송데이타 저장용 메모리(10)로 인가한다. 전송데이타 저장용 메모리(10)는 인가되는 어드레스신호에 응답하여 해당되는 전송데이타 및 전송데이타의 에러 여부를 표시하는 에러신호를 데이타출력부(11)로 출력한다. 데이타출력부(11)는 전송데이타 저장용 메모리(10)로부터 인가된 전송데이타 및 에러신호를 제2(c)도 내지 제2(e)도에 도시된 바와 같이 바이트 단위의 직렬 데이타로 변환하여 수신데이타처리부(13)로 출력한다. 데이타출력부(11)는 또한 송신측과 수신측의 동기를 유지하기 위한 비트 클럭신호도 출력한다. 이때의 클럭 주파수는 약 5.65MHz(=177nsec)이다. 한편, 제2(d)도에 도시된 에러신호는 데이타의 바이트단위로 표시된다. 즉, 전송하는 바이트단위의 데이타내에 에러가 있는 경우, 해당 바이트에 대한 에러신호는 하이(High)가 된다.

데이타를 전송하는 경우에, 제2(b)도에 도시된 최초의 데이타 전송 요구신호가 로우(Low)로 되면 전송이 시작된다. 데이타 전송 요구신호는 제2(e)도에 도시된 바이트 신호의 두 번째 바이트 동기펄스의 다운에지(down edge) 타이밍에서 하이(High)가 되어 다음 데이타의 전송을 준비한다. 2바이트 데이타의 전송이 끝나면 두 번째 데이타 전송 요구신호가 로우가 되어 다음 데이타의 전송이 계속 이루어지게 된다. 미니 디스크 시스템인 경우 이와 같은 동작을 106번 반복함으로써 212바이트의 전송이 완료된다. 수신 데이타처리부(13)는 전송되어 오는 데이타를 복호화 하여 원래의 오디오신호를 재생한다. 이때, 수신 데이타처리부(13)는 입력되는 데이타에 대한 에러신호가 하이인 경우에는 현재 입력된 데이타를 재생하지 않고, 해당 출력신호를 묵음처리 한다.

상술한 바와 같은 종래의 에러처리방법은 전송되는 데이타에서 에러신호가 검출되는 경우, 그 전송 데이타를 출력하지 않고 묵음처리하므로 신호의 끊김이 발생하는 문제점이 있었다. 또한, 데이타 전송 요구신호가 매 워드(Word)마다 입력되므로 데이타출력부에서는 모든 워드에 대하여 데이타 전송 요구신호를 검색해야 하는 불편함이 있었다.

따라서, 이와 같은 문제점을 해결하기 위한 본 발명의 목적은 다채널 오디오시스템에서 데이타 전송 요구신호가 1번만 검출되면 하나의 전송단위에 해당하는 데이타를 연속적으로 전송하고, 전송하는 데이타에 에러가 있는 경우에는 에러가 발생한 채널의 데이타 대신 에러가 발생하지 않은 채널의 데이타를 한번 더 읽어서 에러를 보상하도록 하는 디지탈 오디오 전송신호의 에러처리방법을 제공함에 있다.

본 발명의 다른 목적은 전술한 디지탈 오디오 전송신호의 에러처리방법을 구현하기 위한 장치를 제공함에 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 오디오 전송신호의 에러처리방법은 디지탈 오디오데이타 전송 시스템에서 데이타 전송중에 발생하는 에러를 보상하는 방법에 있어서, 일정단위로 전송되어 오는 전송데이타 및 상기 전송데이타의 에러유무를 표시하는 에러신호를 읽는 제1판독단계, 전술한 에러신호에 근거하여 전송데이타에 에러가 있는지의 여부를 판단하는 제1판단단계, 제1판단단계의 에러유무 판단 결과 에러가 없는 전송데이타를 복호화하여 출력하는 단계 및 제1판단단계의 에러유무판단 결과 전송데이타에 에러가 있는 경우에 에러가 발생한 현재 채널의 데이타를 무시하고 타 채널의 데이타를 2번 출력하도록 처리하는 단계를 포함한다.

본 발명의 다른 목적을 달성하기 위한 본 발명에 따른 디지탈 오디오 전송신호의 에러처리장치는 디지탈 오디오데이타 전송 시스템에 있어서, 전송데이타 및 데이타의 에러 여부를 판별하는 에러신호를 저장하는 제1메모리, 제1메모리로부터 데이타를 읽어내기 위해 필요한 어드레스신호를 발생하고, 데이타의 전송에 필요한 비트클럭 및 바이트 신호를 출력하는 신호발생부, 제1메모리로부터 출력된 데이타를 일정비트의 직렬데이타로 변환하고, 변환된 직렬데이타와 에러신호를 합성하는 데이타합성부, 데이타합성부로부터 입력되는 일정비트의 직렬데이타를 일정비트의 병렬데이타로 변환하는 직렬-병렬 변환기, 및 전술한 데이타합성부로부터 인가되는 에러신호에 근거하여 직렬-병렬 변환기로부터 입력되는 데이타의 에러여부를 판단하고, 에러가 발생한 채널의 데이타를 대신하여 에러가 발생하지 않은 채널의 데이타를 2번 출력하는 수신부를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

제3도는 본 발명의 바람직한 실시예에 따른 디지탈 오디오 전송신호의 에러처리장치를 나타낸 블록도이다. 제3도의 장치는 미니 디스크 시스템에 적용되도록 왼쪽채널(L) 및 오른쪽채널(R)의 데이타메모리로 이루어진 제1메모리(21)를 구비하고 있다. 제3도의 장치에서, 수신부(50)는 신호발생부(30)로 데이타 전송 요구신호를 인가한다. 신호발생부(30)는 어드레스 발생부(31) 및 클럭출력부(32)로 이루어져 있다. 어드레스발생부(31)는 수신부(50)로부터 인가되는 데이타 전송 요구신호에 응답하여 제1메모리(21)에 저장되어 있는 데이타 및 에러신호를 읽기 위한 어드레스신호를 출력한다. 클럭출력부(32)는 데이타의 전송타이밍의 유지를 위한 비트 클럭 및 바이트 신호를 수신부(50)로 출력한다. 제1메모리(21)는 어드레스발생부(31)로부터 입력되는 어드레스신호에 응답하여 전송데이타 및 에러신호를 데이타합성부(22)로 출력한다. 데이타합성부(22)는 제1메모리(21)로부터 입력된 전송데이타 및 에러신호를 직렬변환하여 수신부(50)로 전송한다. 직렬-병렬 변환기(40)는 데이타합성부(22)로부터 직렬로 입력되는 데이타를 일정비트의 병렬데이타로 변환하여 수신부(50)로 출력한다. 직렬-병렬 변환기(40)에서 변환된 8비트 병렬데이타의 형태가 제4도에 도시되어 있다. 수신부(50)는 데이타전송부(20)로부터 전송된 일정비트의 병렬데이타를 미리 정해진 알고리즘에 의해 복호화한다.

제5도는 제3도의 장치에서 수신부(50)의 구성을 나타낸 블록도이다. 제5도에서, 제3도의 직렬-병렬 변환기(40)로부터 전송된 8비트의 병렬데이타는 제2메모리(51)로 입력되고, 1비트의 에러신호는 제3메모리(52)에 입력된다. 수신부(50)는 또한 디지탈신호처리부(Digital Signal Processor; 이하 DSP부라 함)(53)를 구비하고 있다. DSP부(53)는 전술한 제2메모리(51) 및 제3메모리(52)에 저장된 8비트의 병렬데이타 및 에러신호를 읽어내고, 이에 근거하여 현재 입력되는 데이타의 에러여부를 판단한다. DSP부(53)는 또한 전술한 에러여부 판단에 근거하여 에러가 발생한 데이타를 보상하고, 보상된 데이타를 복호화한다. DSP부(53)에서 데이타를 처리하는 과정은 제6도와 함께 나중에 설명하기로 한다. DSP부(53)에서 복호화된 데이타는 출력부(54)로 출력된다.

이와 같이 구성된 본 발명의 바람직한 실시예에 따른 디지탈 오디오 전송신호의 에러처리장치의 동작을 제3도 내지 제7도를 참조하여 좀더 구체적으로 설명한다.

제3도 및 제5도에서, 제1메모리(21)는 미니 디스크등의 음원으로부터 읽어낸 전송데이타 및 데이타의 에러여부를 표시하는 에러표시 비트를 저장하고 있다. 이때, 제1메모리(21)는 왼쪽채널(L) 데이타메모리 및 오른쪽채널(R) 데이타메모리에 212바이트단위의 전송데이타를 순차적으로 저장한다.

전송이 시작되면, DSP부(53)는 전송을 원하는 데이타에 대한 데이타 전송 요구신호를 발생하여 신호발생부(30)내의 어드레스발생부(31) 및 클럭 출력부(32)로 인가한다. 미니 디스크 시스템의 경우, 한번의 데이타 전송 요구신호가 인가될 때 읽어내는 데이타 양은 오디오신호 신장단위인 212바이트이다. 따라서, 제3도의 신호발생부(30) 및 제1메모리(21)는 한번의 데이타 전송 요구신호가 인가되면 212바이트단위로 데이타를 출력하록 구성된다.

제7도는 제3도 장치에서 각 구성부 출력신호의 파형을 나타낸 타이밍도이다. 도시한 바와 같이, 데이타 전송 요구신호가 로우(Low)가 되면 전송이 시작된다. 어드레스발생부(31)는 데이타 전송 요구신호가 로우가 되면 데이타를 읽어내기 위해 필요한 어드레스신호를 발생하고, 클럭출력부(32)는 데이타의 전송에 필요한 바이트신호 및 비트클럭을 출력한다. 바이트신호는 제7(e)도에 도시된 바와 같이 1 주기가 8비트인 신호로서, 8비트 단위의 전송데이타를 만들기 위해 사용된다. 212바이트데이타의 출력이 끝나면 데이타전송요구신호는 다음 채널의 212바이트데이타를 전송하기 위해 하이가 된다. 제7(d)도에 도시된 에러신호는 바이트단위로 데이타의 에러여부를 표시하며 해당하는 데이타와 동시에 전송된다.

다시 제3도 및 제5도에서, 제1메모리(21)는 어드레스발생부(31)로부터 입력되는 어드레스신호에 응답하여 해당 어드레스의 데이타를 212바이트씩 출력한다. 제1메모리(21)는 또한 212바이트데이타의 각각의 바이트에 대하여 에러가 있는지의 여부를 확인하는 에러신호를 함께 출력한다. 이때, 제1메모리(21)의 출력은 왼쪽채널(L) 212바이트데이타 및 오른쪽채널(R) 212바이트데이타가 순차적으로 출력된다. 제1메모리(21)로부터 출력된 전송데이타 및 에러신호는 데이타합성부(22)로 입력된다. 데이타합성부(22)는 입력되는 212바이트의 전송데이타를 1바이트에 대하여 8비트의 직렬데이타로 변환한다. 이때, 에러신호는 8비트의 전송데이타에 대하여 1비트의 신호로 나타난다. 데이타합성부(22)는 또한 8비트의 직렬데이타와 전술한 1비트의 에러신호를 합성하여 9비트의 직렬데이타를 출력한다. 이때, 8비트의 병렬데이타는 직렬-병렬 변환기(40)로 입력되고, 1비트의 에러신호는 제3메모리(52)로 입력된다. 직렬-병렬 변환기(40)는 입력되는 8비트의 직렬데이타를 8비트의 병렬데이타로 변환하여 제2메모리(51)로 출력한다. DSP부(53)는 제2메모리(51)에 현재 채널에 대한 212바이트데이타가 모두 입력되면 리드(read)신호를 발생하여 제2메모리(51)에 저장되어 있는 212바이트데이타를 읽는다. DSP부(53)는 또한 제3메모리(52)로부터 입력되는 에러신호에 따라 현재 채널의 212바이트데이타에 대한 에러여부를 판단한다. 212바이트데이타의 에러여부를 판단함에 있어서, 1, 2, 211, 212번째 바이트의 데이타는 212바이트의 데이타가 어떻게 압축되어 있는지에 대한 정보를 저장하고 있으므로 매우 중요하다. 즉, 여기에는 부호화되어 있는 각각의 바이트의 데이타가 몇 비트로 구성되어 있는지에 대한 정보가 저장되어 있으므로, 이 부분의 데이타에 에러가 발생하면 그 채널의 212바이트데이타는 복호화할 수 없다. 따라서, 데이타의 에러 여부를 판단하기 위해서는 이 부분의 데이타에 에러가 있는지의 여부를 검사해야 한다. 다른 부분의 데이타는 오디오 스펙트럼을 신호의 발생 빈도에 따라 코드길이를 변화시키는 가변길이 부호화(Variable length coding)에 의해 압축한 것이다.

DSP부(53)는 전술한 에러여부판단에 따라 212바이트데이타에 에러가 없는 경우에는 이를 복호화 하여 출력부(54)로 출력하고, 에러가 있는 경우에는 에러가 있는 채널의 데이타를 무시하고 다음 채널의 데이타를 2번읽도록 처리한다. DSP부(53)에서 데이타 및 에러를 처리하는 방법의 설명은 제6도를 통해 하기로 한다.

제6도는 DSP부(53)에서 데이타 및 에러를 처리하는 방법을 설명하기 위한 흐름도이다. 도시한 바와 같이, 외부 인터페이스로부터 동작 개시신호가 인가되면 DSP부(53)는 데이타 전송 요구신호를 출력한다(101단계). 데이타 전송 요구신호가 출력되면 전술한 제3도 및 제5도 장치의 동작에 의해 첫 번째 채널의 212바이트데이타(이하, 제1채널데이타라 함) 및 에러신호가 제2메모리(51) 및 제3메모리(52)에 입력된다. DSP부(53)는 제2메모리(51)에 저장된 제1채널데이타 및 제3메모리(52)에 저장된 에러신호를 읽는다.(102, 103단계). 그런다음, DSP부(53)는 제1채널데이타의 1, 2, 211, 212번째 바이트의 데이타에 에러가 있는지를 검사한다(104단계). 전술했던 바와 같이, 212바이트데이타에서 1, 2, 211, 212번째 바이트에는 212바이트데이타가 어떻게 압축되어 있는지에 대한 정보가 저장되어 있으므로, 이 부분에 에러가 발생한 채널의 212바이트데이타는 복호화할 수 없다. 따라서, 212바이트데이타의 에러여부를 판단하기 위해서는 212바이트데이타에서 1, 2, 211, 212번째 바이트데이타에 에러가 있는지의 여부를 검사해야 한다. 에러검사 결과 제1채널데이타에 에러가 있는 경우, DSP부(53)는 제1채널데이타를 더 이상 처리하지 않고, 검사플래그를 1로 설정한다(108단계). 그런다음, DSP부(53)는 다음채널의 212바이트데이타(이하, 제2채널데이타라 함)를 요구하는 데이타 전송 요구신호를 출력한다(109단계). 제2채널데이타가 모두 입력되면 DSP부(53)는 제2채널데이타를 읽는다(110단계). 그런다음, DSP부(53)는 읽어낸 제2채널데이타를 복호화 한다(105단계). 한편, 전술한 에러검사결과 제1채널데이타에 에러가 없는 경우, DSP부(53)는 제1채널데이타를 바로 복호화하도록 한다(105단계). 복호화된 제1채널데이타 또는 제2채널데이타는 검사플래그(Check flag) 검색단계(106단계)를 거쳐 출력부(54)로 출력된다(107단계). 이때, 제2채널데이타를 출력하는 경우에는 검사플래그(Check flag)가 1로 설정되어 있으므로, 제2채널데이타는 바로 출력되지 않고 읽기단계(110단계)로 피드백된다. 이때, 검사플래그 검색단계(106단계)로부터 읽기단계(110단계)로 피드백되는 제2채널데이타는 검사플래그가 해제된다[검사플래그=0](111단계). DSP부(53)는 피드백된 제2채널 데이타를 다시 한번 읽는다(110단계). 결국 제1채널데이타에 에러가 있는 경우에는 제1채널데이타는 출력되지 않고, 제2채널데이타가 2번 출력된다. 데이타가 출력되면 DSP부(53)는 다음 데이타의 전송 요구신호를 출력한다(101단계).

상술한 DSP부(53)의 에러처리방법은 왼쪽채널(L) 데이타에서 에러가 발생하는 경우 오른쪽채널(R) 데이타를 두번 읽어서 처리하고, 오른쪽채널(R) 데이타에서 에러가 발생하는 경우에는 왼쪽채널(L) 데이타를 두번 읽어서 처리하므로 에러가 발생하는 경우에는 양쪽 채널의 데이타가 동일하게 출력된다. 이와 같은 방법으로 에러를 보상하면, 보상된 데이타는 원래의 채널신호는 아니지만, 스테레오 오디오의 경우 양 채널의 신호 차이가 크지 않으므로 신호의 끊김 없이 자연스럽게 신호의 에러를 처리할 수 있다.

상술한 바와 같은 본 발명에 따른 디지탈 오디오 전송신호의 에러처리방법 및 장치는 데이타에 에러가 발생하는 경우, 에러가 발생한 현재 채널의 데이타를 출력하지 않고 에러가 발생하지 않은 타 채널의 데이타를 2번 출력하여 에러를 보상한다. 따라서, 본 발명에 따른 에러처리방법 및 그 장치는 전송데이타에 에러가 발생하더라도 출력신호의 끊어짐이 없어 음질의 열화를 개선할 수 있다. 또한, 데이타 전송 요구신호가 1번만 검출되면 하나의 전송단위에 해당하는 데이타를 연속적으로 전송하므로, 불필요한 신호의 동작에 따른 신호의 노이즈(Noise) 및 전원소비를 줄일 수 있는 효과를 제공한다.

Claims

디지탈 오디오데이타의 다채널 전송시스템에 있어서, 전송데이타 및 상기 전송데이타의 에러여부를 판단하는 에러신호를 저장하는 제1메모리, 상기 제1메모리로부터 데이타를 읽어내기 위해 필요한 어드레스신호를 발생하고, 데이타의 전송에 필요한 비트클럭 및 바이트 신호를 출력하는 신호발생부, 상기 제1메모리로부터 출력된 데이타를 일정비트의 직렬데이타로 변환하고, 변환된 직렬데이타와 에러신호를 합성하는 데이타합성부, 상기 데이타합성부로부터 입력되는 일정비트의 직렬데이타를 일정비트의 병렬데이타로 변환하는 직렬-병렬 변환기, 및 상기 데이타합성부로부터 인가되는 에러신호에 근거하여 직렬-병렬 변환기로부터 입력되는 데이타의 에러여부를 판단하고, 에러가 발생한 채널의 데이타를 대신하여 에러가 발생하지 않은 채널의 데이타를 2번 출력하는 수신부를 포함하는 디지탈 오디오 전송신호의 에러처리 장치.
제1항에 있어서, 상기 신호발생부는 상기 수신부로부터 데이타 전송 요구신호를 입력받아 바이트 신호 및 비트클럭을 상기 수신부로 출력하는 클럭발생부; 및 상기 수신부로부터 데이타 전송 요구신호를 입력받아 상기 제1메모리로 어드레스신호를 인가하는 어드레스발생부로 이루어진 것을 특징으로 하는 디지탈 오디오 전송신호의 에러처리 장치.
제1항 또는 제2항에 있어서, 상기 제1메모리는 상기 신호발생부로부터 인가되는 어드레스신호에 응답하여 일정바이트 단위의 전송데이타를 채널순으로 출력하도록 하기 위한 왼쪽채널 및 오른쪽채널 데이타메모리를 구비한 것을 특징으로 하는 디지탈 오디오 전송신호의 에러처리 장치.
제1항에 있어서, 상기 수신부는 상기 직렬-병렬 변환기로부터 입력되는 병렬데이타를 일정바이트 단위로 저장하는 제2메모리; 상기 데이타합성부로부터 인가되는 에러신호를 저장하는 제3메모리; 및 상기 제3메모리로부터 입력되는 에러신호에 근거하여 상기 제2메모리로부터 입력되는 데이타의 에러여부를 판단하고, 에러가 있는 채널의 데이타 대신 타 채널의 데이타를 2번 읽어 출력하는 DSP부로 이루어진 것을 특징으로 하는 디지탈 오디오 전송신호의 에러처리 장치.
디지탈 오디오데이타의 다채널 전송시스템에서 데이타 전송중에 발생하는 에러를 보상하는 방법에 있어서, 일정단위로 전송되어 오는 전송데이타 및 상기 전송데이타의 에러유무를 표시하는 에러신호를 읽는 제1판독단계; 상기 에러신호에 근거하여 상기 전송데이타에 에러가 있는지의 여부를 판단하는 제1판단단계; 상기 제1판단단계의 에러유무 판단 결과 에러가 없는 전송데이타를 복호화하여 출력하는 단계; 및 상기 제1판단단계의 에러유무 판단 결과 전송데이타에 에러가 있는 경우에 에러가 발생한 현재 채널의 데이타를 무시하고 타 채널의 데이타를 2번 출력하도록 처리하는 단계를 포함하는 디지탈 오디오 전송신호의 에러처리방법.
제5항에 있어서, 상기 타 채널의 데이타를 2번 출력하도록 처리하는 단계는 상기 제1판단단계의 에러유무 판단 결과 에러가 검출되는 경우 검사플래그를 설정하는 단계; 상기 검사플래그가 설정되면 에러가 검출된 전송데이타를 출력하지 않고 타 채널의 데이타를 요구하는 데이타 전송 요구신호를 출력하는 단계; 상기 데이타 전송 요구신호에 의해 다시 전송된 타 채널의 데이타를 읽는 제2판독단계; 상기 제2판독단계로부터 읽어낸 타 채널의 데이타를 복호화 하는 단계; 상기 복호화된 데이타에 대하여 검사플래그의 유무를 검색하는 제2판단단계; 상기 제2판단단계의 판단결과에 근거하여 검사플래그가 설정되어 있는 데이타를 상기 제2판독단계로 피드백시키는 단계; 및 상기 제2판단단계의 판단결과에 근거하여 검사플래그가 설정되어 있지 않은 데이타를 출력하는 단계를 포함하는 디지탈 오디오 전송신호의 에러처리방법.
제6항에 있어서, 상기 제2판독단계로 피드백하는 데이타에 대하여는 검사플래그를 해제하는 것을 특징으로 하는 디지탈 오디오 전송신호의 에러처리방법.