KR0161200B1 - Method for fabricating bipolar transistor - Google Patents
Method for fabricating bipolar transistor Download PDFInfo
- Publication number
- KR0161200B1 KR0161200B1 KR1019950050530A KR19950050530A KR0161200B1 KR 0161200 B1 KR0161200 B1 KR 0161200B1 KR 1019950050530 A KR1019950050530 A KR 1019950050530A KR 19950050530 A KR19950050530 A KR 19950050530A KR 0161200 B1 KR0161200 B1 KR 0161200B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- emitter
- base
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 116
- 239000010409 thin film Substances 0.000 claims abstract description 93
- 239000012535 impurity Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 14
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 abstract 1
- 238000001035 drying Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002109 crystal growth method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Abstract
본 발명은 자기정렬(self-align) 방법에 의한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 그 특성은 바이폴러 트랜지스터의 제조방법에 있어서, 규소 기판 위에 제 1 절연막 패턴을 형성하고 제 1 전도형 불순물을 이온주입하고 열처리하여 매몰층을 형성하는 제 1 공정과, 상기 웨이퍼 상에 제 2 절연막으로 소정의 활성영역을 정의하고 제 1 전도형 불순물이 첨가된 단결정 규소 박막을 선택적으로 성장시키고 감광막을 마스크로 컬렉터 싱커 부분에 고농도로 제 1 전도형 불순물을 첨가하는 제 2 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 완충용 규소 박막과 제 2 전도형 불순물이 첨가된 베이스 박막을 순차적으로 성장시킨 다음 제 1 전도형 불순물이 첨가된 에미터 박막과 제 3 절연막을 순차적으로 적층하고 감광막으로 에미터를 정의하고 절연막과 에미터 박막을 순차적으로 건식식각한 다음 비활성 베이스영역에 제 2 전도형 불순물을 이온주입하는 제 3 공정과, 상기 감광막을 제거하고 베이스 전극부분을 감광막으로 정의하고 베이스 박막과 규소 박막을 건식식각하는 제 4 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 제 4 절연막을 적층한 후 열처리하여 에미터 박막내의 불순물을 확산시켜 에미터를 형성하고 감광막으로 베이스 전극부분을 정의하는 제 5 공정과, 상기 감광막을 마스크로 하여 제 4 절연막을 건식식각하여 에미터 박막의 측면에 측면절연막을 형성함과 동시에 베이스 전극이 형성되는 부분의 절연막을 식각하여 베이스 박막을 노출시킨 후 제 2 전도형 불순물을 고농도로 이온주입하는 제 6 공정과, 상기 감광막을 제거하고 노출된 베이스 박막 상에 선택적으로 베이스 전극용 박막을 형성시키고 제 5 절연막을 적층하는 제 7 공정과, 상기 절연막을 평탄화하여 에미터 박막 위의 제 5 절연막을 제거하여 에미터 박막 위의 제 3 절연막을 노출시키는 제 8 공정과, 상기 노출된 제 3 절연막을 식각하여 에미터 접점을 형성하는 제 9 공정과, 감광막으로 베이스와 컬렉터 접점을 정의하고 절연막을 식각하여 접점을 형성하는 제 10 공정 및 상기 감광막을 제거하고 금속 전극을 형성하는 제 1 공정을 포함하는 데에 있으므로, 본 발명은 규소 게르마늄을 베이스로 사용하여 에미터(Emitter)와 베이스의 에너지 띠의 차이(energy bandgap)에 의해 전위장벽이 형성되어 에미터에서 베이스로의 반송자(carrier)의 주입은 증가되는 반면 베이스에서 에미터로의 반송자의 주입은 차단되어 결과적으로 전류이득이 증가되는 데에 그 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a dipole transistor by a self-aligning method. The characteristics of the method of manufacturing a bipolar transistor include: forming a first insulating film pattern on a silicon substrate and forming a first conductivity type impurity A first step of forming a buried layer by ion implantation and heat treatment, defining a predetermined active region as a second insulating film on the wafer, selectively growing a single crystal silicon thin film to which a first conductivity type impurity is added, and using a photoresist as a mask A second step of adding a first conductivity type impurity to the collector sinker portion at a high concentration; and removing the photosensitive film, and growing a buffered silicon thin film and a base thin film to which the second conductivity type impurity is added on the entire surface of the wafer, and then The emitter thin film to which the conductivity type impurity is added and the third insulating film are sequentially stacked, and the emitter is defined and insulated from the photosensitive film. A third step of sequentially dry etching the film and the emitter thin film and then ion implanting a second conductivity type impurity into the inactive base region, removing the photosensitive film, defining the base electrode portion as the photosensitive film, and drying the base thin film and the silicon thin film. A fourth process of etching, a fifth process of removing the photoresist film, stacking a fourth insulating film on the entire surface of the wafer, and then heat treatment to diffuse impurities in the emitter thin film to form an emitter and define a base electrode portion as the photoresist film; Dry etching the fourth insulating film using the photosensitive film as a mask to form a side insulating film on the side of the emitter thin film, and etching the insulating film of the portion where the base electrode is formed to expose the base thin film, and then the second conductive impurity concentration is high. A sixth step of ion implantation into the process, and removing the photosensitive film and selectively transferring the base on the exposed base thin film. A seventh step of forming a pole thin film and stacking a fifth insulating film, an eighth step of planarizing the insulating film to remove the fifth insulating film on the emitter thin film to expose the third insulating film on the emitter thin film, and the exposure A ninth step of forming an emitter contact by etching the third insulating film; and a tenth step of defining a base and collector contact with the photosensitive film, and forming a contact by etching the insulating film; and removing the photosensitive film and forming a metal electrode. Since the present invention includes one step, the present invention uses a silicon germanium as a base to form a dislocation barrier formed by an energy bandgap between an emitter and a base, thereby forming a carrier from the emitter to the base. The injection of carriers is increased while the injection of carriers from the base to the emitter is blocked, resulting in an increase in current gain.
Description
제1도는 종래의 바이폴러 트랜지스터의 단면도.1 is a cross-sectional view of a conventional bipolar transistor.
제2도는 본 발명에 따른 완성된 바이폴러 트랜지스터의 단면도.2 is a cross-sectional view of a completed bipolar transistor according to the present invention.
제3도는 본 발명에 따른 바이폴러 트랜지스터의 제조 공정별 단면도.3 is a cross-sectional view of a bipolar transistor manufacturing process according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 규소기판(silicon substrate) 2,4,14,17,20,21 : 산화막(SiO2)1: silicon substrate 2,4,14,17,20,21: oxide film (SiO2)
3 : 매몰층(buried layer)3: buried layer
5 : 컬렉터 박막(collector epitaxial layer)5: collector epitaxial layer
6 : 컬렉터 싱커(collector sinker)6: collector sinker
7,12,13,16,22 : 감광막(photo resist)7,12,13,16,22: photo resist
8 : 규소 박막(silicon epitaxial layer)8: silicon epitaxial layer
9 : 베이스 박막(base epitaxial layer)9: base epitaxial layer
10 : 에미터 다결정 규소(emitter polysilicon) 11 : 질화막(Si3N4)10 emitter polysilicon 11: nitride film (Si3N4)
18 : 비활성 베이스(extrinsic base) 19 : 티타늄 실리사이드(TiSi2)18: extrinsic base 19: titanium silicide (TiSi2)
23 : 베이스 접점(base contact)23: base contact
24 : 컬렉터 접점(collector contact)24: collector contact
25,25,25 : 금속 전극(metallic electrode)25,25,25: metallic electrode
본 발명은 바이폴러 트랜지스터의 제조방법에 관한 것으로서, 특히 자기정렬(self-align) 방법에 의한 쌍극자 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a bipolar transistor, and more particularly, to a method of manufacturing a dipole transistor by a self-align method.
일반적으로, 산업의 발달에 따라 집적회로에서는 소자 면적의 최소화와 제조의 용이성과 개인 휴대 통신 등에 필요한 고속의 특성이 추구되어 왔다.In general, with the development of the industry, in the integrated circuit, high speed characteristics required for minimization of device area, ease of manufacture, personal communication, and the like have been sought.
다결정 규소(Polysilicon) 박막을 이용한 자기 정렬(Self-align)방법에 의해 동종접합(Homojunction) 바이폴러 트랜지스터 크기가 작아지면서 기생성분(parasitic component)의 감소로 동작속도가 크게 개선되었다. 소자의 고속동작을 위해서는 얇은 베이스(Base)를 형성해야 하나 베이스 불순물 농도를 증가시켜야 한다.The self-aligning method using polysilicon thin films reduces the size of the homojunction bipolar transistor and greatly improves the operation speed due to the reduction of parasitic components. For high speed operation of the device, a thin base must be formed, but the base impurity concentration must be increased.
기존의 이온주입 방법으로는 고농도의 얇은 베이스를 형성하기가 어렵다.It is difficult to form a thin base of high concentration by the conventional ion implantation method.
종래의 바이폴러 트랜지스터는 베이스 전극용 다결정 규소 박막과 에미터 전극용 다결정 규소 박막이 비자기정렬(non Self-align) 방법으로 제작되었다.In the conventional bipolar transistor, a polysilicon thin film for a base electrode and a polysilicon thin film for an emitter electrode are manufactured by a non self-aligning method.
이런 경우에는 소자의 면적이 커져서 기생성분에 의한 동작속도의 감소와 집적도가 나쁜 단점이 있다.In such a case, the area of the device is increased, so that the operating speed decreases due to parasitic components and the degree of integration is bad.
이러한 단점을 보완하기 위해 자기 정렬 방법으로 이종접합 소자를 제작하는 방법이 제시되었는데, 그 예를 제1도에 도시하였다.In order to make up for this drawback, a method of fabricating a heterojunction device by a self-aligning method has been proposed, an example of which is shown in FIG.
제1도는 종래의 바이폴러 트랜지스터의 단면도이다.1 is a cross-sectional view of a conventional bipolar transistor.
제1도를 참조하여 종래의 바이폴러 트랜지스터의 단면도를 설명하면 다음과 같다.A cross-sectional view of a conventional bipolar transistor is described with reference to FIG. 1 as follows.
규소기판(a)에 고농도로 불순물이 첨가된 매몰층(b)과 컬렉터 박막(c)를 순차적으로 형성한다.A buried layer (b) and a collector thin film (c) in which impurities are added at high concentration are formed on the silicon substrate (a) in sequence.
그 다음, 기존의 LOCOS(LOCal Oxidation of Silicon)방법으로 필드산화막(e,f)을 성장시킨다.Next, the field oxide films (e, f) are grown by the conventional LOCOS (LOCal Oxidation of Silicon) method.
그리고 나서, 불순물 이온주입 및 열처리로 컬렉터 싱커(d)를 형성한다.Then, the collector sinker d is formed by impurity ion implantation and heat treatment.
결정성장 방법으로 베이스 박막(g)을 형성한다.The base thin film g is formed by the crystal growth method.
상기 베이스 박막 상에 절연막(h)을 적층한다.An insulating film h is stacked on the base thin film.
그 다음 감광막을 이용하여 에미터 접점을 형성한다.The photosensitive film is then used to form emitter contacts.
에미터 다결정 규소 박막(i)의 적층 및 열처리로 에미터(k)를 형성한다.The emitter k is formed by lamination and heat treatment of the emitter polycrystalline silicon thin film i.
에미터 전극을 정의한 다음 에미터 다결정 규소 박막의 측면에 측면 절연막(j)을 형성한다.After defining the emitter electrode, a side insulating film j is formed on the side of the emitter polycrystalline silicon thin film.
베이스 박막과 에미터 다결정 규소 박막 상에 금속 실리사이드(l,m,n)를 형성한다.Metal silicides (l, m, n) are formed on the base thin film and the emitter polycrystalline silicon thin film.
그러나, 상술한 바와 같은 종래의 방법으로는 에미터와 베이스가 자기 정렬되기는 하지만, 에미터 접점 형성과 에미터 다결정 규소 박막의 정의가 별도의 감광막으로 정의되므로 에미터와 베이스의 간격이 증가하여 기생성분이 증가하는 문제점과 더불어 에미터 접점 형성시 소자의 활성영역이 손상되는 문제점이 있었다.However, in the conventional method as described above, although the emitter and the base are self-aligned, since the emitter contact formation and the definition of the emitter polycrystalline silicon thin film are defined as separate photosensitive films, the spacing between the emitter and the base is increased and parasitic. In addition to the increased component, there was a problem in that the active region of the device was damaged when the emitter contact was formed.
상기 문제점을 해결하기 위한 본 발명의 목적은 결정 성장법과 자기 정렬법을 이용하여 고농도의 얇은 베이스 층을 형성하며 작은 면적으로 형성시킬 수 있는 바이폴러 트랜지스터의 제조방법을 제공함에 있다.An object of the present invention for solving the above problems is to provide a method of manufacturing a bipolar transistor that can be formed in a small area by forming a thin base layer of high concentration by using the crystal growth method and the self-alignment method.
상기 목적을 달성하기 위한 본 발명의 특징은 바이폴러 트랜지스터의 제조방법에 있어서, 규소 기판 위에 제 1 절연막 패턴을 형성하고 제 1 전도형 불순물을 이온주입하고 열처리하여 매몰층을 형성하는 제 1 공정과, 상기 웨이퍼 상에 제 2 절연막으로 소정의 활성영역을 정의하고 제 1 전도형 불순물이 첨가된 다결정 규소 박막을 선택적으로 성장시키고 감광막을 마스크로 컬렉터 싱커 부분에 고농도로 제 1 전도형 불순물을 첨가하는 제 2 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 완충용 규소 박막과 제 2 전도형 불순물이 첨가된 베이스 박막을 순차적으로 성장시킨 다음 제 1 전도형 불순물이 첨가된 에미터 박막과 제 3 절연막을 순차적으로 적층하고 감광막으로 에미터를 정의하고 절연막과 에미터 박막을 순차적으로 건식식각한 다음 비활성 베이스영역에 제 2 전도형 불순물을 이온주입하는 제 3 공정과, 상기 감광막을 제거하고 베이스 전극부분을 감광막으로 정의하고 베이스 박막과 규소 박막을 건식식각하는 제 4 공정과, 상기 감광막을 제거하고 웨이퍼 전면에 제 4 절연막을 적층한 후 열처리하여 에미터 박막내의 불순물을 확산시켜 에미터를 형성하고 감광막으로 베이스 전극부분을 정의하는 제 5 공정과, 상기 감광막을 마스크로 하여 제 4 절연막을 건식식각하여 에미터 박막의 측면에 측면절연막을 형성함과 동시에 베이스 전극이 형성되는 부분의 절연막을 식각하여 베이스 박막을 노출시킨 후 제 2 전도형 불순물을 고농도로 이온주입하는 제 6 공정과, 상기 감광막을 제거하고 노출된 베이스 박막 상에 선택적으로 베이스 전극용 박막을 형성시키고 제 5 절연막을 적층하는 제 7 공정과, 상기 절연막을 평탄화하여 에미터 박막 위의 제 5 절연막을 제거하여 에미터 박막 위의 제 3 절연막을 노출시키는 제 8 공정과, 상기 노출된 제 3 절연막을 식각하여 에미터 접점을 형성하는 제 9 공정과, 감광막으로 베이스와 컬렉터 접점을 정의하고 절연막을 식각하여 접점을 형성하는 제 10 공정 및 상기 감광막을 제거하고 금속 전극을 형성하는 제 11 공정을 포함하는 데에 있다.In order to achieve the above object, there is provided a bipolar transistor manufacturing method comprising: forming a buried layer by forming a first insulating film pattern on a silicon substrate, implanting a first conductivity type impurity and heat treatment; Defining a predetermined active region on the wafer as a second insulating film, selectively growing a polysilicon thin film to which the first conductivity type impurity is added, and adding the first conductivity type impurity to the collector sinker portion with the photoresist as a mask; After the second process, the photoresist film is removed, the buffer silicon thin film and the base thin film to which the second conductive impurity is added are sequentially grown on the entire surface of the wafer, and then the emitter thin film to which the first conductive impurity is added and the third insulating film are Laminate sequentially, define emitter as photoresist, dry etch insulator and emitter thin film sequentially, and then deactivate A third step of ion implanting a second conductivity type impurity into the base region, a fourth step of removing the photoresist film, defining the base electrode portion as the photoresist film, and dry etching the base thin film and the silicon thin film, and removing the photoresist film and the wafer Stacking a fourth insulating film on the entire surface and then performing heat treatment to diffuse impurities in the emitter thin film to form an emitter, and define a base electrode portion as a photosensitive film; and dry-etch the fourth insulating film using the photosensitive film as a mask. A sixth step of forming a side insulating film on the side of the emitter thin film and etching the insulating film of the portion where the base electrode is formed to expose the base thin film, and then ion implanting a second conductive impurity at a high concentration; and removing the photosensitive film. And a seventh hole for selectively forming a thin film for the base electrode on the exposed base thin film and stacking a fifth insulating film. And an eighth step of planarizing the insulating film to remove the fifth insulating film on the emitter thin film to expose the third insulating film on the emitter thin film, and etching the exposed third insulating film to form an emitter contact. And a ninth step of defining a base and collector contact with a photosensitive film, etching the insulating film to form a contact, and an eleventh step of removing the photosensitive film and forming a metal electrode.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들 중의 하나를 설명한다.Hereinafter, one of the preferred embodiments of the present invention will be described with reference to the accompanying drawings.
제2도는 본 발명에 따른 완성된 바이폴러 트랜지스터의 단면도이다.2 is a cross-sectional view of a completed bipolar transistor according to the present invention.
제2도를 참조하여 본 발명에 따른 완성된 바이폴러 트랜지스터를 설명하면 다음과 같다.Referring to FIG. 2, a completed bipolar transistor according to the present invention will be described.
제1도의 종래의 문제점이 보완된 바이폴러 트랜지스터이다.It is a bipolar transistor in which the conventional problem of FIG.
규소기관(1) 상에 고농도의 매몰층(3)을 형성하고 절연막(4)을 형성한다.The buried layer 3 of high concentration is formed on the silicon engine 1, and the insulating film 4 is formed.
활성영역의 절연막(4)을 식각한 후 선택적 결정 성장법으로 컬렉터 박막(5,6)을 성장시킨다.After the insulating film 4 in the active region is etched, the collector thin films 5 and 6 are grown by a selective crystal growth method.
컬렉터 싱커 형성을 위한 이온주입 및 열처리 공정과 웨이퍼 전면에 완충용 규소 박막(8)과 베이스 박막(9)을 순차적으로 성장시킨다.Ion implantation and heat treatment processes for forming the collector sinker and the buffer silicon thin film 8 and the base thin film 9 are sequentially grown on the entire surface of the wafer.
불순물이 주입된 다결정 규소 박막(10)을 적층한다.The polycrystalline silicon thin film 10 into which impurities are implanted is laminated.
에미터 다결정 규소를 감광막을 마스크로 하여 식각한 다음 열처리하여 에미터-베이스 접합을 형성한다.The emitter polycrystalline silicon is etched using the photoresist as a mask and then heat treated to form the emitter-base junction.
절연막(14)을 적층한 후 에미터 다결정 규소 박막의 측면에 측면 절연막(14)을 형성하고 노출된 베이스 박막 상에 비활성 베이스 형성용 이온주입을 한다.After the insulating film 14 is laminated, the side insulating film 14 is formed on the side of the emitter polycrystalline silicon thin film, and ion implantation for inert base formation is performed on the exposed base thin film.
그 후, 금속성 실리사이드 박막을 형성한다.Thereafter, a metallic silicide thin film is formed.
금속성 실리사이드 박막 위에 절연막을 채우기 위한 기계 화학적 연마(Chemical Mechanical Polishing, CMP) 공정과 접점 형성 및 금속배선공정으로 구성되어 있다.It consists of chemical mechanical polishing (CMP) process to fill the insulating film on the metal silicide thin film, contact formation and metal wiring process.
본 발명에서는 에미터와 베이스의 간격이 측면 절연막 두께에 의해 결정되므로 기존의 방법보다 소자면적이 적어 기생성분을 최소화할 수 있다.In the present invention, since the distance between the emitter and the base is determined by the thickness of the side insulating film, the device area is smaller than that of the conventional method, thereby minimizing parasitic components.
베이스 박막상에 적층된 에미터 다결정 규소 박막을 정의하고 베이스 전극을 형성하기 때문에 에미터 접점 형성시 생길 수 있는 활성영역의 손상을 방지할 수 있는 장점이 있다.Since the emitter polycrystalline silicon thin film laminated on the base thin film is defined and the base electrode is formed, there is an advantage of preventing damage to the active region that may occur when the emitter contact is formed.
뿐만 아니라, 컬렉터 박막 성장 전에 절연막으로 패턴이 형성된 웨이퍼 상에 선택적으로 컬렉터 박막을 성장시키기 때문에 컬렉터 싱커 형성을 위한 열처리 공정시 불순물의 측면 확산을 막을 수 있어 소자면적을 줄일 수 있는 장점이 있다.In addition, since the collector thin film is selectively grown on the wafer on which the pattern of the insulating film is formed before the growth of the collector thin film, the side area of impurities may be prevented during the heat treatment process for forming the collector sinker, thereby reducing the device area.
제3도는 본 발명에 따른 바이폴러 트랜지스터의 제조 공정별 단면도이다.3 is a cross-sectional view of each bipolar transistor manufacturing process according to the present invention.
제3도를 참조하여 본 발명에 따른 바이폴러 트랜지스터의 제조공정을 설명하면 다음과 같다.Referring to FIG. 3, a manufacturing process of a bipolar transistor according to the present invention will be described.
제3도의 (a)에서는 p형 규소기판(1) 상에 형성된 산화막(2)을 마스크로 하여 고농도로 n형 불순물을 첨가하고 고온에서 열처리하여 매몰층(3)을 형성한다.In FIG. 3A, the buried layer 3 is formed by adding an n-type impurity at high concentration and heat-processing at high temperature, using the oxide film 2 formed on the p-type silicon substrate 1 as a mask.
제3도의 (b)에서는 제3도의 (a)의 산화막(2)을 식각한 다음, 웨이퍼 전면에 산화막(4)을 도포하고 감광막(도시되지 않음)을 마스크로 하여 소자가 형성되는 활성영역(5)과 컬렉터 싱커(6) 형성 부분의 산화막을 식각한다.In FIG. 3B, the oxide film 2 of FIG. 3A is etched, and then the oxide film 4 is coated on the entire surface of the wafer, and the active region where the device is formed using the photoresist film (not shown) as a mask ( 5) and the oxide film of the collector sinker 6 forming portion are etched.
감광막을 제거하고 선택적 결정 성장법을 이용하여 활성영역과 컬렉터 싱커 부분에 규소박막을 성장한다.The photoresist is removed and a silicon thin film is grown on the active region and the collector sinker using selective crystal growth.
상기 공정에서 과성장된 규소 박막은 기계 화학적 연마로 제거한다.The silicon film overgrown in the process is removed by mechanical chemical polishing.
컬렉터 싱커 형성을 위해 감광막(7)으로 컬렉터 싱커 형성 부분을 정의하고 고농도로 n형 불순물을 이온주입한 다음 감광막을 제거하고 고온 열처리하여 불순물을 매몰층까지 확산시킨다.In order to form the collector sinker, the collector sinker forming part is defined by the photosensitive film 7, and the n-type impurity is ion-implanted at a high concentration.
제3도의 (c)에서는 소자격리가 완성된 기관의 전면에 완충용 규소 박막(8)과 p형 불순물이 첨가된 규소 게르마늄 박막(9)을 순차적으로 성장시킨다.In FIG. 3C, the silicon thin film 8 for buffer and the silicon germanium thin film 9 to which p-type impurities are added are sequentially grown on the entire surface of the engine where device isolation is completed.
그 다음, n형 불순물이 첨가된 에미터 다결정 규소 박막(10)과 질화막(11)을 순차적으로 적층하고 감광막(12)을 마스크로 하여 상기 질화막과 다결정 규소 박막을 순차적으로 건식식각하여 에미터 전극을 형성한다.Next, the emitter polycrystalline silicon thin film 10 and the nitride film 11 to which n-type impurities are added are sequentially stacked, and the nitride film and the polycrystalline silicon thin film are sequentially dry-etched using the photosensitive film 12 as a mask to emitter electrodes. To form.
건식식각을 완료한 후 에미터와 베이스 사이의 저항을 줄이기 위하여 p형 불순물을 이온주입한다.After the dry etching is completed, p-type impurities are implanted to reduce the resistance between the emitter and the base.
상기 규소 게르마늄 박막(9)는 규소 게르마늄/규소 박막이나 규소 박막으로 형성할 수 있고, 질화막(11)은 산화막/질화막으로 형성할 수 있다.The silicon germanium thin film 9 may be formed of a silicon germanium / silicon thin film or a silicon thin film, and the nitride film 11 may be formed of an oxide film / nitride film.
제3도의 (d)에서는 제3도의 (c)의 감광막(12)을 제거하고 다시 감광막(13)을 이용하여 베이스 전극형성 부분을 정의하고 베이스 전극 이외의 규소 게르마늄 박막(9) 및 규소 박막(8)을 건식식각한다.In FIG. 3D, the photoresist film 12 of FIG. 3C is removed, and the base electrode forming portion is defined again using the photoresist film 13, and the silicon germanium thin film 9 and the silicon thin film other than the base electrode ( Dry etch 8).
제3도의 (e)에서는 제3도의 (d)의 감광막(13)을 제거한 후 저온에서 산화막(14)을 적층하고 열처리하여 에미터 다결정 규소 박막에 기주입된 n형 불순물을 확산시켜 에미터(15)을 형성한다.In FIG. 3E, after removing the photosensitive film 13 of FIG. 3D, the oxide film 14 is laminated and heat treated at low temperature to diffuse the n-type impurities pre-injected into the emitter polycrystalline silicon thin film. 15).
그 후, 에미터 다결정 규소 박막의 측면 산화막 및 베이스 전극 형성을 위해 감광막(16)으로 활성영역 부분이 노출되도록 정의한다.Then, the active region portion is defined to be exposed to the photosensitive film 16 to form the side oxide film and the base electrode of the emitter polycrystalline silicon thin film.
제3도의 (e)에서 산화막(14)의 두께는 에미터 다결정 실리콘(10)의 두께와 질화막(11)의 두께의 합이 되도록 선택한다.In FIG. 3E, the thickness of the oxide film 14 is selected to be the sum of the thickness of the emitter polycrystalline silicon 10 and the thickness of the nitride film 11.
제3도의 (f)에서는 감광막(16)을 마스크로 산화막(14)을 건식식각하여 에미터 다결정 규소 박막의 측면에 측면 산화막(17)을 형성함과 동시에 베이스 전극 부분의 규소 게르마늄 박막이 노출되도록 한다.In FIG. 3 (f), the oxide film 14 is dry-etched using the photosensitive film 16 as a mask to form the side oxide film 17 on the side of the emitter polycrystalline silicon thin film and to expose the silicon germanium thin film of the base electrode portion. do.
노출된 베이스 전극부분(18)에 베이스 음성접촉 및 베이스 저항 감소를 위해 p형 불순물을 이온주입한다.P-type impurities are implanted into the exposed base electrode portion 18 to reduce base negative contact and base resistance.
제3도의 (g)에서는 노출된 베이스 전극 부분에 티나늄 실리사이드(TiSi2) 박막(19)을 선택적으로 형성한 다음 산화막(20)을 적층한다.In (g) of FIG. 3, a titanium silicide (TiSi 2) thin film 19 is selectively formed on the exposed base electrode part, and then an oxide film 20 is laminated.
제3도의 (h)에서는 에미터 다결정 실리콘 위의 질화막(11)이 노출될 때까지 기계 화학적 연마로 산화막(20)을 연마하여 베이스 전극상의 산화막(21)만 남긴다.In FIG. 3 (h), the oxide film 20 is polished by mechanical chemical polishing until the nitride film 11 on the emitter polycrystalline silicon is exposed, leaving only the oxide film 21 on the base electrode.
제3도의 (i)는 제3도의 (h)의 질화막(11)을 선택적으로 식각하여 에미터 다결정 실리콘을 노출시킨 단면도이다.FIG. 3 (i) is a cross-sectional view of the nitride film 11 of FIG. 3h by selectively etching to expose the emitter polycrystalline silicon.
제3도의 (j)에서는 접점 형성을 위해 감광막(22)을 마스크로 하여 베이스 접점(23)과 컬렉터 접점(24)을 정의하고 산화막을 식각하여 접점을 형성한다.In FIG. 3 (j), the base contact 23 and the collector contact 24 are defined using the photosensitive film 22 as a mask to form the contact, and the oxide film is etched to form the contact.
이때, 에미터 접점은 제3도의 (i)에서 질화막 제거와 동시에 형성되므로 제3도의 (j)에서는 필요하지 않다.At this time, since the emitter contact is formed at the same time as the nitride film is removed in (i) of FIG. 3, it is not necessary in (j) of FIG.
제3도의 (k)는 제3도의 (j)의 감광막(22)을 제거하고 금속배선공정을 완료한 단면도이다.(K) of FIG. 3 is a cross-sectional view of the photosensitive film 22 of FIG. 3 (j) removed and the metallization process completed.
본 발명은 컴퓨터나 통신기기등 차세대 고속 정보처리 시스템에 사용가능한 고속 바이폴러 트랜지스터의 제조방법에 관한 것으로, 결정성장법으로 베이스 박막을 성장하여 고농도의 얇은 베이스를 형성하고 에미터 다결정 규소 박막을 정의한 후 베이스를 자기정렬방법으로 형성함으로써 종래의 방법을 개선하고자 하였다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high speed bipolar transistor that can be used in a next generation high speed information processing system such as a computer or a communication device. After that, the base was formed by a self-aligning method to improve the conventional method.
이와 같은 이온주입에 의한 얇은 베이스 형성의 한계를 극복하기 위해 최근에는 이온주입 방법 대신 결정성장 방법으로 얇은 베이스를 형성시키고 있다.In order to overcome the limitation of the thin base formed by ion implantation, a thin base has been recently formed by the crystal growth method instead of the ion implantation method.
또한, 규소(Si)박막을 이용한 동종접합 소자의 한계를 극복하기 위하여 규소에 소량의 게르마늄(Ge)을 첨가한 규소 게르마늄(SiGe)을 베이스로 이용하게 되었다.In addition, in order to overcome the limitations of homogeneous devices using silicon (Si) thin films, silicon germanium (SiGe) in which a small amount of germanium (Ge) is added to silicon is used as a base.
그러므로, 상술한 바와 같은 본 발명은 규소 게르마늄을 베이스로 사용하여 에미터(Emitter)와 베이스의 에너지 띠의 차이(energy bandgap)에 의해 전위장벽이 형성되어 에미터에서 베이스로의 반송자(carrier)의 주입은 증가되는 반면, 베이스에서 에미터로의 반송자의 주입은 차단되어 결과적으로 전류이득이 증가되는 데에 그 효과가 있다.Therefore, in the present invention as described above, the potential barrier is formed by the energy bandgap between the emitter and the base using silicon germanium as a base, and thus the carrier from the emitter to the base. While the injection of is increased, the injection of the carrier from the base to the emitter is blocked, which is effective in increasing the current gain.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050530A KR0161200B1 (en) | 1995-12-15 | 1995-12-15 | Method for fabricating bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050530A KR0161200B1 (en) | 1995-12-15 | 1995-12-15 | Method for fabricating bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053000A KR970053000A (en) | 1997-07-29 |
| KR0161200B1 true KR0161200B1 (en) | 1999-02-01 |
Family
ID=19440497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050530A KR0161200B1 (en) | 1995-12-15 | 1995-12-15 | Method for fabricating bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161200B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296707B1 (en) * | 1997-09-23 | 2001-08-07 | 오길록 | Bipolar transistor and method for fabricating the same |
-
1995
- 1995-12-15 KR KR1019950050530A patent/KR0161200B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053000A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09504411A (en) | Self-aligned CMOS process | |
| KR100554465B1 (en) | SiGe BiCMOS DEVICE ON SOI SUBSTRATE AND METHOD OF FABRICATING THE SAME | |
| EP0314600B1 (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5328860A (en) | Method of manufacturing a semiconductor device | |
| JP2587444B2 (en) | Bipolar transistor using CMOS technology and method of manufacturing the same | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| JPH065706B2 (en) | Method for manufacturing BiCMOS device | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US5994196A (en) | Methods of forming bipolar junction transistors using simultaneous base and emitter diffusion techniques | |
| US6228766B1 (en) | Process for fabricating semiconductor device without separation between silicide layer and insulating layer | |
| KR0161200B1 (en) | Method for fabricating bipolar transistor | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| KR0172509B1 (en) | Method of fabricating lateral bipolar transistor | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| US20080230809A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2633559B2 (en) | Method for manufacturing bipolar CMOS semiconductor device | |
| KR940010517B1 (en) | Highspeed bipolar transistor manufacturing method using unit poly-silicon | |
| US7268376B2 (en) | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same | |
| KR100400078B1 (en) | Method for manufacturing of hetero junction bipolar transistor | |
| KR100275537B1 (en) | Method for fabricating bipolar transistor using over-growth of collector epitaxial layer | |
| KR0163739B1 (en) | Method for fabricating self-aligned bipolar transistor | |
| KR0137580B1 (en) | Pabrication method of self aligned bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |