KR0159654B1 - 고정길이부호를 디코딩하는 장치 - Google Patents
고정길이부호를 디코딩하는 장치 Download PDFInfo
- Publication number
- KR0159654B1 KR0159654B1 KR1019950028097A KR19950028097A KR0159654B1 KR 0159654 B1 KR0159654 B1 KR 0159654B1 KR 1019950028097 A KR1019950028097 A KR 1019950028097A KR 19950028097 A KR19950028097 A KR 19950028097A KR 0159654 B1 KR0159654 B1 KR 0159654B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- control unit
- pointer
- code
- latch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 부호화된 고정길이부호를 역 부호화할 수 있는 고정길이부호를 디코딩하는 장치에 관한 것으로서, 부호화되어 전송되는 데이타 스트림을 인가받아 일시적으로 저장했다가 출력하는 버퍼(12)의 출력을 래치시켰다가 출력하는 제2 래치(16)와, 제2 래치(16)의 출력을 래치시켰다가 출력하는 제1 래치(14)와, 디코딩된 데이타에 대한 정보를 인가받아 디코딩할 부호의 비트수 신호를 출력하는 제어부(24)와, 제어부(24)로부터 디코딩할 부호의 비트수 신호를 인가받아 디코딩할 부호의 길이를 결정하는 길이 결정부(26)와, 캐리 신호를 인가받아 데이타를 차례로 출력하는 포인터(30)와, 길이 결정부(26)의 출력과 포인터(30)의 출력을 가산해서 이에 따른 캐리를 포인터(30)에 인가한 가산기(28)와, 포인터(30)의 출력에 의해 제1, 제2 래치(14,16)의 출력을 맨 처음으로 쉬프트시키는 쉬프터(18)와, 쉬프터(18)의 출력을 인가받아 이중에서 길이 결정부(26)에서 결정한 비트수만큼 출력하는 출력 제어부(20)와, 출력 제어부(20)의 출력을 인가받아 디코딩된 데이타를 출력하며, 그 디코딩된 데이타에 대한 정보를 제어부(24)에 인가하는 출력부(22)를 포함하여 이루어져서, 부호화된 고정길이부호를 역 부호화한다.
Description
제1도는 본 발명에 따른 고정길이부호를 디코딩하는 장치의 일 실시예를 나타낸 블록도.
제2도는 제1도에 따른 각 부의 신호를 나타낸 파형도.
* 도면의 주요부분에 대한 부호의 설명
12 : 버퍼 14,16 : 제1,제2 래치
18 : 쉬프터 20 : 출력 제어부
22 : 출력부 24 : 제어부
26 : 길이 결정부 28 : 가산기
30 : 포인터
본 발명은 고정길이부호(Fixed Length Code)를 디코딩(Decoding)하는 장치에 관한 것으로서, 특히, 부호화된 고정길이부호를 역 부호화 할 수 있는 고정길이부호를 디코딩하는 장치에 관한 것이다.
이와 관련하여, 디지탈 정보 전송에 있어서, 고정된 길이로 정보를 전송하는 시스템으로는 디지탈 오디오 전송 시스템 등이 있다.
본 발명은 디지탈 정보 전송에 있어서, 이미 부호화되어 전송된 고정길이부호를 역 부호화할 수 있는 고정길이부호를 디코딩하는 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 데이타 스트림(Data Stream)을 인가받아 일시적으로 저장했다가 출력하는 버퍼(Buffer)와, 버퍼의 출력을 래치(Latch)하는 제2 래치와, 제2 래치의 출력을 래치하는 제1 래치와, 디코딩된 데이타에 대한 정보를 인가받아 디코딩할 부호의 비트수 신호를 출력하는 제어부와, 제어부로부터 디코딩할 부호의 비트수 신호를 인가받아 디코딩할 부호의 길이을 결정하는 길이 결정부와, 캐리(Carry) 신호를 인가받아 데이타를 출력하는 포인터(Pointer)와, 길이 결정부의 출력과 포인터의 출력을 가산해서 이에 따른 캐리를 포인터에 인가하는 가산기와, 포인터의 출력에 의해 제1, 제2 래치의 출력을 맨 처음으로 쉬프트(Shift)시키는 쉬프터와, 쉬프터의 출력을 인가받아 이중에서 길이 결정부에서 결정한 비트수 만큼 출력하는 출력 제어부와, 출력 제어부의 출력을 인가받아 디코딩된 데이타를 출력하며, 그 디코딩된 데이타에 대한 정보를 제어부에 인가하는 출력부를 포함하여 이루어지는 것을 특징으로 한다.
이하, 이와 같은 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제1도를 참도하면, 제1도는 본 발명에 따른 고정길이부호를 디코딩하는 장치의 일 실시예를 나타낸 블록도로서, 부호화되어 전송되는 데이타 스트림을 인가받아 일시적으로 저장했다가 출력하는 버퍼(12)와, 버퍼(12)의 출력을 래치시켰다가 출력하는 제2 래치(16)와, 제2 래치(16)의 출력을 래치시켰다가 출력하는 제1 래치(14)와, 디코딩된 데이타에 대한 정보를 인가받아 디코딩할 부호의 비트수 신호를 출력하는 제어부(24)와, 제어부(24)로부터 디코딩할 부호의 비트수 신호를 인가받아 디코딩할 부호의 길이를 결정하는 결정부(26)와, 캐리 신호를 인가받아 데이타를 차례로 출력하는 포인터(30)와, 길이 결정부(26)의 출력과 포인터(30)의 출력을 가산해서 이에 따른 캐리를 포인터(30)에 인가하는 가산기(28)와, 포인터(30)의 출력에 의해 제1, 제2 래치(14,16)의 출력을 맨 처음으로 쉬프트시키는 쉬프터(18)와, 쉬프터(18)의 출력을 인가받아 이중에서 길이 결정부(26)에서 결정한 비트수만큼 출력하는 출력 제어부(20)와, 출력 제어부(20)의 출력을 인가받아 디코딩된 데이타를 출력하며, 그 디코딩된 데이타에 대한 정보를 제어부(24)에 인가하는 출력부(22)를 포함하여 이루어진다.
이와 같이 이루어지는 본 발명을 제2도를 참조하며 보면 다음과 같다.
제2도는 제1도에 따른 각 부의 신호를 나타낸 파형도이다.
먼저, 버퍼(12)는 외부로부터 부호화되어 데이타 스트림을 인가받아 일시적으로 저장했다가 출력 즉, 버퍼(12)가 FIFO(First -In First -Out)로 이루질 경우, 그 데이타 스트림을 선입선출해서 제2도(b)와 같은 신호를 출력한다.
다음, 제2 래치(16)는 제2도(a)와 같은 클럭 신호에 따라 버퍼(12)의 출력을 래치시켰다가 제2도(c)와 같은 신호를 쉬프터(18)로 출력시키며, 제1 래치(14)는 제2도(a)와 같은 클럭 신호에 따라 제2 래치(16)의 출력을 인가받아 래치시켰다가 제2도(d)와 같은 신호를 쉬프터(18)로 출력시킨다.
그리고 제어부(24)는 디코딩된 데이타에 대한 정보를 인가받아 디코딩할 부호의 비트수를 의미하는 신호를 출력하며, 길이 결정부(26)는 제어부(24)로부터 디코딩할 부호의 비트수 신호를 인가받아 디코딩할 부호의 길이를 결정해서 제 2도(g)와 같은 신호를 출력한다.
또한, 포인터(30)는 가산기(28)에서 제공되는 캐리 신호를 인가받아 데이타를 차례로 출력 즉, 제2도(h)와 같은 신호를 출력하며, 가산기(28)는 길이 결정부(26)의 출력과 포인터(30)의 출력을 가산해서 이에 따른 캐리 즉, 제2도(i)와 같은 신호를 포인터(30)에 인가한다.
다음, 쉬프터(18)는 포인터(30)의 출력에 의해 제1, 제2 래치(14,16)의 출력을 맨 처음으로 쉬프트시켜서 제2도(e)와 같은 신호를 출력한다.
이때, 오른쪽의 모자른 부분은 0으로 채운다.
그리고 출력 제어부(20)는 쉬프터(18)의 출력을 인가받아 이중에서 길이 결정부(26)에서 결정한 비트수만큼 출력 즉, 제 2도(f)와 같은 신호를 출력한다.
또한, 출력부(22)는 출력 제어부(20)의 출력을 인가받아 입력에 대해서 제2도(j)와 같은 디코딩된 값을 출력하며, 제어부(24)에 디코딩된 데이타에 대한 정보를 인가한다.
예를 들어, 버퍼(12)에 저장된 데이타가 1111 1111 1011 0111 0001 0011 . . . 이라고 할 때, 먼저 8비트의 1111 1111을 찾고 다음에 4비트, 5비트, 2비트를 역 부호화한다고 하면, 우선, 제2 래치(16)에 8비트의 데이타 즉, 1111 1111이 저장된다.
그리고 다음 클럭에서는 제2 래치(16)의 데이타가 제1 래치(14)로 전이되고 제2 래치(16)에는 새로운 데이타 1011 0111이 전이 된다.
또한, 제1 래치(14)와 제2 래치(16)의 출력 1111 1111 1011 0111이 쉬프터(18)의 입력이 되고 이때, 포인터(30)의 출력값은 초기상태이므로 0이 출력된다.
그러므로 쉬프터(18)의 출력은 입력이 그대로 제2도(e)와 같이 출력되며, 출력 제어부(20)의 입력은 쉬프터(18)의 출력 1111 1111 1011 0111과 길이 결정부(26)의 출력값 8에 의해서 최상위 비트로부터 8개의 비트 1111 1111를 출력하게 된다.
즉, 출력값은 0000 0000 1111 1111이 된다.
최종적으로 출력부(22)에서는 출력 제어부(20)의 출력 중에서 길이 결정부(26)의 값만큼의 비트수를 출력 즉, 8이므로 1111 1111이 출력된다.
이와 같은 과정은 초기 8비트를 디코딩하는 과정을 설명한 것이고 이어, 4비트를 디코딩할 때의 동작은 다음과 같다.
우선, 제어부(24)에서 길이 결정부(26)로 4를 출력하며, 길이 결정부(26)의 값은 가산기(28)에 가해져서 포인터(30)의 값 8과 가산한다.
즉, 4 + 8 = 4(나머지 연산이므로 MOD 8)이때, 캐리가 발생하며, 발생된 캐리는 제1 래치(14)와 제2 래치(16)에 입력되어 각각 새로운 값으로 변화된다.
즉, 제1 래치(14)는 제2 래치(16)의 출력값 1011 0111으로 바뀌고, 제2 래치(16)는 버퍼(12)의 출력값 0001 0011으로 바뀐다.
이때, 쉬프터(18)의 입력은 제1, 제2 래치(14,16)의 출력값 1011 0111 0001 0011으로 되고, 포인터(30)의 출력값 4에 의해서 출력은 1011 0111 0001 0011으로 된다.
출력 제어부(20)에서는 쉬프터(18)의 출력과 길이 결정부(26)의 값 4에 의해서 출력 0000 1011이 된다.
즉, 최종적으로 출력부(22)에서는 1011이 디코딩됨을 알 수 있다.
이와 같은 방법으로 계속적으로 고정 길이가 제어부(24)에서의 조절에 의해 디코딩된다.
이는, 시스템마다 다를 수 있고, 적용하기에 따라서 변할수 있는 겻이다.
이와 같은 방법으로 계속적인 고정길이 역 부호 작업이 이루어진다.
이상에서 설명한 바와 같이 본 발명은 디지탈 정보 전송에 있어서, 이미 부호화되어 전송된 고정길이부호를 역 부호화할수 있는 것이다.
Claims (1)
- 부호화되어 전송되는 데이타 스트림을 인가받아 일시적으로 저장했다가 출력하는 버퍼(12)와; 상기 버퍼(12)의 출력을 래치시켰다가 출력하는 제2 래치(16)와; 상기 제2 래치(16)의 출력을 래치시켰다가 출력하는 제1 래치(14)와; 디코딩된 데이타에 대한 정보를 인가받아 디코딩할 부호의 비트수 신호를 출력하는 제어부(24)와; 상기 제어부(24)로부터 디코딩할 부호의 비트수 신호를 인가 받아 디코딩할 부호의 길이를 결정부(26)와; 캐리 신호를 인가받아 데이타를 차례로 출력하는 포인터(30)와; 상기 길이 결정부(26)의 출력과 상기 포인터(30)의 출력을 가산해서 이에 따른 캐리를 상기 포인터(30)에 인가하는 가산기(28)와; 상기 포인터(30)의 출력에 의해서 상기 제1, 제2 패치(14, 16)의 출력을 맨 처음으로 쉬프트시키는 쉬프터(18)와; 상기 쉬프터(18)의 출력을 인가받아 이중에서 상기 길이 결정부(26)에서 결정한 비트수만큼 출력하는 출력 제어부(20)와; 상기 출력 제어부(20)의 출력을 인가받아 디코딩된 데이타를 출력하며, 그 디코딩된 데이타에 대한 정보를 상기 제어부(24)에 인가하는 출력부(22)를 포함하여 이루어지는 고정길이부호를 디코딩하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028097A KR0159654B1 (ko) | 1995-08-31 | 1995-08-31 | 고정길이부호를 디코딩하는 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028097A KR0159654B1 (ko) | 1995-08-31 | 1995-08-31 | 고정길이부호를 디코딩하는 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013793A KR970013793A (ko) | 1997-03-29 |
| KR0159654B1 true KR0159654B1 (ko) | 1999-03-20 |
Family
ID=19425513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028097A KR0159654B1 (ko) | 1995-08-31 | 1995-08-31 | 고정길이부호를 디코딩하는 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159654B1 (ko) |
-
1995
- 1995-08-31 KR KR1019950028097A patent/KR0159654B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970013793A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0443255B1 (en) | Method and apparatus for carrying-over control in arithmetic entropy coding | |
| US4989000A (en) | Data string compression using arithmetic encoding with simplified probability subinterval estimation | |
| US6215424B1 (en) | System for variable length codeword processing suitable for video and other applications | |
| US4922510A (en) | Method and means for variable length coding | |
| JPH088755A (ja) | 高速可変長復号化装置 | |
| KR960028554A (ko) | 여러종류의 부호신호를 복호하는 복호장치 | |
| KR0178201B1 (ko) | 가변 길이 복호화 장치 | |
| KR970068648A (ko) | 가변 길이 해독기 및 클럭 사이클마다 2개의 코드를 해독하는 방법(Variable length decoder and method for decoding two codes per clock cysle) | |
| US5309156A (en) | Variable-length code decoding device | |
| KR960003452B1 (ko) | 가변길이부호 복호장치 | |
| KR0159654B1 (ko) | 고정길이부호를 디코딩하는 장치 | |
| JP3389391B2 (ja) | 可変長コードの符号化及び分割装置 | |
| JP2638424B2 (ja) | 可変長復号化装置 | |
| KR100260816B1 (ko) | 고속 전송 시스템의 부호화/복호화 장치 및 방법 | |
| EP0499225B1 (en) | Variable-length code decoding device | |
| KR100312226B1 (ko) | 롬 테이블을 이용한 컨벌루션 인코더 | |
| JP2561854B2 (ja) | 符号化装置 | |
| KR970003803B1 (ko) | 디지탈 압축 영상신호의 씨비피 처리 회로 | |
| KR0125126B1 (ko) | 고속 가변길이부호 복호화 장치 | |
| JPH11205154A (ja) | 可変長コードの整列化装置 | |
| KR100476389B1 (ko) | 영상신호의이진데이터부호화방법 | |
| KR960011111B1 (ko) | 디지탈 영상신호의 복호화장치에 있어서의 가변길이 복호화기 | |
| KR960005200B1 (ko) | 가변장 복호화기(Variable Length Decoder) | |
| KR0134453B1 (ko) | 런길이 복호기에서의 레벨 처리회로 | |
| KR950010428B1 (ko) | 길쌈 부호화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110801 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |