KR0155063B1

KR0155063B1 - 방전기기용 전원장치

Info

Publication number: KR0155063B1
Application number: KR1019950029554A
Authority: KR
Inventors: 하지메 오가와; 고지 아카마쓰; 아쓰시 다네다; 사토시 스스기
Original assignee: 야마우치 아쓰시; 미쓰비시덴끼 엔지니어링 가부시키가이샤; 기타오카 다카시; 미쓰비시덴키 가부시키가이샤
Priority date: 1994-09-09
Filing date: 1995-09-11
Publication date: 1999-01-15
Also published as: DE19533318C2; DE19533318A1; CH693942A5; JP3307526B2; JPH08174338A; US5801352A; KR960010146A

Abstract

전류상승시 오버슈팅을 제거하며, 연산증폭회로 및 전류제어부가 포화됨을 방지하여 전극소모특성을 개선하므로, 방전대기시 연산증폭회로의 출력전압을 클램프함으로써 가공전류상승시 오버슈팅을 제거하는 방전가공기기용 전원장치이다.

출력전압이 전원전압보다 높은 상태에서 출력을 복수의 저항기 및 다이모드에 의해 클램프한다(출력 클램프레벨은 저항기에 의해 설정된다).

즉 연산증폭회로의 저항기를 통하여 반전증폭(피드백)시에 피드백의 일정상태가 다이오드에 의해 유지된다.

Description

방전기기용 전원장치

제1도는 실시예 1에 의한 방전기기용 전원장치의 구성을 나타내는 설명도.

제2도는 실시예 1에 의한 방전기기용 전원장치의 구성을 나타내는 동작설명도.

제3도는 실시예 2에 의한 방전기기용 전원장치의 구성을 나타내는 설명도.

제4도는 실시예 2에 의한 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제5도는 게이트전압 드레인 전류특성을 나타내는 그래프.

제6도는 실시예 3에 의한 방전기기용 전원장치의 구성을 나타내는 설명도.

제7도는 실시예 3에 의한 방전기기용 전원장치의 동작을 나타내는 설명도.

제8도는 실시예 4에 의한 방전기기용 전원장치의 구성을 나타내는 설명도.

제9도는 실시예 4에 의한 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제10도는 실시예 5에 의한 방전기기용 전원장치의 구성을 나타내는 설명도.

제11도는 실시예 5에 의한 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제12도는 실시예 5에 의한 방전기기용 전원장치의 동작을 나타내는 동작 설명도.

제13도는 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제14도는 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제15도는 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제16도는 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제17도는 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제18도는 종전의 방전기기용 전원장치의 구성을 나타내는 설명도.

제19도는 종전의 방전기기용 전원장치의 동작을 나타내는 동작설명도.

제20도는 종전의 방전기기용 전원장치의 동작을 나타내는 동작설명도.

* 도면의 주요부분에 대한 부호의 설명

18a∼18c : 저항기 19,27,32 : 스위치

20 : 방전검출회로 100 : 직류전원

101 : FET 102 : 전류검출기

104 : 전극 105a : 가공갭

106 : 피가공물 114 : 전류지령부

117 : 연산증폭기 205∼207 : 저항기

208 : 전압원 209 : 다이오드

210 : 연산증폭기

이 발명은 가공액 중에 설치된 전극과 피가공물에 가공 전력을 공급하는 방전기기용 전원장치에 관한 것으로, 특히 전류상승의 오버슈트를 없애고, 전극소모특성을 향상시키는 방전기기용 전원장치에 관한 것이다.

종래의 방전기기용 전원장치로서 제18도에 표시하는 구성의 것이 있다. 이 종래기술은 가공전류의 검출치와 전류지령부로부터의 지령치의 차를 증폭해서 그 증폭된 신호에 따라 전류제어소자의 작동저항을 제어하는 동시에, 이 전류제어소자의 제어입력측에는 방전지령부로 부터의 신호에 따라 온/오프되는 스위치를 구비하고, 스위치가 오프될 때 전류제어소자를 고속으로 차단함으로써 방전가공용 전력이 얻어지는 것이다. 또, 제18도에 표시한 종래의 방전기기용 전원장치를 상세하게 설명한다.

제18도에서 있어서, 100은 전원, 101은 전류제어소자, 102는 전류검출기, 103은 저항, 104는 전극, 106은 피가공물이다. 또 105a는 가공간극이고, 간극(104)과 피가공물(106)사이에는 가공액이 가득차있고, 방전가능한 미소간극을 구성하고 있으며, 이 간극에서 발생하는 방전현상에 의해 피가공물(106)에 대해 방전가공을 실행하는 것이다.

또, 상기 전원(100), 전류제어소자(101), 전류검출기(102), 저항(103), 전극(104), 피가공물(106)은 각각 직렬로 접속되어있다. 또 107은 정전압원이고, 이것에 의해 일정한 전압을 유지한다.

이 정전압원(107)과 다이오드(108)를 직렬로 접속하여 전류제어소자(101)의 소스(109)와, 접원(100)과 피가공물(106)에 접속하고 있는 점(111)사이에 접속한다.

또 도면에서 112는 방전지령부이고, 이 방전지령부(11)로부터의 신호에 의해 스위치(113)은 전류제어소자(101)의 게이트(119)와 소스(109)사이를 개폐저어한다.

즉 전류제어소자(101)를 제어가능상태와 차단상태로 전환하는 것이다. 114는 전류지령부이고, 이 전류지령부(114)로부터의 지령치(115)와 전류검출기(102)에 의해 검출된 검출치(116)와의 차이를 증폭기(117)에서 증폭하고, 저항(118)을 통해서 전류제어소자(101)의 게이트(119)에 접속하고, 스위치(113)가 오프되는 기간 전류제어소자(101)의 동작저항을 제어하여 가공전류가 흘렀을 때 상기 가공전류가 전류지령치의 지령치로 되도록 제어하는 것이다.

다음에, 상기 회로의 동작을 제19도를 사용해서 상세히 설명한다. 또 제19도에서 가공전류파형으로서 전류의 상승부가 제19도(b)에 표시하는 바와같이 슬로프상태의 경우에 대해 설명한다.

제19도(a)는 방전지령부(112)의 지령치이고, (120)에서 방전 온, (121)에서 방전 오프의 지령을 각각 출력한다. 그에따라서 제19도(c)에 표시하는 스위치(113)의 동작은, (120)에서 오프(121)에서 온이된다.

또, 제19도(b)는 전류지령부(114)로부터의 지령치(115)이고, 이때 방전이 발생할 때까지 예를 들면(122)에서는 3 암페어의 지령치이며 잠시 후 (123)과 같이 지령치를 증가시키고, (124)에서의 10 암페어의 가공전류의 지령치로 하는 파형을 출력한다.

이 파형은 임의의 파형이 지령될 수 있으므로 방전가공처리에 가장 적합한 파형을 만들수가 있다. 방전지령(120)에서 온으로 설정되면 스위치(113)은 오프로 되고, 제19도(d)에 표시하는 증폭기(117)로부터의 출력이 가공전류가 흐르지 않는 상태이므로, 높은 상태로 되어있고, 저항(118)을 통해서 전류제어소자(101)의 게이트(119)를 제19도(e)에 표시한 바와 같이 구동하여 전류제어소자(101)의 동작저항을 낮춘다. 이 상태에서 가공전류는 아직 흐르지 않는다.

또, (125)에서 가공전극(105a)에 방전이 발생하면, 저항(103)과 전류제어소자(101)의 동작저항에 의해 결정되는 가공전류가 제19도(g)에 표시하는 바와 같이 흘러, 극간의 전압은 그때까지는 제1의 전원(100)의 전압(127)이던 것이 방전전압 즉 제1도(f)에 표시하는 (126)으로 된다.

또 가공전류는 제19도(g)에 표시하는 바와 같이 전류지령차(115)에 따라 변화한다. (121)에서 방전지령이 오프로 되면 스위치(113)는 온되고, 전류제어소자(101)는 차단된다. 따라서 배선이나 저항(103) 등에 포함되는 인턱턴스에 의해 소스(109)의 전압에는 -의 고전압이 발생하나 다이오드(108)가 도통한 정전압원(107)의 전압을 제19도(h)의 (128)에 표시하는 바와 같이 제한한다. 이 결과, 가공전류가 제19도(g)(129)에 표시하는 바와 같이 급격히 감소한다.

기타 이 발명에 관련되는 참고기술문헌으로 일본국특개소 63-123614호 공보에 개시되어 있는 「방전가공방법」, 일본국 특개평 3-228520호 공보에 개시되어 있는 「방전가공용 전원의 제어방법」, 일본국 특개평 1-210219호 공보에 개시되어 있는 「방전가공 전류제어회로」, 일본국 특개소 63-68316호 공보에 개시되어 있는 「방전가공기」가 있다.

상기 종래기술은 이상과 같이 구성되어 있으므로, 아래에 표시하는 것과 같은 문제점이 있었다. 방전대기시간, 즉 방전지령치가 (120)에서 방전 온하고, (125)에서 방전이 발생할 때까지의 사이에는 가공전류는 흐르지 않으며, 전류피드백 제어의 피드백이 끊어진 상태이고, 증폭기(117)로부터의 출력은 제19도(d)의 (130)에 표시한 바와 같이 포함상태의 최대전압을 출력하고 있으며, 이 전압에 의해 제어되는 전류제어소자(101)도 포화상태가 되어 그 동작저항은 0으로 된다.

또, (125)에서 방전이 발생하면, 가공전류가 흘러 피드백이 개시되므로 전류 피드백 제어는 가공전류가 지령전류치로 되도록 제어한다. 피드백루프가 끊어진 상태에서는 연산증폭기(117)는 포화상태의 최대전압을 출력하고 있어 이 때문에 전류제어소자(101)도 포화상태에 있다. (125)의 방전검출과 동시에 전류피드백신호가 복귀하나 연산증폭기(117), 전류제어소자(101)가 포화상태로부터 통상의 제어상태인 비포화상태로 복귀할 때까지는 제19도(d)의 (133)에 표시하는 시간을 요하고, 연산증폭기(117)로부터의 출력인 제19도(d)는 소망의 파형(135)(점선)에 대해 (134)(실선)으로 표시한 것과 같은 지연된 파형이 된다.

이 때문에 전류의 상승파형은 제19도(g)의 (132)(실선)에 표시한 바와 같이 크게 오버슈트해 소망의 슬로프 전류파형도인 19(g)(131)(점선)과는 크게 다른 파형이 된다.

제20도는 가공전류가 구형파인 경우에 대해 설명한 것이다.

제19도에 표시한 것과 같은 번호는 같은 신호를 나타낸다. 제20도(j)의 전류지령치는 (136)에 표시한 바와 같이 구형이다. 슬로프전류의 경우와 같이 포화상태로부터의 통상의 제어상태인 비포화상태로 복귀할 때까지 제20도(1)의 (137)에 표시한 시간을 요하고, 증폭기(117)로부터의 출력인 제20도(1)는 소망의 파형(139)에 대해 (138)에 표시한 바와 같이 지연된 파형이 된다.

이 때문에, 전류의 상승파형은, 제20도(0)의 (140)에 표시한 바와 같이 크게 오버슈트해서 소망의 구형 전류파인 제20도(O)(141)와는 크게 다른 파형이 된다. 즉 상기한 전류상승의 오버슈트는 방전가공처리에서의 전극소모특성을 악화시킨다는 문제점이 있었다.

이 발명은, 상기한 점을 고려해서 하게 된 것으로 방전대기시간 중의 연산증폭기의 출력전압을 크램프함으로써 연산증폭기 및 전류제한소자의 포화상태를 회피하고 방전발생시에 출현하는 가공전류상승의 오버슈트를 없게하여, 전극소모 특성이 좋은 방전기기용 전원장치를 얻는 것을 목적으로 한다.

상기한 목적을 달성하기 위해 이 발명에 의한 방전기기용 전원장치에서는 가공간극에 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와 상기 전류검출부에 의해 검출된 출력전류치와의 차분을 증폭해서 상기 증폭회로를 구동하는 연산수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원 사이에 직렬로 접속되어, 상기 증폭회로의 능동영역을 크램프하는 크램프수단을 구비한 것이다.

또 다음 발명에 관한 방전기기용 전원장치에서는 상기 크램프수단에 의한 크램프레벨을 전환하는 크램프레벨 전환수단을 더 구비한 것이다.

또 다음의 발명에 관한 방전기기용 전원장치에서는 가공간극을 통한 가공전극과 피가공물에 대해 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전가공수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단으로부터 출력된 전류지령치와, 상기 전류검출부에 의해 검출된 출력전류치의 차이분을 증폭해서 상기 증폭회로를 구동하는 연산증폭수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원 사이엔 직렬로 접속되는 복수의 저항기와, 상기 저항기와 상기 연산증폭수단의 입력단자사이에 접속되는 정류수단을 구비하는 것이다.

따라서, 복수의 저항기와, 다이오드에 의해 출력전압이 -의 전원전압보다 높은 상태로 크램프(이 출력 크램프레벨은 저항기에 의해 설정된다)되어, 그 이상은 내려가지 않는단. 즉 방전대기상태에서는 연산증폭기의 저항기에 의한 방반증폭(피드백)이 시행될 때 다이오드에 의해 피드백의 정상상태가 유지된다.

또 다음 발명에 관한 방전기기용 전원장치에 있어서는 상기 저항기가 각각 다른 저항치를 가지고 있으며, 전류지령수단으로부터의 출력에 따라 상기 저항기를 전환하는 저항기 전환수단을 더 구비한 것이다.

또 다음 발명에 관한 방전기기용 전원장치에 있어서는 상기 저항기가 가변저항기이고, 상기 전류지령수단으로 부터의 출력에 따라 그 저항치를 가변케 하는 것이다.

따라서, 복수의 저항기(가변저항기)을 사용해서 크램프전압을 전환함으로써 방전대기 중에 연산증폭기를 능동영역에 설정할 수 있는데 대하여 보다 고속으로 FET의 게이트전압이 시프트하므로 오버슈트가 보다 적은 전류파형을 얻을 수가 있다.

또, 다음 발명에 관한 방전기기용 전원장치에서는, 가공간극을 통한 가공전극과 피가공물에 대해 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전가공수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와, 상기 전류검출부에 의해 검출된 출력전류치의 차이분을 증폭해서 상기 증폭회로를 구동하는 제1의 연산증폭수단과, 상기 전류지령수단에서 출력된 전류지령신호를 정수배하는 제2의 연산증폭수단과, 상기 제1의 연산증폭수단의 출력단자와 제2의 연산증폭수단의 출력단자에 접속되는 정류수단을 구비하는 것이다.

따라서, 크램프레벨을 전류파형의 형상에 대응시킨 크램프패턴으로 구성함으로써 복잡한 전류파형에 대해서도 오버슈트를 작게 하는 것이다. 즉 전류지령부로부터의 출력을 2개로 분할하고 FET를 구동하는 연산증폭기와 함께 제2의 연산증폭기에 출력한다. 제2의 연산증폭기의 네가티브리턴(nagative return)게인은 제1의 연산증폭기의 게인보다도 약간 높게 설정함으로써 소정의 크램프패턴을 발생시킨다.

이 크램프패턴은 전류지령치에 따라 적성되어 있기 때문에 전류피크치의 변경에 대응할 수 있을뿐 아니라, 구형이외의 복잡한 형상을 갖는 전류파형의 지령치에 대해서도 FET의 게이트전압을 최적상태로 유지할 수 있어 극히 정밀도가 좋은 전류파형을 만든다.

또 다음 발명에 관한 방전기기용 전원장치에서는 가공간극을 통한 가공전극과 피가공물에 대해 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전가공수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와, 상기 전류검출부에 의해 검출된 출력전류치의 차이분을 증폭해서 상기 증폭회로를 구동하는 연산증폭수단과, 상기 가공간극의 방전을 검출하는 방전검출수단과, 상기 전류검출부와 상기 연산증폭수단사이에 접속되고 상기 방전검출수단으로부터의 출력신호에 따라 상기 전류검출부로 부터의 출력전류치를 전환하는 출력전류 전환수단을 구비한 것이다.

따라서 방전이 발생할 때까지의 대기시간 중은 전류피드백 제어루프를 절단함으로써 연산증폭기 및 FET가 포화상태가 되는 것을 회피한다. 즉 전류검출기로부터의 전류검출신호, 즉 전류피드백 루프를 ON/OFF하기 위한 전환기를 설치하고 이 전환기는 방전검출회로로부터의 지령에 의해 피드백신호를 전환한다.

또 다음 발명에 관한 방전기기용 전원장치에 있어서는 가공간극을 통한 가공전극과 피가공물에 대해 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전가공수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와 상기 전류검출부에 의해 검출된 출력전류치와의 차이분을 증폭해서 상기 증폭회로를 구동하는 연산증폭수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원사이에 직렬로 접속된 복수의 저항기와, 상기 가공간극의 방전을 검출하는 방전검출수단과, 상기 저항기가 각각 다른 저항치를 갖고 있으며, 상기 방전검출수단으로부터의 출력에 따라 저항기를 전환하는 저항기 전환수단을 구비한 것이다.

따라서 대기시에 설정한 크램프레벨을 방전시에 해제하도록 해서 방전검출회로의 출력에 따라 전환기에 의해 크램프를 온/오프한다. 방전후에는 전류검출기로 부터의 출력이 얻어지고 전류피드백루프가 가능하기 때문에 크램프되어 있지 않아도 지령치대로의 출력전류파형을 얻을 수가 있다. 즉 방전대기시에서의 크램프레벨을 전류지령치에 대응해서 설정해 두고, 방전 후 방전검출기의 신호에 따라 크램프를 해제한다.

또 다음의 발명에 관한 방전기기용 전원장치에서는 상기 연산증폭수단이 반전증폭회로 또는 비반전 증폭회로에 의해 구성되어 있는 것이다. 따라서, 연산증폭기에 비반전 증폭회로를 사용한 경우, 전류지령치가 커져도 방전대기시의 출력전압레벨은 거기에 따라 크게되므로 최적 크램프전압에 가까운 상태를 유지할 수가 있다.

[실시예 1]

이하, 이 발명에 관한 방전기기용 전원장치의 실시예를 도면에 따라 설명한다. 우선 실시예 1에 대해 설명한다.

제1도는 실시예 1에 관한 구성을 표시하고, 제2도는 그 동작을 표시하고 있다. 제1도에서 가공회로는 직류전원(100), 전류검출기(102), 반도체증폭기(101)(이하 FET라 함), 가공전극(104), 가공간극(105a), 피가공물(106)이 직렬로 접속된 상태로 구성되어 있다.

FET(101)은 파워트랜지스터 또는 파워 MOSFET 등이 실제로 사용된다. 본 실시예에서는 P채널형의 파워 MOSFET의 예로서 설명하나, N 채널형 또는 다른 파워 반도체장치라도 동작은 같다. 또, 이 FET(101)는 스위칭기능을 포함하는 증폭기이다.

또 전류지령부(114)에서 얻어지는 전류지령신호(115)의 지령파형은 예를들면, 제2도의 (115)와 같이 출력된다. 이 예는 구형파의 출력전파를 얻으려고 하는 경우이다. 전류지령치(115)는 지령전류피크치(1)을 설정함으로써 FET게이트 구동신호(200)가 (2)와 같이 구동되어 극간전압(105)이 (3)과같이 가공간극(105a)에 인가된다. 그 후 방전처리로 이행할 때까지의 대기시간 후 방전처리가 개시되면 가공전극(105a)의 전류 즉 출력전류(132)가 (4)와 같이 상승한다.

그런데 실시예 1에서는, 제1도와 같이 FET(101)의 게이트(204)를 제한 저항(118)를 통해서 구동하는 연산증폭기(117)로부터의 출력은, 저항기(205)(206)(207) 및 전압원(208)에 의해 상승되어있고 또 연산증폭기(117)의 입력단자(203)와 저항기(205)와 (206)사이에 다이오드(209)가 삽입되어있다.

이 다이오드(209)의 설치방향은, 사용하는 FET의 타입, 즉 P타입, N타입 또는 연산증폭기의 사용방법에 의해 달라지는 것이나 본 실시예에서는 FET로서 P타입을 사용하고 있고, 연산증폭기(117)로서 직접 구동하는 경우를 표시하고 있기 때문에 도면과 같이 입력단자로부터 출력단자로 향해 다이오드(209)가 삽입되어있다.

또, 201은 전류지령부(114)부터의 전류지령치(115)와 전류검출기(102)로부터의 검출신호(116)의 차를 구하는 감산기이다.

방전대기 중에는 제2도의 (5)와 같이 출력전류(132)는 (O)이 되어 있기 때문에 연산증폭기(117)의 입력단자(203)에는 +의 신호가 인가되어 있다. 연산증폭기(117)의 게인은 어느 정도 높게 설정되나 출력은 구동전원의 전압이상 또는 이하로는 되지 않는다.

제1도에 있어서, 연산증폭기(117)는 반전증폭기로서 사용되고 있기 때문에 출력은 피드백의 전원전압부근의 전압으로 되어 P채널의 FET게이트 구동신호(200)는 ON상태로 된다.

그런데 본 실시예에서는 상기 3개의 저항기(205)(206)(207)과 다이오드(209)가 사용되고 있기 때문에 출력전압은 -의 전원전압(6)보다 높은 (7)에 크램프되어 그 이상 내려가지 않도록 구성하고 있다(제2도 참조).

이 출력크램프레벨은 저항기(205)(206)(207)에 의해 설정되는 것이고, 통상 연산증폭기(117)의 전원전압이 ±15V로 사용되었다고 하면 예를들어 -10V로 크램프시킬 수가 있다.

즉 방전대기상태에서는 연산증폭기(117)가의 저항기(202)에 의한 반전증폭(피드백)상태는 다이오드(209)에 의해 피드백의 정상상태가 유지되고 있다. 일반적으로 연산증폭기(117)가 피드백상태를 유지하지 못하고 출력이 포화상태가 되어 있으면 포화상태로부터 불포화상태, 즉 통상의 동작상태인 능동상태로 이행하는데 많은 시간을 요하는 것은 종래예에서 설명한 대로이다.

이에대해 본 실시예에서는 불포화상태로 할 수가 있기 때문에, 방전이 발생하고 방전전류 즉 전류검출기(102)로부터의 전류피드백신호(출력전류)(132)(제2도 참조)가 상승함에 따라 연산증폭기(117)로부터의 출력, 즉 FET게이트 구동신호(200)는 고속으로 변화할 수가 있다.

이 때문에, 가공간극(105a)에 얻어지는 전류파형(출력전류)(132)의 상승속도는 극히 고속인 동시에 오버슈트는 적고, 전류지령부(114)로부터의 전류지령치(115)에 대단히 가까운 파형을 얻을 수가 있으므로, 안정된 가공상태를 얻을 수가 있어 고속의 가공처리를 실현시킬수가 있다.

또한, 이 동작예의 경우에 있어서는, 전류지령치(115)의 피크치(1)을 얻을 수 있는 FET게이트 구동신호(200)의 레벨은(8)과 같기때문에, 클램프레벨이, 예컨대(9)와 같이 하회한 경우에는 전류지령치(115)보다도 작은 출력전류피크 밖에 얻지 못하고(10)과 같이 되어버리기 때문에 크램프를 극단적으로 작게하지는 못한다.

[실시예 2]

다음에 제3도 및 제4도를 참조하여 이 발명의 실시예 2에 대하여 설명한다.

통상, 방전가공에 있어서의 전류피크치, 즉, 전류지령부(114)로부터의 전류지령치(115)의 피크치는, 가공조건에 따라서 각종 레벨에 설정된다.

상기 크램프 레벨은 연산증폭기(117)가 출력포화하지 않는 레벨에 설정되면 가공전류와 상승속도를 고속화 할 수 있으나, 클램프레벨에 대하여 목표로 되는 FET게이트 구동신호(VG)(200)의 신호레벨이 떨어져 있으면, 방전대기를 하는 동안 연산증폭기(117)가 능동영역에 있다고 하더라도 게이트신호가 정상레벨에 될때까지는, 약간의 오버슈트가 있기 때문에, 그것이 전류파형기 오버슈트로되어서 나타낸다. 예컨데, 제4도a의 (11)이다.

이 오버슈트는, 크램프레벨을 게이트신호의 목표치 부근에 접근시킴으로써, 게이트신호의 변화량을 작게할 수 있기 때문에, 결과로서 오버슈투를 작게할 수가 있다.

제4도(a),(b),(c)는 각각의 상태를 나타내는 것으로, (a)보다 (b), (b)보다 (c)의 쪽이 클램프레벨이 보다 게이트신호의 목표치에 접근해 있으므로 오버슈트가 작게되어 있다.

즉, 방전대기시에 있어서의 연산증폭기(117) 및 FET게이트 구동신호(200)는 전류피크치에 대응한 신호레벨에 가까운 쪽이 상승시의 오버슈트를 보다 작게 할 수가 있고, 전류지령치(115)에 의해 일치한 출력전류파형이 얻어지며, 가공결과로서도, 균일한 면을 고속으로 가공할 수가 있다.

제3도는, 이것들의 기능을 실현하기 위한 1예이며, 전류지령부(114)로부터의 전류지령(17)에 의해 저항기(18a), (18b),(18c) 등의 복수의 저항기를 전환하여, 클램프레벨을 변경하도록 구성한 것이다.

19는 전류지령부(114)로부터의 지령(17)에 따라 저항기(18)을 전환하는 전환기이다.

여기서, 본 실시예에 사용하는데 적절한 FET의 하나로서, 2SJ 48이 있다. 이 FET는 게이트전압에 대한 드레인 전류의 선형성이 높고, 전류치를 연속적으로 제어하는데 적합하지만, 그 게이트전압-드레인전류특성은 대략 제5도를 나타내는 것 같이 되어있다. 여기서, 가공전류, 즉, 드레인 전류로서는, 예컨대 (0.8A)의 전류를 얻고저 하는 경우, 전류피드백제어에 의해, 게이트전압을 최종적으로 -1.75V에 수렴하여 피크전류가 0.8A로 유지되는 것을 상기 제5도에서 알 수 있다.

이 때문에, 클램프전압레벨 -1.75V에 극히 가까운 치, 즉, -1.8V 즉 Vg(34)등에서 방전대기하도록 하면, 게이트전압의 변화량이 적기때문에, 제4도(c)도와 같이 전류오버슈트는 극히 적게 된다. 물론, 클램프전압이 -1.6V 등 하회해 버리면, 희망하는 전류피크치는 얻을 수 없게되며 클램프전압이 꼭 -1.75V 되어있어도, 제어할 수 있는 범위가 작아지기때문에, 각종 외란을 흡수한 피드백제어가 성립하지 않게 된다. 즉, 최종게이트 전압보다 어느정도 높은(-로 높음)전압으로 클램프할 필요가 있으며, 그 클램프전압은 희망하는 전압치, 즉 최종게이트전압보다 약간 높은치로 설정되지 않으면 안된다.

본 실시예의 경우에는, 3개의 저항기(18a), (18b), (18c)를 사용하여 3가지로 클램프전압을 전환하나, 그 클램프전압레벨은, 예컨대, 제5도에 나타낸 Vg1(34), Vg2(35), Vg3(36)와 같이 된다.

즉, 출력전류 I3(약 0.2A)(39)로부터 I2(약 0.55A) (38)을 얻고저 하는 경우에는 클램프전압 Vg3(36)을 사용하고, I2(약 0.55A) (38)으로부터 I1(0.85A) (37)을 얻고저 하는 경우에는 클램프전압 Vg2(35)을 사용하고, I1(약 0.85A) (37)이상을 얻고저할 경우에는 클램프전압 Vg1(34)를 사용한다.

이와같이 하는 것으로서, 방전대기 중에 연산증폭기(117)을 능동영역에 설정할 수 있는 것에 더해서, 보다 고속으로 FET(101)의 게이트전압이 시프트하므로, 오버슈트의 보다 적은 전류파형을 얻을 수 있다.

[실시예 3]

다음에, 실시예 3에 대해서 설명한다. 제6 및 제7도는, 각각 실시예 3에 따른 실시예의 개략도와 회로의 신호를 나타내는 파형도이다. 방전가공에 있어서 사용되는 전류파형은 반드시 구형뿐만 아니고, 제7도의 라인(132)에 표시하는 바와 같이, 2단계의 상승파형을 사용하는 경우도 있다. 이 파형의 경우, (22)까지를 고속으로 상승하고, 그 후 상승속도를 늦게 하여 전류피크치(23)에 도달시키도록 한 것이다. 이 파형을 사용한 경우에는, 전극소모를 그히 적게할 수가 있다.

이 파형을 본 발명에 관계하는 회로로 출력시키려한 경우, 상기 실시예 1, 2의 방법에 있어서는 클램프레벨(25)를 전류피크치보다 작게 설정할 수 없기 때문에 1단계의 상승(22)으로 향하여 전류가 상승할때는, 크램프레벨은 목표전류치(21)에서, 크게 떨어져 있고, 전류의 오버슈트(27)와 함께, 커지기 쉽다.(제7도 참조)

본 실시예에 있어서는, 클램프레벨을, 전류파형의 향상에 대응시킨 클램프패턴으로서 구성하므로서, 복잡한 전류파형에 대해서도 오버슈트를 적게하는 것이다.

제6도는, 그 회로예를 나타내고 있다. 전류지령부(114)로부터의 출력(115)를 2개로 분할하여, FET(101)을 구동하는 연산증폭기(117)와 함께 제2의 연산증폭기(210)에 출력한다. 제2의 연산증폭기(210)의 네가티브 리턴 게인은 제1의 연산증폭기(117)의 게인보다도 다소 높게 설정해 놓음으로써, 제7도(26)에 나타내는 것 같은 클램프패턴을 발생시킨다.

이 클랭크패턴은, 전류지령치(115)에 기준하여 만들어지므로, 전류피크치의 변경에 대응할 수 있다. 또, 구형이외의 복잡한 형상을 갖는 전류파형의 지령치에 대해서도, FET(101)의 게이트전압을 최적상태로 유지할 수가 있어 극히 정밀도가 좋은 전류 파형을 만들 수 있다. 즉, 가공성능을 향상시킬 수가 있다.

또한, 제2의 연산증폭회로(210)의 게인은 제1의 연산증폭회로의 약 1.1배정도가 적당하다. 즉, 방전대기 중의 FET게이트 구동신호는, 전류지령치의 그것보다도 10%정도 높은 레벨로 대기시키는 것이 좋다. 그러나, 그의 정밀도는 사용하는 FET의 타입, 연산증폭기 등의 동작속도에 의해, 변하는 것이기 때문에, 각각 조정, 설정되어야 할 것이다.

[실시예 4]

다음에, 실시예 4에 대하여 설명한다. 제8도 및 제9도는, 실시예 4에 따른 실시예의 개략도와 신호파형을 각각 나타낸다. 상기 각 실시예에 있어서의 방전가공장치의 전원장치의 전원에서는, 반도체증폭회로, 즉, 파워 MOSFET 등을 능동영역에서 동작시키고 있으며, 1개의 가변저항기로서 사용되고 있다. 전류검출기(102)로부터의 검출신호에 따라 FET(101)를 구동함으로써 전류출력파형에 대해서 피드백제어를 행하고, 전류파형의 정밀도, 상승속도를 개선하려 하는 것이다. 그러나, 가공간극(105a)에 전압이 인가되고서부터 실제로 방전이 발생하기까지의 방전대기시간 중은, 이 전류 피드백제어가 성립되지 않으며, 회로를 지체없이 정상으로 동작시키는 점에서의 불리한 점으로 되어있다.

이 때문에, 제8도에 나타낸 실시예 4에 있어서는, 방전이 발생하기까지의 대기시간 중은, 전류피드백제어루프를 절단하는 것으로서, 연산증폭기(117) 및 FET(101)를 포화시키지 않게 된다.

도면에서는 전류검출기(102)로부터의 전류검출신호(115), 즉, 전류피드백루프를 ON/OFF하기 위한 전환기(27)을 접속하고 있다. 이 전환기(27)은 별도로 마련된 방전검출회로(29)로부터의 지령(33)에 의해 피드백신호를 전환하도록 구성되어 있다.

방전대기 중은 전류지령부(114)로 부터 전류지령치 파형과는 별도로 출력되는 방전대기레벨신호(28)가 피드백루프에 들어오도록 되어 있으며, 방전대기레벨신호(28)와 방전전류지령신호(115)와의 차분이 감산기(201)을 통하여 연산증폭기(117)에 입력된다. 연산증폭기(117)은 그 자체가 네거티브리턴이 걸려있기때문에, 그 출력신호는 입력에 일정의 게인을 곱한 레벨의 것으로 된다.

즉, 이때에 얻어지는 FET게이트 구동신호(200)는, 제9도에 나타내는 바와 같이, 레벨(30)으로 된다. 제9도에 있어서, 특징적인 것은, 방전대기신호레벨을 적당히 설정함으로써, 대기 중에 있어서의 게이트신호를 전류지령치(115)에 대응한 것보다 작게할 수가 있다는 점이다.

즉, 가변저항기로서 기능하고 있는 FET(101)는 저항이 높은 상태에서 대기시킬 수 있다. 이 때문에, 방전으로 이행(移行)한 순간의 (31)에 있어서의 오버슈트를 극히 작게할 수가 있는 것이다.

[실시예 5]

다음에, 실시예 5에 대하여 설명한다. 제10 및 제11도는, 실시예 5의 개략도와 신호파형을 나타낸다. 이 실시예에서는 방전의 전후에서 클램프레벨을 설정, 해제할 수 있게 하고 있다. 먼저 클램프레벨을 클램프패턴으로 변경함으로써, 복잡한 파형을 출력할 수 있는 실시예를 나타냈지만 그 경우, 연산증폭기의 개수가 많아지고, 장치의 코스트가 높아진다는 문제점이 있다.

본 실시예에서는, 대기시에 설정한 클램프레벨을 방전시에 해제하게하여, 방전검출회로(29)의 출력(33)에 따라서 전환기(32)에 의해 클램프를 ON/OFF하는 것이다.

방전 후에 있어서는, 전류검출기(102)로부터의 출력이 얻어지고, 전류피드백루프(116)가 가능하기 때문에, 클램프되지 않아도 지령치대로 출력전류파형을 얻을 수 있다. 즉, 방전대기시에 있어서의 클램프레벨을 전류지령치에 대응하여 설정해 놓고, 방전 후, 방전검출기(29)의 신호에 기준하여 클램프를 해제한다.

제12도는, 그 동작을 나타낸 것이다. 방전대기 중(3)은, 방전검출회로(29)로부터의 검출신호(33)에 기준하여, 전류피크지령치에 따른 클램프레벨(32a), (32b), (32c)의 어느 것인가가 선택된다. 또, 3회로이상의 선택이 있으면, 더욱 적절한 클램프레벨을 설정할 수 있다. 여기서, 어느전류피크치에 따른(32c) 레벨의 클램프전압이 선택되었다고 하면, FET(101)의 게이트 전압(204)은, 방전대기시에 있어서는(7a)와 같이 낮은 클램프레벨에서 대기한다.

방전이 개시되어서 방전검출기가 방전검출신호(33a)를 출력하면, 미리 클램프전압(32a)를 발생시키고 있던 전환기(32)가 OFF로 되어, 클램프가 해제되어(32d)로 된다. 이때에는 이미 전류피드백루프가 형성되어 있으므로, FET(101)의 게이트전압(204)는 (204a)와 같이, 소망의 전류를 공급하는 레벨에 도달해 있다. 이것에 의해 얻어지는 전류파형(출력전류)(132a)는 오버슈트가 없는 파형으로 얻어진다.

상기 실시예 5의 경우, 방전전류와 함께 클램프전압이 해제해 버리므로, 방전대기 중의 클램프레벨이, 대단히 낮아져도 괜찮다. 상기에서 설명한 클램프 과잉상태로 인해, 전류지령치 보다 작은 출력전류밖에 얻지 못하는 현상은 일어나는 일이 없고, 클램프레벨의 설정은 쉬워진다. 또한, 충분히 작은 클램프전압이 인가되므로 전류의 오버슈트도 극히 작게할 수 있다. 즉, 본 실시예의 경우, 회로를 간단히 구성함과 동시에, 클램프전압을 극히 낮게 설정하겨, 전류의 오버슈트를 작게할 수 있다.

[실시예 6]

다음에, 실시예 6에 대하여 설명한다. 제13도는, 이 발명의 실시예 6을 나타낸다. 이제까지의 상기 각 실시예에 있어서, 연산증폭기는 반전(反轉)증폭회로를 구성하고 있었지만, 비반전증폭회로를 구성해도 동일의 효과가 있다.

제13도에서는 연산증폭기(121)와 (117)의 2단을 사용하여, 1단째의 연산증폭기(121)로 전류지령(115)과 전류현재치(116)와의 차분을 연산하고, 2단째의 연산증폭기(117)에는 출력을 클램프하기 위한 다이오드(209)가 접속되어 있다. 2단째의 연산증폭기(117)는 비반전증폭회로를 구성하고 있으며, 다이오드(209)는 피드백에 들어있으나, 출력(204)이 큰[(-)로 크다]경우에는, 다이오드(209)가 ON으로 되고, (-)의 저항치는, 저항기(202)와 (205)의 병렬로 되기때문에, 피드백게인이 내려가는 동작을 실행한다.

그러나, 연산증폭기(117)는 비반전이기 때문에 일반적으로 게인은 1이상의 치로 되므로, 출력(204)은 입력(47)보다 작아진다는 것은 있을 수 없다. 즉, 입력(47)이, 소망의 전류치를 얻기위한 FET게이트 구동신호(전압)(200) 혹은 (204)와 대략 동일치가 되도록 첫단계의 연산증폭기(121)의 게인 (40a), (40b), (41)을 설정해 놓으면, 방전대기 중의 게이트전압은 다이오드(209)에 의해 게인이 제한되기때문에, 목표로 하는 게이트전압에 가까운 전압출력을 얻을 수 있다. 방전이 개시되면, 전류피드백 신호가 (116)으로부터 얻어지기 때문에, 첫단계의 연산증폭기(121)로부터의 출력은 방전대기 중 보다작 아진다.

이 동작을 설명한 것이, 제14도∼제17도이다. 제14도, 제15도는 반전증폭회로를 사용한 예이며, 제1도에 나타낸 회로의 동작을 나타낸 것이다. 제16도, 제17도는 비반전증폭회로를 사용한 예이며, 제13도에 나타낸 회로의 동작을 나타낸 것이다.

연산증폭기의 동작을 주로 비례동작으로서 나타낸 것으로, 제14도는 연산증폭기(117)의 입,출력을 제15도 전류지령치(115)에 대한 FET(101)의 게이트전압을 각각 나타내고 있다.

제14도에 대해서 설명한다. 횡축은 반전증폭회로의 게인에 대응하고 있으며, 외부에 접속되는 저항치에 의해(-a), (+b)의 치가 설정되고, 반전증폭기로서의 비례게인이 결정된다. 이 경우에는 비례게인(-b/a)배인상태를 나타내고 있다. 여기서, 방전대기 중에 반전증폭회로의 입력단자, 제1도의 반전증폭기의 입력단자(203)에 (221)의 레벨입력이 있었다고 하면, 이때 출력은 본래(222a)로 되나, 클램프 레벨이(-α)에 설정되어 있으므로, 실제로는 (223a)의 출력밖에 얻지 못한다. 즉, 출력이 클램프되어 있는 것이다. 출력단자(203)에 (221b)레벨의 입력이 있을 경우에는, 마찬가지로 클램프되어서 출력(223b)이 얻어지나, 이것은 (223a)와 동일 레벨이며, 항상 일정한 레벨에 클램프되는 것을 나타내고 있다.

다음에, 방전이 발생하여, 전류피드백이 돌아와, 연산증폭기의 입력단자의 신호레벨이(221c)와 같이, 낮아지면 출력은 클램프레벨이하로 되므로, 클램프되지 않고 통상의 비례출력(223c)이 얻어진다. 이와같이 반전증폭회로를 사용하는 경우는, 방전대기 중의 출력전압은 전류지령치의 크기에 관계없이, 일정의 치를 나타내는 것으로 된다(외부정수, 외부회로로서 실시예 2∼5와 같은 조작을 하지 않는 경우).

제15도에서는 전류지령치에 대한 게이트전압을 사용한 경우 나타내고 있다. 방전하는 동안 출력이 클램프전압일 때, 전류지령치(115)에 대한 FET게이트구동신호(전압)(200)는 선형으로 얻어진다.

방전대기중에 있어서는 클램프되어 있으므로, 전류지령치에 관계없이 대략 일정한(-α)의 출력전압으로 된다. 또한, 각 전류지령치에 대하여(-α1) 혹은 (-α2)와같이 최적의 클램프전압을 얻기 위해, 외부회로를 변경시킴으로써 최적클램프전압을 조정할 필요가 있다는 것은, 상기 실시예에 있어서 설명한 대로이다.

다음에, 비반전 증폭회로를 사용한 회로동작을 제16도, 제17도에 나타낸다. 비반전증폭회로의 경우는, 얻어지는 게인은 1이상이므로, 피드백루프에 클램프가 아무리 많이 들어있어도 비반전증폭회로의 입력전압을 하회하는 일은 없다. 제16도에 있어서, 게인은 (b/a)배가 설정되어 있다. 입력전압은 (230a),(230b)로 주어지고 있으며, (230c)는 방전 중의 출력전압레벨을 나타낸다.

방전 중에 출력전류가 피드백으로서 복귀하므로, 비반전증폭회로의 입력신호레벨은 도면에 나타내는 것 같이 낮다.

이때, 비반전증폭회로(117)의 피드백 다이오드(209)는 OFF하고 있으므로, 통상의 비례게인이 얻어진다. 이것에 대해 방전대기 중에는 출력전류의 피드백이 아직 돌아오지 않기 때문에 비반전증폭회로(117)의 입력신호레벨은 (230b),(230c)와 같이 큰 것으로 된다. 이때에는 피드백 다이오드(209)는 도통상태가 되며, 저항(202)에 병렬로 저항(205)가 피드백저항으로서 들어가는 것으로 되므로, 비반전증폭회로(117)의 게인으로 내려간다. 이 때문에 출력은 (231a) 또는 (231b)의 레벨로 된다.

이 동작을 전류지령치와 게이트전압과의 관계로 표시한 것이, 제17도이다. 제17도로부터 명백한 바와 같이, 전류지령치가 커저도, 방전대기시에 있어서의 출력전압레벨은 그것에 따라서 커지므로, 최적클램프전압에 가까운 상태를 유지할 수 있다.

이와같이, 비반전증폭회로와 다이오드를 사용한 출력클램프회로를 사용하므로서, 보다 쉽게, 또한 적절한 제어회로를 구성할 수 있다. 본 설명에 있어서는, 반전증폭회로 비반전증폭회로 공히, 다이오드를 제외하고는 저항만으로 구성되어 있는 예로서 설명하였지만, 낮은 레벨의 게인향상효과 또는 넓은범위의 위상보상효과의 목적에서 콘덴서 등을 삽입하므로서, 보다 더 최적인 제어계를 구성할 수 가 있다.

즉, 연산증폭기에 비반전증폭회로를 사용한 경우, 전류지령치가 커져도, 방전대기시의 출력전압 레벨은 그것에 따라서 커지므로, 최적의 클램프전압에 가까운 상태를 유지할 수 있다.

이상 설명한 바와같이, 이 발명에 관계하는 방전기기용 전원장치에서는, 가공간극에서 얻어지는 전류파형의 상승속도는 극히 고속인 동시에, 오버슈트는 적고, 전류지령치에 극히 가까운 파형을 얻을 수가 있기 때문에, 안정된 가공상태를 얻을 수가 있고, 고속의 가옥처리가 실현된다.

또, 다음의 발명에 관계하는 방전기기용 전원장치는, 방전대기시에 있어서의 연산증폭기 및 FET(101)의 게이트 구동신호(200)는 전류피크치에 대응한 신호레벨에 가까운 쪽이 상승시의 오버슈트를 보다 적게 할 수 있으며, 전류지령치에 보다 일치한 출력전류파형을 얻을 수 있으며, 가공결과로서도, 균일한 면을 고속으로 가공할 수 가 있다.

또, 다음의 발명에 관계하는 방전기기용 전원장치는, 전류지령부로부터의 출력을 2개로 분할하여, FET(101)을 구동하는 연산증폭기와 더불어 제2의 연산증폭기에 대하여 출력한다. 제2의 연산증폭기의 네가티브리턴 게인은 제1의 연산증폭기의 게인보다도 다소 높게 설정해 놓음으로써, 소정의 클램프패턴을 발생시킨다. 이 클램프패턴은 전류지령치에 기중하여 설정되므로, 전류피크치의 변경에 대응할 수 있는 외에도 구형이외의 복잡한 파형의 지령치에 대해서도, FET(101)의 게이트전압을 최적상태로 유지할 수가 있어, 극히 정밀도가 좋은 전류파형을 만들 수 있다.

또, 다음의 발명에 관계하는 방전기기용 전원장치는, 방전대기신호레벨을 적당히 설정함으로써, 대기시에 있어서의 게이트신호를 전류지령치에 대응한 것 보다 더 작게 할 수 있다. 즉, 가변저항기로서 기능하고 있는 FET(101)는 저항의 높은 상태에서 대기시킬 수 있기 때문에, 방전처리로 이행(移行)한 순간에 있어서의 오버슈트를 극히 작게할 수 가 있다.

또, 다음의 발명에 관계하는 방전기기용 전원장치는 클램프과잉상태 때문에, 전류지령치보다 작은 출력전류밖에 얻지 못하는 현상이 일어나는 일은 없고, 클램프레벨의 설정은 쉬워진다. 또한, 충분히 작은 클램프전압이 인가되므로 전류의 오버슈트도 극히 작게할 수 있다.

또, 다음의 발명에 관계하는 방전기기용 전원장치는, 전류지령치는 커저도, 방전대기시의 출력전압레벨은 그것에 따라 커지므로, 최적클램프전압에 가까운 상태를 유지할 수 있으며, 또 비반전증폭회로와 다이오드를 사용한 출력클램프회로를 사용함으로써, 보다 쉽고, 또한 적절한 제어회로를 구성할 수 가 있다.

Claims

직류전원, 증폭회로 및 전류검출부를 직렬로 접속한 방전수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와 상기 전류검출부에 의해 검출된 출력전류치와의 차분을 증폭하여 상기 증폭회로를 구동하는 연산증폭수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원간에 직렬로 접속되고 상기 증폭회로의 능동영역을 클램프하는 클램프수단과를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제1항에 있어서, 상기 클램프수단의 클램프레벨을 스위칭하는 스위치수단을 구비한 것을 특징으로 하는 방전기기용 전원장치.
제1항에 있어서, 상기 연산증폭수단은 반전증폭회로를 구비하고 있는 것을 특징으로 하는 방전기기용 전원장치.
제1항에 있어서, 상기 연산증폭수단은 비반전증폭회로를 구비하고 있는 특징으로 하는 방전기기용 전원장치.
가공전극과 피가공물로 구성된 가공갭에, 직렬로 접속된 직류전원, 증폭회로 및 전류검출부를 구비한 방전수단과, 방전전류펄스의 펄스형상에 대응하는 전류지령치를 출력하는 전류지령수단과, 전류지령수단에서 출력된 전류지령치와 전류검출부에서 검출된 출력전류치와의 차분을 증폭하여 증폭회로를 구동하는 연산증폭수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원간에 직렬로 접속된 복수의 저항기와, 저항기사이 또는 저항과 연산증폭수단의 입력단자사이에 접속된 전류지령수단과를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제5항에 있어서, 상기 연산증폭수단은 반전증폭회로를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제5항에 있어서, 상기 연산증폭수단은 비반전증폭회로를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제5항에 있어서, 상기 전류지령수단으로부터의 출력에 따라 상기 저항을 스위칭하는 스위치수단을 구비한 것을 특징으로 하는 방전기기용 전원장치.
제5항에 있어서, 상기 저항 중의 적어도 1개는 전류지령수단에서의 출력에 따라 저항치를 설정하는 가변저항기인 것을 특징으로 하는 방전기기용 전원장치.
가공전극과 피가공물간의 가공갭에, 직렬로 직류전원, 증폭회로 및 전류검출부 접속한 방전수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와, 상기 전류검출부에 의하여 검출된 출력전류치와의 차분을 증폭하여 상기 증폭회로를 구동하는 제1의 연산증폭수단과, 상기 전류지령수단으로부터 출력된 전류지령신호를 정수배하는 제2의 연산증폭수단과, 제1의 연산증폭수단의 출력단자와 제2의 연산증폭수단의 출력단자사이에 접속되는 전류지령수단과를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제10항에 있어서, 상기 연산증폭수단은 반전증폭회로로 구성됨을 특징으로 하는 방전기기용 전원장치.
제10항에 있어서, 상기 연산증폭수단은 비반전증폭회로로 구성됨을 특징으로 하는 방전기기용 전원장치.
가공전극과 피가공물간의 가공갭에, 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령수단과, 상기 전류지령수단에서 출력된 전류지령치와 상기 전류검출부에 의해서 검출된 출력전류치와의 차분을 증폭하여 상기 증폭회로를 구동하는 연산증폭수단과, 상기 가공갭의 방전을 검출하는 방전검출수단과, 상기 전류검출부와 상기 연산증폭수단사이에 접속되고, 상기 방전검출수단의 출력신호에 따라, 상기 전류검출부에서의 출력전류치를 스위칭하는 스위치수단과를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제13항에 있어서, 상기 연산증폭수단은 반전증폭회로를 구비하고 있는 것을 특징으로 하는 방전기기용 전원장치.
제13항에 있어서, 상기 연산증폭수단은 비반전증폭회로를 구비하고 있는 것을 특징으로 하는 방전기기용 전원장치.
가공전극과 피가공물간의 가공갭에, 직렬로 직류전원, 증폭회로 및 전류검출부를 접속한 방전수단과, 방전전류펄스의 펄스형상에 대응한 전류지령치를 출력하는 전류지령 수단과, 상기 전류지령수단에서 출력된 전류지령치와 상기 전류검출부에 의하여 검출된 출력전류치와의 차분을 증폭하여 상기 증폭회로를 구동하는 연산증폭수단과, 상기 연산증폭수단을 구동하는 전압전원과, 상기 연산증폭수단의 출력단자와 상기 전압전원사이에 직렬로 접속되는 복수의 저항기와, 상기 가공갭의 방전을 검출하는 방전검출수단과, 상기 방전검출수단으로부터의 출력에 따라 상기 저항기를 스위칭하는 스위치수단과를 구비한 것을 특징으로 하는 방전기기용 전원장치.
제16항에 있어서, 상기 연산증폭수단은 반전증폭회로를 구비하고 있는 것을 특징으로 하는 방전기기용 전원장치.
제16항에 있어서, 상기 연산증폭수단은 비반전증폭회로를 구비하고 있는 것을 특징으로 하는 방전기기용 전원장치.