JP6294651B2 - リファレンス波形生成回路、装置、及び方法 - Google Patents

リファレンス波形生成回路、装置、及び方法 Download PDF

Info

Publication number
JP6294651B2
JP6294651B2 JP2013256219A JP2013256219A JP6294651B2 JP 6294651 B2 JP6294651 B2 JP 6294651B2 JP 2013256219 A JP2013256219 A JP 2013256219A JP 2013256219 A JP2013256219 A JP 2013256219A JP 6294651 B2 JP6294651 B2 JP 6294651B2
Authority
JP
Japan
Prior art keywords
waveform
output
reference waveform
measurement target
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013256219A
Other languages
English (en)
Other versions
JP2015114200A (ja
Inventor
敦 東野
敦 東野
吉野 亮三
亮三 吉野
高雅 佐藤
高雅 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Advantest Corp
Hitachi Information and Telecommunication Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Hitachi Information and Telecommunication Engineering Ltd filed Critical Advantest Corp
Priority to JP2013256219A priority Critical patent/JP6294651B2/ja
Publication of JP2015114200A publication Critical patent/JP2015114200A/ja
Application granted granted Critical
Publication of JP6294651B2 publication Critical patent/JP6294651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、リファレンス波形生成回路、装置、及び方法に係り、特にセトリングタイムの計測に用いるリファレンス波形の生成技術に関する。
アンプおよび回路のセトリング時間(整定時間)を測定する方法として、一般にオシロスコープやアナログデジタルコンバータ(以下「A/Dコンバータ」という)を用いる。しかし、オシロスコープ及びA/Dコンバータ共にそれぞれ固有の歪みを持ち、更に入力される波形により歪みは異なる。オシロスコープ、A/Dコンバータで発生する歪みを測定結果に影響を与えないようにする方法として、測定対象波形をアンプ等で増幅後、オシロスコープ、A/Dコンバータ等で測定し、測定データを増幅した分を圧縮することで、オシロスコープ、A/Dコンバータ等の測定系で発生した歪みの影響を小さくする方法があるが、増幅部分での歪みや増幅した波形を測定系に入力する際に測定系の入力段で飽和を起こし、測定系のリカバリ特性の影響が大きく影響するという問題があった。
上記問題を解決のために、例えば特許文献1には、標準パルスを生成し、測定対象波形と同じ振幅の波形を作り出し、測定対象を測定するのと同じ測定系で標準パルスを測定することで予め測定系の歪みを測定することができ、標準パルスと測定対象波形を比較することでオシロスコープ、A/Dコンバータで発生する歪みを除いた測定ができるパルス発生器およびパルス生成方法に係る構成が開示されている。
特開2011−147080号公報
特許文献1に係るパルス発生器及びパルス生成方法では、標準パルスのスルーレートをパルス発生器の出力部にある可変抵抗を用いて調整するが、可変抵抗を任意に変更することで出力インピーダンスが変わり、生成した標準パルスのセトリング電圧近傍の波形がリファレンスとして使用できないほど歪む可能性があるという課題が残る。
本発明の目的は、測定対象波形のスルーレートに関わらずセトリング電圧近傍での歪みが一定で同じスルーレートを持つリファレンス波形を生成するリファレンス波形生成回路、装置、及び方法を提供することを目的とする。
上述した課題を解決するために、本発明のリファレンス波形生成回路は、測定対象波形の最終収束電圧よりも低い電圧により定められた閾値を超える電位の波形を遮断するクランプ回路と、前記クランプ回路からの出力波形及び前記最終収束電圧の電位を有する直流のそれぞれの入力を受け付け、前記クランプ回路からの出力波形の応答又は前記最終収束電圧の電位を有する直流の応答を出力してリファレンス波形を生成する波形切替部と、を備え、前記波形切替部は、前記クランプ回路から前記測定対象波形が入力される間は当該測定対象波形の応答を出力し、前記クランプ回路により前記測定対象波形が遮断されると、前記最終収束電圧の電位を有する直流の応答を出力してリファレンス波形を生成することを特徴とする。
また、本発明に係るリファレンス波形生成装置は、上記の構成に係るリファレンス波形生成回路と、前記測定対象波形を生成する第1外部装置に接続するための第1入力端子と、前記リファレンス波形を出力する第2外部装置に接続するための出力端子と、を備え、前記リファレンス波形生成回路は、前記第1入力端子及び前記出力端子の間に接続され、前記第1外部装置と前記第1入力端子とが接続されると、前記出力端子から前記第2外部装置に対して前記リファレンス波形が出力される、ことを特徴とする。
また、本発明に係るリファレンス波形生成方法は、入力された測定対象波形の最終収束電圧よりも低い電圧により定められた閾値未満の測定対象波形を出力するステップと、前記入力された測定対象波形のうち、前記閾値以上の電位を有する前記測定対象波形を遮断し、前記最終収束電圧の電位を有する直流の波形を出力するステップと、を含むことを特徴とする。
測定対象波形のスルーレートに関わらずセトリング電圧近傍での歪みが一定で同じスルーレートを持つリファレンス波形を生成するリファレンス波形生成回路、装置、及び方法を提供することができる。
本実施形態に係るリファレンス波形生成装置の使用状態を示す説明図である。 図1に示すリファレンス波形生成装置10の概略構成を示す回路図である。 リファレンス波形生成装置10の回路動作を示すフローチャートである。 リファレンス波形、測定対象波形、及び標準パルスの波形を比較した説明図であって、(a)は、リファレンス波形、測定対象波形、及び標準パルスの波形の概略を示し、(b)は、図4の(a)において、一点鎖線で囲った領域内のリファレンス波形、測定対象波形、及び標準パルスの波形を拡大表示したものであり、セトリング電圧近傍の波形の詳細を示す。 第二実施形態に係るリファレンス波形生成装置10の概略構成を示す回路図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。全図を通じて同一の構成には同一の符号をつけて、重複説明を省略する。
本実施形態に係るリファレンス波形生成装置は、測定系(以下では、オシロスコープを例に挙げて説明する)により測定対象波形のセトリング時間を計測するために用いるリファレンス波形を生成するためのものである。具体的には、リファレンス波形生成装置により、測定対象波形と同じスルーレートのリファレンス波形を生成する。そして、測定系にリファレンス波形することで、測定系に測定対象波形を入力した際に生じる歪みを再現ことができる。そして、リファレンス波形と測定対象波形との差分を取ることで、測定系に入力した測定対象波形から、測定系に固有の歪みを取り除くことができ、測定対象家計に固有の歪み及びセトリング時間を求めるものである。以下、図1を参照して、本実施形態に係るリファレンス波形生成装置の使用状態について説明する。図1は、本実施形態に係るリファレンス波形生成装置の使用状態を示す説明図である。
図1に示すリファレンス波形生成装置10は、測定対象波形生成装置20(例えばアンプや測定対象となる回路)と、セトリング時間の測定機器(例えばオシロスコープ、A/Dコンバータ)30との間に接続されて使用される。以下、測定機器として、オシロスコープを例に挙げて説明する。
リファレンス波形生成装置10は、第1入力端子11及び第2入力端子12、リファレンス波形生成回路13、測定対象波形通過回路14、及び出力端子15を備える。第1入力端子11は、リファレンス波形生成回路13を経由して出力端子15に接続される。第2入力端子12は、測定対象波形通過回路14を経由して出力端子15に接続される。
測定対象波形生成装置20がリファレンス波形生成装置10の第1入力端子11に接続されると、測定対象波形生成装置20からの出力波形(以下「測定対象波形」という)がリファレンス波形生成回路13に入力され、リファレンス波形が生成される。このリファレンス波形は、出力端子15を介してオシロスコープ30に出力される。
また、測定対象波形生成装置20がリファレンス波形生成装置10の第2入力端子12に接続されると、測定対象波形生成装置20からの測定対象波形が測定対象波形通過回路14及び出力端子15を介してオシロスコープ30に出力される。
オシロスコープ30は、入力端子31、波形記憶部32、差分回路33、及び表示部34を備える。そして、入力端子31を介して入力されたリファレンス波形及び測定対象波形は波形記憶部32に記憶される。差分回路33は、これらを読み出して差分回路33で差分処理を行い、差分処理後の波形を生成する。表示部34は差分処理後の波形を表示する。
次に、図2を参照してリファレンス波形生成装置の構成について説明する。図2は、図1に示すリファレンス波形生成装置10の概略構成を示す回路図である。図12に示すように、リファレンス波形生成装置10は、ダイオード101、102、103、104と、増幅器110と、抵抗121、122、123、124と、測定対象波形のセトリング電圧の直流電力を生成する直流電源回路(「DC電源」と記載する)130とを含む。増幅器110は、(−)入力端及び(+)入力端を含む二系統の入力を有するオペアンプとして構成する。ダイオードは整流素子の一例であり、セトリング電圧近傍の電圧で測定対象波形の出力端をカットオフし、かつカットオフした際にフィードスルーの影響を小さくするため、リカバリ特性がよく端子間容量の小さい整流素子を選択するのが望ましい。
リファレンス波形生成装置10は、第1入力端子11と抵抗121との間にダイオード101、102、103、104が接続され、ダイオード101及び102と103及び104とをペアとし、いずれも抵抗121側の電位にクランプするようにアノード端子とカソード端子が接続するような構成とする(以下「クランプ回路100」という)。
抵抗121、122は増幅器110のゲイン構成抵抗であり、増幅器110は反転回路として構成をする。抵抗122は、増幅器10の帰還抵抗とし(−)入力端と出力端との間に接続する、また抵抗122は増幅器110が飽和しないような定数を設定する。
抵抗123は増幅器110のオフセット電流をキャンセルするための抵抗であり、定数は増幅器110のゲイン構成抵抗121、122の合成抵抗値とするのが望ましく、印加するセトリング電圧の直流電力を生成するDC電源130の出力端と増幅器110の(+)入力端との間に接続する。
抵抗124は、ダイオード101、102、103、104、すなわちクランプ回路100によるカットオフ発生時に、セトリング電圧を入力とする増幅器110の(−)入力側のゲイン構成抵抗となり、印加するセトリング電圧の直流電力を生成するDC電源130の出力端と増幅器110の(−)入力端の間に接続する。
増幅器110の(−)入力端には、クランプ回路100からの出力波形を、(+)入力端には、DC電源130からのセトリング電圧の電位を有する直流の波形を入力する。そして、増幅器110は、クランプ回路100からの出力波形の応答、又はセトリング電圧の電位を有する直流の波形の応答のどちらを出力する。よって増幅器110は、出力波形を切り替える波形切替部として機能する。波形切替部として、増幅器110を用いることは、一例にすぎず、波形切替部の構成を限定するものではない。増幅器110に代わり、例えば、測定対象波形の電位をモニターし、予め定められた測定対象波形のセトリング電圧以下の値で定義された閾値未満よりも測定対象波形の電位が低いときには、クランプ回路100からの出力波形の応答を出力し、測定対象波形の電位が閾値以上であるときは、セトリング電圧の電位を有する直流の波形の応答を出力するスイッチ回路を用いてもよい。なお、ここでいうセトリング電圧とは、測定対象波形の最終収束電圧を意味し、「セトリング電圧以下の値で定義された閾値」とは、例えばセトリング電圧を含む許容範囲の下限値であってもよい。
増幅器110の電源は、印加するセトリング電圧を動作基準点となるフローティング電源とする。
次に、図3を参照して、リファレンス波形生成装置10の回路動作について説明する。図3は、リファレンス波形生成装置10の回路動作を示すフローチャートである。測定対象波形装置0の出力端子とリファレンス波形生成装置10の第1入力端子11とを接続し、測定対象波形を入力する(S1)。入力された測定対象波形の電位がセトリング電圧近傍から離れている場合、すなわち測定対象波形の電位が、セトリング電圧よりも低い値で定義された閾値未満である場合(S2/Yes)、ダイオード101、102、103、104からなるクランプ回路100は低インピーダンスとなり、クランプ回路100から測定対象波形が出力される(S3)。この測定対象波形は、増幅器110に入力される。そして増幅器110は、抵抗121、122でゲイン倍された波形(測定対象波形の応答)を出力する(S4)。
入力された測定対象波形の電位がセトリング電圧近傍の場合、すなわち測定対象波形の電位が、セトリング電圧よりも低い値で定義された閾値以上である場合(S2/No)、ダイオード101、102、103、104からなるクランプ回路100は高インピーダンスとなり、測定対象波形がカットオフ(遮断)される(S5)。よって、増幅器110に印加されるセトリング電圧が増幅器110に入力される。そして、増幅器110が、DC電源130からの印加されたセトリング電圧をゲイン倍した波形、すなわち、DC電源からの直流の応答を出力する(S6)。これにより、測定対象波形がセトリング電圧近傍で発生させる波形の暴れ(リンギング)等の特異的な特性を遮断することができ、安定したセトリング波形を得ることができる。
このように、測定対象波形の電位がセトリング電圧近傍以外のときは、測定対象波形と同じ波形(スルーレート)を持たせつつ、セトリング電圧近傍では測定対象波形の影響を受けず安定したセトリング波形を生成することができる。そして、このセトリング波形をリファレンス波形とし、測定対象波形との差分を取ることで、測定対象波形に存在する歪み及びセトリング時間を求めることができる。
図4を参照して、上記リファレンス波形、測定対象波形、及び標準パルスの波形を比較する。図4は、リファレンス波形、測定対象波形、及び標準パルスの波形を比較した説明図であって、(a)は、リファレンス波形、測定対象波形、及び標準パルスの波形の概略を示し、(b)は、図4の(a)において、一点鎖線で囲った領域内のリファレンス波形、測定対象波形、及び標準パルスの波形を拡大表示したものであり、セトリング電圧近傍の波形の詳細を示す。
図4の(a)に示す標準パルスは、従来技術により生成されるパルス波形の一例を示す。この標準パルスは、測定対象波形の立ち上がり(スルーレート)とは異なるパルスである。より詳しくは、測定対象波形よりも早く立ち上がる。これに対し、本実施形態に係るリファレンス波形生成装置により生成されるリファレンス波形は、測定対象波形のスルーレートと同一スルーレートを持つ。標準パルス及び測定波形のセトリング点は、リファレンス波形に重なった点、またはリファレンス波形±エラーバンド内に集束した点として得られる。
図4の(b)に示すように、標準パルスは測定対象波形よりも早く立ち上がる結果、セトリングも測定対象波形よりも早い時間に現れる。よって、標準パルスを用いて測定系固有のセトリング時間を計測し、これを測定対象波形に適用すると、測定対象波形の測定時間が実態よりも遅くセトリングしているように波形が現れる。加えてセトリング波形の肩ダレは、治具回路の応答特性に依存するので、セトリング波形が立ち上がった時点から肩ダレ現象が発生する。よって、測定対象波形を基準とし、波形の立ち上がりに差がある標準パルスを使うと、実態より測定対象波形生成装置が遅く動作しているように判定される。
これに対し、リファレンス波形は、図4の(a)に示すように測定対象波形と同一にスルーレートを持つことによりほぼ同時に立ち上がるので、標準パルスのように時間差に起因して実態よりもセトリング時間が遅くなるような判定誤差を解消することができる。
以上述べたように、本実施形態に係るリファレンス波形生成回路は、測定対象波形からリファレンス波形を生成する回路であり、セトリング電圧と同電位を印加する入力を持ち、測定対象波形生成装置の出力端に直列接続された複数の整流素子と、それらの整流素子において測定対象波形生成装置の出力端が接続されているのとは反対側に接続されるセトリング電圧を動作基準点となるフローティングオペアンプであって、フローティングオペアンプの出力とクランプ回路の出力電圧とセトリング電圧とが入力される差動入力アンプからなる回路として構成することにより、測定対象波形の電位がセトリング電圧近傍から離れているときは整流素子が低インピーダンスのため、測定系(オシロスコープ)には測定対象波形の応答がリファレンス生成回路から出力されるが、測定対象波形の電位がセトリング電圧近傍の時は整流素子が高インピーダンスになり、測定対象波形生成装置側からは電流を取り出さず、別に入力されているセトリング電位に収束し、安定した波形を取り出すことで、リファレンス波形を生成することができる。
<第二実施形態>
第二実施形態は、オペアンプをフローティングアンプとして構成する実施形態である。以下、図5を参照して第二実施形態について説明するが、第一実施形態と同一の構成については同一の符号を付して重複説明を省略する。図5は、第二実施形態に係るリファレンス波形生成装置10aの概略構成を示す回路図である。
第二実施形態に係るリファレンス波形生成装置10aは、オペアンプ110をDC電源130を基準とするフローティング電源により作動させる。さらに、オペアンプ110の帰還抵抗122に出力クランプ回路200を並列接続する。出力クランプ回路200は、二つのダイオード201、202を含んで構成される。そして、出力クランプ回路200は、DC電源電圧±各ダイオード201、202の順電圧(Vf)の電圧成分のみを出力する。その他の構成は第一実施形態と同様である。
第二実施形態によれば、オペアンプをフローティングアンプとして構成することにより、動作電圧が低い高速のアンプを使用することができる。また、消費電力も抑えられる。また、オペアンプの如何抵抗にクランプ回路を並列接続することにより、セトリング電圧を中心に一定の振幅の波形を出力することができる。
上述した実施形態は、本発明の説明のための例示であり、本発明の範囲をそれらの実施形態にのみ限定する趣旨ではない。当業者は、本発明の要旨を逸脱することなしに、他の様々な態様で本発明を実施することができる。例えば、上記に示す実施形態では、第1入力端子11から増幅器110までの間にあるクランプ回路100の整流素子の段数を2段として説明したが、2段に限らず1段及び3段以上とすることができるのは言うまでもない。ただし、段数を減らすと整流素子の端子間容量の影響が大きくなり、フィードスルーの影響が現れ、段数を増やすと整流素子の順電圧(V)分だけ波形の立ち上がりが遅れることに注意する必要がある。また、上記実施形態では、第1入力端子と第2入力端子とを別の端子で構成したが、一つの入力端子を備え、リファレンス波形生成回路又は測定波形通過回路のどちらかを排他的に上記一つの入力端子に接続するためのスイッチ回路を備えてもよい。
10:リファレンス波形生成装置
11:第1入力端子
12:第2入力端子
100:クランプ回路
110:増幅器

Claims (7)

  1. 測定対象波形の最終収束電圧よりも低い電圧により定められた閾値を超える電位の波形を遮断するクランプ回路と、
    前記クランプ回路からの出力波形及び前記最終収束電圧の電位を有する直流のそれぞれの入力を受け付け、前記クランプ回路からの出力波形の応答、又は前記最終収束電圧の電位を有する直流の応答を出力する波形切替部と、を備え、
    前記波形切替部は、前記クランプ回路から前記測定対象波形が入力される間は当該測定対象波形の応答を出力し、前記クランプ回路により前記測定対象波形が遮断されると、前記最終収束電圧の電位を有する直流の応答を出力してリファレンス波形を生成する、
    ことを特徴とするリファレンス波形生成回路。
  2. 請求項1に記載のリファレンス波形生成回路において、
    前記波形切替部は、二系統の入力端を有するオペアンプにより形成され、
    前記二系統のうちの第1入力端は、前記クランプ回路から出力される測定対象波形が入力され、前記二系統のうちの第2入力端は、前記最終収束電圧の電位を有する直流が入力される、
    ことを特徴とするリファレンス波形生成回路。
  3. 請求項に記載のリファレンス波形生成回路において、
    前記オペアンプは、前記最終収束電圧の電位を基準とするフローティング電源により動作する、
    ことを特徴とするリファレンス波形生成回路
  4. 請求項3に記載のリファレンス波形生成回路において
    前記オペアンプには、ダイオードを含む出力クランプ回路が並列接続され、
    前記出力クランプ回路は、前記最終収束電圧を基準とし前記ダイオードの順電圧を加減した範囲の電圧成分を出力する、
    ことを特徴とするリファレンス波形生成回路
  5. 請求項1又は請求項2又は請求項3又は請求項4に記載のリファレンス波形生成回路と、
    前記測定対象波形を生成する第1外部装置に接続するための第1入力端子と、
    前記リファレンス波形を出力する第2外部装置に接続するための出力端子と、
    を備え、
    前記リファレンス波形生成回路は、前記第1入力端子及び前記出力端子の間に接続され、
    前記第1外部装置と前記第1入力端子とが接続されると、前記出力端子から前記第2外部装置に対して前記リファレンス波形が出力される、
    ことを特徴とするリファレンス波形生成装置。
  6. 請求項5に記載のリファレンス波形生成装置において、
    前記第1外部装置に接続するための前記第1入力端子とは異なる第2入力端子と、
    前記第2入力端子及び前記出力端子との間に接続され、前記測定対象波形を通過させる測定対象波形通過回路と、を備え、
    前記第1外部装置と前記第2入力端子とが接続されると、前記出力端子から前記第2外部装置に対して前記測定対象波形の応答が出力される、
    ことを特徴とするリファレンス波形生成装置。
  7. 入力された測定対象波形の最終収束電圧よりも低い電圧により定められた閾値以下の測定対象波形を出力するステップと、
    前記入力された測定対象波形のうち、前記閾値を超える電位を有する前記測定対象波形を遮断し、前記最終収束電圧の電位を有する直流を出力するステップと、
    を含むことを特徴とするリファレンス波形生成方法。
JP2013256219A 2013-12-11 2013-12-11 リファレンス波形生成回路、装置、及び方法 Active JP6294651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013256219A JP6294651B2 (ja) 2013-12-11 2013-12-11 リファレンス波形生成回路、装置、及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256219A JP6294651B2 (ja) 2013-12-11 2013-12-11 リファレンス波形生成回路、装置、及び方法

Publications (2)

Publication Number Publication Date
JP2015114200A JP2015114200A (ja) 2015-06-22
JP6294651B2 true JP6294651B2 (ja) 2018-03-14

Family

ID=53528125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256219A Active JP6294651B2 (ja) 2013-12-11 2013-12-11 リファレンス波形生成回路、装置、及び方法

Country Status (1)

Country Link
JP (1) JP6294651B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785096B2 (ja) * 1986-10-08 1995-09-13 横河・ヒユ−レツト・パツカ−ド株式会社 セトリング特性測定方法
JP3307526B2 (ja) * 1994-09-09 2002-07-24 三菱電機エンジニアリング株式会社 放電機器用電源装置
DE69800694T2 (de) * 1998-12-23 2001-09-13 Agilent Technologies Inc Schaltung zur Erzeugung von Signalen mit einstellbarer Flankensteilheit
US6906563B2 (en) * 2003-09-04 2005-06-14 Texas Instruments Incorporated Generating a waveform having one signal level periodically and different signal levels in other durations
JP2008157769A (ja) * 2006-12-25 2008-07-10 Yokogawa Electric Corp 任意波形発生器
JP5438161B2 (ja) * 2012-04-13 2014-03-12 株式会社アドバンテスト Da変換装置

Also Published As

Publication number Publication date
JP2015114200A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
JP6613024B2 (ja) 電力増幅器用高調波キャンセル回路
US7446554B2 (en) Direct current measuring apparatus and limiting circuit
US9453880B2 (en) Active shunt source-measure unit (SMU) circuit
US8525094B2 (en) Photoelectric conversion circuit
US9432126B1 (en) Reconfigurable filter
CN105514963B (zh) 一种静电保护电路及具有该静电保护电路的液晶显示模组
JP4589240B2 (ja) クランプ回路および試験信号発生装置
JP6294651B2 (ja) リファレンス波形生成回路、装置、及び方法
KR102454810B1 (ko) 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로
JP4451415B2 (ja) 電流/電圧変換回路
JP2012004882A (ja) 変調電源回路
JP4894805B2 (ja) 電圧クランプ回路
KR102553734B1 (ko) 3상모터 제어회로 및 3상모터 제어방법
KR20130061614A (ko) 전력 증폭기
JP3811843B2 (ja) 半導体スイッチングデバイス駆動回路
JP7176030B2 (ja) 短パルス発生回路及び短パルス発生方法、並びにそれを用いたサンプリングオシロスコープ
US20150138148A1 (en) Touch signal gain control apparatus and method
US9628100B2 (en) Analog-to-digital conversion device for multiple input signals and conversion method therefor
JP6640688B2 (ja) 無線通信装置および無線通信方法
CN111181502A (zh) 前置放大电路
JP6212517B2 (ja) Esd保護回路
TWI392225B (zh) 音頻放大裝置
RU2487461C1 (ru) Устройство управления амплитудой мощных периодических сигналов
US20160079938A1 (en) Modulation method for switching modulator
JP5521904B2 (ja) 信号増幅装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180216

R150 Certificate of patent or registration of utility model

Ref document number: 6294651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250