KR0154990B1 - 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 - Google Patents
컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치Info
- Publication number
- KR0154990B1 KR0154990B1 KR1019920017442A KR920017442A KR0154990B1 KR 0154990 B1 KR0154990 B1 KR 0154990B1 KR 1019920017442 A KR1019920017442 A KR 1019920017442A KR 920017442 A KR920017442 A KR 920017442A KR 0154990 B1 KR0154990 B1 KR 0154990B1
- Authority
- KR
- South Korea
- Prior art keywords
- start address
- buffering
- storage unit
- data
- address storage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dram (AREA)
Abstract
컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치에 관한 것이다.
본 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치는 디지털 형태의 입력 데이터를 메모리에 저장하여 버퍼링하고, 상기 메모리로부터 버퍼링 된 데이터를 읽어들인 뒤 에러 정정한 다음 다시 상기 메모리에 저장하며, 호스트의 요구에 응답하여 상기 메모리로부터 에러 정정된 데이터를 읽어내서 상기 호스트로 전송하는 컴팩트 디스크 롬 구동장치에 있어서, 동일 데이터 블록에 대하여 순차적으로 이루어지는 버퍼링, 에러 정정 및 전송 동작들의 천이 주기 정보를 제공하는 수단과, 임의의 데이터 블록에 대한 버퍼링 동작을 시작하기 전에 그 동작에 대한 시작주소를 설정하는 마이컴과, 버퍼링 시작주소 저장부와 에러 정정 시작주소 저장부 및 전송 시작주소 저장부를 직렬 연결하고, 각 동작 천이 주기가 도래할 때마다 상기 버퍼링 시작주소 저장부에는 상기 마이컴에 의해 설정되는 다음 블록 버퍼링 시작주소가 저장되며 상기 버퍼링 시작주소 저장부에 저장되어 있던 이전 블록에 대한 버퍼링 시작주소는 에러 정정 시작주소 저장부로 옮겨 저장되고 상기 에러 정정 시작주소 저장부의 시작주소는 전송 시작주소 저장부로 옮겨 저장되도록 하여 각 동작별 시작주소를 발생하는 주소발생로직으로 구성됨을 특징으로 한다.
Description
제1도는 본 발명의 실시예에 따른 컴팩트 디스크 롬 구동 장치의 구성을 나타낸 도면.
제2도는 제1도 중 주소 발생 로직의 구성도.
제3도는 동일 블록에 대하여 순차적으로 수행되는 동작들에 대한 타이밍을 나타낸 도면.
본 발명은 컴팩트 디스크 롬(CD-ROM) 구동 장치에 있어서 데이터 처리를 위한 메모리 시작주소를 지정하는 장치에 관한 것으로, 특히 마이컴의 부하를 줄이는 시작주소 지정 장치에 관한 것이다.
CD-롬 구동 장치의 개략적인 동작을 설명하면 다음과 같다. CD-롬에서 읽혀진 데이터는 디지털신호처리부와 디코딩부를 거쳐 메모리에 저장된다. 이후 다시 상기 메모리에서 읽혀진 데이터는 에러 정정 처리가 된 다음 다시 상기 메모리에 저장된다. 이후 개인용 컴퓨터(이하 PC라 함.)의 요구가 있으면 상기 메모리로부터 상기 데이터를 읽어 상기 PC로 전송하게 된다. 이때 상기 CD-롬 내부에서의 데이터는 1 블록 단위로 처리되게 된다. 여기서 1 블록은 2,352바이트(byte)를 가리킨다.
위에서 설명한 동작은 3가지로 나눌 수 있다. 첫째는 디지털신호처리부로부터 입력되는 데이터를 메모리에 저장하는 버퍼링 동작이고, 둘째는 상기 메모리로부터 데이터를 읽어들인 뒤 에러 정정 처리를 거쳐 다시 상기 메모리에 저장하게 되는 에러 정정 동작이며, 마지막 동작은 PC의 요구에 의하여 상기 메모리의 데이터를 상기 PC로 전송하게 되는 전송 동작이 있다.
이상의 3가지 동작은 일련의 수순을 갖고 진행된다. 각각의 동작은 1 블록 구간 동안에 이루어지게 되는데, 이 1 블록 구간은 통상 13.3ms 이다.
버퍼링 동작 : ←(N - 1) 블록→ ←(N) 블록 → ←(N + 1) 블록→
에러정정동작 : ←(N - 2) 블록→ ←(N - 1) 블록 → ←(N) 블록→
전송 동작 : ←(N - 3) 블록→ ←(N - 2) 블록 → ←(N - 1) 블록→
현재 만일 (N) 블록을 버퍼링하고 있으면 에러 정정 동작은 (N -1) 블록을 에러 정정 처리하고 있을 것이고, 전송 동작은 (N - 2) 블록을 상기 PC로 전송하고 있을 것이다. 이때 마이컴은 각각의 동작마다 메모리의 위치를 지정하여 알려 주게 된다. 즉 마이컴은 버퍼링 동작을 시작하기 위해 메모리의 시작번지를 설정해야 한다. 마찬가지로 에러 정정 동작, 전송 동작의 경우도 각 동작이 시작되기 전에 상기 마이컴이 메모리의 시작주소를 설정해야 한다.
그런데 위와 같은 동작이 계속해서 일어날 경우 마이컴은 계속해서 각 동작의 시작 시점에서 메모리의 시작주소를 지정해야만 한다. 그러므로 상기 마이컴의 부하(load)가 커지는 단점이 있었다.
따라서 본 발명의 목적은 CD-롬에서 읽은 데이터를 처리하기 위해 시작주소를 지정하는 데 요구되는 마이컴의 부하를 최소화 하는 시작주소 지정 장치를 제공함에 있다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
제1도는 컴팩트 디스크 롬 구동 장치의 구성을 나타낸 도면이고, 제2도는 제1도 중 주소발생로직의 구성도이다.
디지털신호처리부(6)는 컴팩트 디스크 롬에서 읽혀진 데이터(RD)에 대한 공지의 디지털 신호 처리를 한다. 메모리(4)는 버퍼링 및 에러 정정된 데이터를 저장한다. 에러 정정부(3)는 상기 메모리(4)에 버퍼링된 데이터에 대하여 블록 단위로 에러 정정을 실시한다. 디코딩부(5)는 상기 메모리(4)로부터 읽어낸 에러 정정된 블록 데이터를 디코딩하여 호스트로 전송한다. 마이컴(1)은 임의의 데이터 블록에 대한 버퍼링 동작을 시작하기 전에 그 동작에 대한 시작주소를 설정한다. 주소발생로직(2)은 버퍼링 시작주소 저장부(R1)와 에러 정정 시작주소 저장부(R2) 및 전송 시작주소 저장부(R3)를 직렬 연결하여 구성한다. 각 동작 천이 주기가 도래할 때마다 상기 버퍼링 시작주소 저장부(R1)에는 상기 마이컴(1)에 의해 설정되는 다음 블록 버퍼링 시작주소가 저장되며 상기 버퍼링 시작주소 저장부(R1)에 저장되어 있던 이전 블록에 대한 버퍼링 시작주소는 에러 정정 시작주소 저장부(R2)로 옮겨 저장되고 상기 에러 정정 시작주소 저장부(R2)의 시작주소는 전송 시작주소 저장부(R3)로 옮겨 저장되도록 하여 각 동작별 시작주소를 발생한다. 또한 상기 주소발생로직에 동일 데이터 블록에 대하여 순차적으로 이루어지는 버퍼링, 에러 정정 및 전송 동작들의 천이 주기 정보를 제공하는 수단을 구비한다.
도시된 바와 같은 구성을 가짐으로써 전술한 3가지의 동작에 대해 마이컴(1)이 메모리(4)의 시작주소를 버퍼링 동작을 시작하는 시점에서 단 한번만 지정해주면 이후 에러 정정 동작 및 전송 동작을 순차적으로 상기 마이컴(1)의 개입 없이 진행할 수 있다.
제3도는 동일 블록에 대하여 순차적으로 수행되는 동작들에 대한 타이밍을 나타낸 도면이다.
구체적으로, 마이컴(1)은 디지털신호처리부(6)와 디코딩부(5)를 거쳐 전달되는 임의의 N블록에 대한 버퍼링 동작을 시작하기 전에 메모리(4)의 시작주소 T1를 지정하여 제1시작주소 저장부(R1)에 기록한다.
이후 에러 정정 동작은 1 블록 구간(13.3ms)이 지난 뒤 이루어지게 된다. 이때 에러 정정 동작의 대상이 되는 블록은 상기 메모리(4)에 저장(버퍼링)해두었던 N블록이다. 그러므로 에러 정정 동작의 대상이 되는 블록의 시작주소로 상기 버퍼링 동작에서 지정했던 값을 그대로 이용하면 된다. 그래서 에러 정정 동작의 시작 시점에서 상기 제1시작주소 저장부(R1)에 저장되어 있던 시작주소 T1은 제2시작주소 저장부(R2)로 전달된다.
호스트로부터의 전송 요구가 있게 되면, 마찬가지로 1 블록 구간 전에 에러 정정 동작을 마쳤던 블록(에러 정정 동작이 완료된 블록)의 시작주소를 전송 동작의 시작 주소로 하여 전송 동작을 실시한다. 그러므로 전송 동작의 시작 시점에서 상기 제2시작주소 저장부(R2)에 저장되어 있던 시작주소 T1은 제3시작주소 저장부(R3)로 전달된다.
결론적으로, 종래에는 버퍼링 동작과 에러 정정 동작 및 전송 동작 각각에 대해 시작주소를 각 동작 시작 전에 마이컴이 일일이 설정해야만 했으나, 본 발명에서는 처음의 버퍼링 동작 시작 전에 버퍼링 동작의 메모리 시작주소를 설정한 뒤 1 블록 구간 후의 에러 정정 동작에 대해서는 마이컴(1)의 개입 없이 버퍼링 동작에서 설정했던 블록 시작주소를 그대로 사용하면 된다. 마찬가지로 에러 정정 동작이 완료된 후, 즉 상기 에러 정정 동작의 1 블록 구간이 지난 후 전송 동작은 1 블록 구간 전에 에러 정정 동작에서 설정되었던 블록 시작주소를 전송 시작주소로 설정하여 그대로 사용하면 된다.
상술한 바와 같은 본 발명은 메모리에 저장된 블록 단위의 데이터에 대하여 일련의 수순을 갖고 여러 가지 동작을 순차적으로 처리할 때 최초 동작을 위해 마이컴에서 발생시킨 시작주소(메모리에서 해당 블록의 시작 위치를 나타내는 주소)를 그대로 다음 동작에서 이용하도록 함으로써 마이컴의 부하를 줄여주는 장점이 있다.
Claims (1)
- 디지털 형태의 입력 데이터를 메모리에 저장하여 버퍼링하고, 상기 메모리로부터 버퍼링된 데이터를 읽어들인 뒤 에러 정정한 다음 다시 상기 메모리에 저장하며, 호스트의 요구에 응답하여 상기 메모리로부터 에러 정정된 데이터를 읽어내서 상기 호스트로 전송하는 컴팩트 디스크 롬 구동장치에서 데이터 처리 시작주소를 지정하는 장치에 있어서, 동일 데이터 블록에 대하여 순차적으로 이루어지는 버퍼링, 에러 정정 및 전송 동작들의 천이 주기 정보를 제공하는 수단과, 임의의 데이터 블록에 대한 버퍼링 동작을 시작하기 전에 그 동작에 대한 시작주소를 설정하는 마이컴과, 버퍼링 시작주소 저장부와 에러 정정 시작주소 저장부 및 전송 시작주소 저장부를 직렬 연결하고, 각 동작 천이 주지가 도래할 때마다 상기 버퍼링 시작주소 저장부에는 상기 마이컴에 의해 설정되는 다음 블록 버퍼링 시작주소가 저장되며 상기 버퍼링 시작주소 저장부에 저장되어 있던 이전 블록에 대한 버퍼링 시작주소는 에러 정정 시작주소 저장부로 옮겨 저장되고 상기 에러 정정 시작주소 저장부의 시작주소는 전송 시작주소 저장부로 옮겨 저장되도록 하여 각 동작별 시작주소를 발생하는 주소발생로직으로 구성됨을 특징으로 하는 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920017442A KR0154990B1 (ko) | 1992-09-24 | 1992-09-24 | 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920017442A KR0154990B1 (ko) | 1992-09-24 | 1992-09-24 | 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940007679A KR940007679A (ko) | 1994-04-27 |
KR0154990B1 true KR0154990B1 (ko) | 1998-11-16 |
Family
ID=19340063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920017442A KR0154990B1 (ko) | 1992-09-24 | 1992-09-24 | 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0154990B1 (ko) |
-
1992
- 1992-09-24 KR KR1019920017442A patent/KR0154990B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940007679A (ko) | 1994-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010080966A (ko) | 에러 정정 및 검출용 신호 프로세서 | |
US4841513A (en) | Sequential buffer device | |
EP0036483B1 (en) | Information transfer between a main storage and a cyclic bulk memory in a data processing system | |
KR0154990B1 (ko) | 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 | |
US4747038A (en) | Disk controller memory address register | |
JP3313056B2 (ja) | Cd−romドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
US6697921B1 (en) | Signal processor providing an increased memory access rate | |
JPH07311708A (ja) | メモリカード | |
JPH06103225A (ja) | チェーン式dma方式及びそのためのdmaコントローラ | |
KR930008268B1 (ko) | 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터 | |
KR970022704A (ko) | Cd-rom 구동 시스템의 고속 메모리 제어회로 및 그 방법 | |
US6038692A (en) | Error correcting memory system | |
KR100298904B1 (ko) | 플래쉬메모리의 인터페이스 방법 | |
JP3304395B2 (ja) | データ転送装置及びデータ転送方法 | |
JP2004087027A (ja) | アクセス回路 | |
JP2849804B2 (ja) | メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法 | |
KR100190289B1 (ko) | Cd-rom의 데이터 버퍼링과 에러 정정 장치 및 그 방법 | |
JPH0736806A (ja) | Dma方式 | |
JPH0248725A (ja) | 記憶制御装置 | |
JPS6019023B2 (ja) | デ−タ処理装置 | |
JP2005050428A (ja) | 誤り訂正装置 | |
JPS60239970A (ja) | デ−タバツフア方式 | |
JPS59200328A (ja) | デ−タ転送回路を内蔵した中央処理装置 | |
JPH01307990A (ja) | バブルメモリ装置 | |
JPS63239549A (ja) | デ−タ・チエイニング制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080627 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |