KR0152946B1

KR0152946B1 - Multiple output timer

Info

Publication number: KR0152946B1
Application number: KR1019950021207A
Authority: KR
Inventors: 옥창효
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1995-07-19
Filing date: 1995-07-19
Publication date: 1998-10-15
Also published as: KR970007619A

Abstract

본 발명은 타이머에 관한 것으로, 특히 서로 카운팅 비트수가 다른 두 개 이상의 타이머를 토대로 동작시킴으로써 다양한 형태의 출력을 내도록 하는 다중 출력 타이머에 관한 것으로, 일반적으로는 국한된 카운팅 비트수를 사용하는 한 개의 타이머만을 사용하여 출력을 발생시키기 때문에 출력신호의 형태에 제약을 받게되어 다양한 형태의 출력을 발생시킬 수 없는 문제점이 있었으나, 본 발명에서는 서로 카운팅 비트수가 다른 두 개 이상의 타이머를 사용하여 그때 그때의 상황에 맞게 타이머를 선택하여 교대로 동작시킴으로써 다양한 형태의 출력신호를 들을 수 있는 효과가 있게된다.The present invention relates to a timer, and more particularly, to a multiple output timer for generating various types of outputs by operating based on two or more timers having different counting bits. In general, only one timer using a limited counting bit count is used. Since the output is generated, the output signal is restricted in the form of the output signal, so that various types of output cannot be generated. However, in the present invention, two or more timers having different counting bits are used to meet the situation. By selecting a timer and alternately operating it, it is possible to hear various types of output signals.

Description

Multiple output timer

제1도는 일반적인 타이머의 블럭도.1 is a block diagram of a general timer.

제2도는 본 발명 다중 출력 타이머의 블럭도.2 is a block diagram of a multi-output timer of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

200 : 모드 레지스터 210 : 제어부200: mode register 210: control unit

220 : 타이머부 221 : 제1타이머220: timer unit 221: first timer

222 : 제2타이머 230 : 데이터 버스222: second timer 230: data bus

본 발명은 타이머에 관한 것으로, 특히 서로 카운팅 비트수가 다른 두 개 이상의 타이머를 교대로 동작시킴으로써 다양한 형태의 출력을 내도록 하는 다중 출력에 관한 것이다.The present invention relates to a timer, and more particularly, to a multiple output for outputting various types of output by alternately operating two or more timers having different counting bits.

일반적인 타이머는 제1도에 도시된 바와같이, 모드 레지스터(100)로부터 타수의 동작제어신호(CTL)가 발생하면 그에따라 동작하여 카운트를 시작하는 가운터(110)와, 상기 카운터(110)를 원하는 시간만큼 동작시키기 위한 데이터 레지스터(130)와, 상기 카운터(110) 및 데이터 레지스터(130)의 출력값을 입력받아 이를 비교하여 그 값이 일치하면 인터럽트신호(IR)를 출력하는 비교부(120)와, 상기 비교부(120)에서 인터럽트신호(IR)가 발생하면 이를 입력받아 적당한 출력신호(OUT)를 발생하는 출력신호발생부(150)로 구성된다.As shown in FIG. 1, the general timer operates the counter 110 to start counting when the operation control signal CTL is generated from the mode register 100. Comparator 120 for receiving the data register 130 and the output value of the counter 110 and the data register 130 to operate for a desired time, and compares them and outputs an interrupt signal (IR) if the values match. And an output signal generator 150 that receives the interrupt signal IR when the comparator 120 generates the appropriate output signal OUT.

이와같이 구성된 일반적인 타이머를 상세히 설명한다.The general timer thus configured will be described in detail.

모드 레지스터(100)에서 타이머를 동작시키기 위한 동작제어신호(CTL)를 발생하면 카운터(110)는 이를 입력받아 카운트를 시작하게 되어 그 카운트된 값을 4비트의 신호로 비교부(120)에 인가하게 된다.When the mode register 100 generates an operation control signal CTL for operating the timer, the counter 110 receives the input and starts counting, and applies the counted value to the comparator 120 as a 4-bit signal. Done.

이때, 데이타 레지스터(130)는 미리 데이터 버스(14)를 통해 상기 카운터(110)를 원하는 시간만큼 동작시키기 위한 4비트의 데이터를 입력받아 기 저장하고 있다가 상기 카운터(11)가 동작되면 구동되어 그 데이터값을 4비트의 형태로 비교부(12)에 인가한다.In this case, the data register 130 receives and stores 4 bits of data for operating the counter 110 for a desired time through the data bus 14, and is driven when the counter 11 is operated. The data value is applied to the comparator 12 in the form of 4 bits.

한편, 상기 비교부(120)는 카운터(11) 및 데이터 레지스터(130)의 출력을 입력받아 이를 비교하여 그 값이 일치하면 인터럽트신호(IR)를 발생하게되며, 출력신호발생부(150)는 상기 비교부(120)에서 인터럽트신호(IR)가 인가되면 그에 적당한 출력신호(OUT)를 발생하게 된다.On the other hand, the comparator 120 receives the outputs of the counter 11 and the data register 130 and compares them to generate an interrupt signal (IR) when the values match, the output signal generator 150 When the interrupt signal IR is applied from the comparator 120, an appropriate output signal OUT is generated.

그런데, 이같은 경우에 국한된 카운팅 비트수를 사용하는 한 개의 타이머만을 사용하여 출력을 발생시키기 때문에 출력신호의 형태에 제약을 받게되어 다양한 형태의 출력을 발생시킬 수 없는 문제점이 있었다.However, in this case, since the output is generated using only one timer using the limited number of counting bits, there is a problem in that the output signal is restricted and the output of various types cannot be generated.

따라서, 본 발명은 이러한 문제점을 감안하여, 서로 카운팅 비트수가 다른 두 개 이상의 타이머를 사용하여 원하는 출력형태에 맞게 이를 교대로 동작시킴으로써 다양한 형태의 출력신호를 얻게하는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.Accordingly, the present invention has been made in view of the above-described problems, and has an object to obtain various types of output signals by alternately operating two or more timers having different counting bits to suit a desired output type. The present invention having will be described in detail.

제2도는 본 발명 다중 출력 타이머의 블록도로서 이에 도시한 바와같이, 모드 레지스터(200)로부터 동작제어신호(CTL)가 발생되면 이를 인가받아 동작하여 타이머부(220)로 타이머 선택신호(SEL)를 출력하며, 상기 타이머부(220)로부터 인터럽트신호(IR)를 인가받아 타이머선택신호(SEL)를 제어하는 제어부(210)와 상기 제어부(210)에서 타이머선택신호(SEL)가 인가되면 그에따라 서로 카운팅 비트수가 다른 두 개의 타이머(221)(222)중 하나가 선택되어 상기 모드 레지스터(200)의 제어신호(CTL)에 의해 카운트를 시작하며 기 설정시간이 지나면 인터럽트신호(IR) 및 출력신호(OUT1)(OUT2)를 출력하는 타이머부(220)로 구성한다.2 is a block diagram of the multi-output timer of the present invention, as shown in the figure, when the operation control signal (CTL) is generated from the mode register 200 is applied to operate the timer selection signal (SEL) to the timer unit 220 The controller 210 receives the interrupt signal IR from the timer unit 220 and controls the timer selection signal SEL, and when the timer selection signal SEL is applied from the controller 210 accordingly. One of two timers 221 and 222 having different counting bits is selected to start counting by the control signal CTL of the mode register 200. When the preset time passes, the interrupt signal IR and the output signal are passed. The timer unit 220 outputs (OUT1) (OUT2).

이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.The operation and effects of the present invention configured as described above will be described in detail.

모드 레지스터(200)에서 타이머를 동작시키기 위한 동작제어신호(CTL)를 발생하면 제어부(210)에서는 이를 인가받아 타이머부(220)의 두 개의 타이머(221)(22)중 어느것을 먼저 구동시킬것인지를 결정한 다음 그에따른 타이머 선택신호(SEL)를 타이머부(220)로 인가한다.When the operation control signal CTL for operating the timer is generated in the mode register 200, the control unit 210 receives this, which of the two timers 221 and 22 of the timer unit 220 is to be driven first. Next, the timer select signal SEL is applied to the timer unit 220.

만일, 타이머부(220)의 제1타이머(221)가 상기 타이머 선택신호(SEL)에 의해 먼저 선택된 후 모드 레지스터(200)의 제어신호(CTL)에 의해 카운트를 시작한 다면 미리 데이터 버스(230)를 통해 원하는 시간만큼 동작시키기 위한 데이터를 입력받아 기 저장하고 있다가 카운트한 값과 비교하여 그 값이 일치하면 제어부(210)로 인터럽트 신호(IRI)를 출력함과 아울러 출력신호(OUT1)를 출력하게 된다.If the first timer 221 of the timer unit 220 is first selected by the timer selection signal SEL and then starts counting by the control signal CTL of the mode register 200, the data bus 230 may be used in advance. Receives data for operating for a desired time and stores it, compares it with the counted value, and if the value is matched, outputs the interrupt signal IRI to the controller 210 and outputs the output signal OUT1. Done.

이때, 제2타이머(222)는 정지상태로 있게된다.At this time, the second timer 222 is in a stopped state.

또한, 상기 제어부(210)는 타이머부(220)의 제1타이머(221)로부터 인터럽트 신호(IRI)가 입력되면 제2타이머(222)를 선택하는 타이머 선택신호(SEL)를 출력하여 제2타이머(222)를 선택하며, 이로써 제2타이머(222)는 모드 레지스터(200)의 제어신호(CTL)에 의해 카운트를 시작하게 되고, 제1타이머(221)가 동작할때와 같이 미리 데이터 버스(230)를 통해 원하는 시간만큼 동작시키기 위한 데이터를 입력받아 기 저장하고 있다가 카운트한 값과 비교하여 그 값이 일치하면 제어부(210)로 인터럽트 신호(IR2)를 츨력함과 아울러 출력신호(OUT2)를 출력하게 된다.In addition, when the interrupt signal IRI is input from the first timer 221 of the timer unit 220, the controller 210 outputs a timer selection signal SEL for selecting the second timer 222 to output a second timer. In this case, the second timer 222 starts counting by the control signal CTL of the mode register 200. The second timer 222 starts counting the data bus in advance, such as when the first timer 221 operates. After receiving and storing data for operating for a desired time through 230, and comparing the counted value with the counted value, the controller 210 outputs the interrupt signal IR2 to the control unit 210 and outputs the output signal OUT2. Will print

이때 제1타이머(221)는 동작을 하지 않게 되고, 상기 제어부(210)는 계속 이와같은 과정을 반복할 수 있도록 타이머 제어신호(SEL)를 출력하게 된다.In this case, the first timer 221 does not operate, and the controller 210 outputs a timer control signal SEL so that the process can be repeated.

한편, 상기 타이머부(220)의 타이머는 서로 카운트 비트수가 다른 타이머 즉, 4비트, 8비트, 16비트, 32비트등의 카운트 비트의 타이머를 사용할 수 있으며, 또한 타이머 개수 또한 여러개를 연결하여 사용할 수 있다.Meanwhile, the timer of the timer unit 220 may use a timer having a different count bit, that is, a timer having a count bit such as 4 bits, 8 bits, 16 bits, 32 bits, and the like. Can be.

이로써, 서로 카운팅 비트수가 다른 두 개 이상의 타이머를 사용하여 그때 그때의 상황에 맞게 타이머를 선택하여 교대로 동작시킴으로써 다양한 형태의 출력신호를 얻을 수 있는 효과가 있게된다.Thus, by using two or more timers having different counting bits, the timers may be alternately selected and operated according to the situation, thereby obtaining various types of output signals.

Claims

When an operation control signal is generated from the mode register, the controller receives the operation control signal and outputs a timer selection signal to the timer unit. The control unit controls the timer selection signal by receiving the interrupt signal from the timer unit, and when the timer selection signal is applied from the control unit. Accordingly, one of two timers having different counting bits is selected to start counting by the control signal of the mode register, and comprises a timer unit for outputting an interrupt signal and an output signal after a predetermined time. Output timer.

The multiple output timer of claim 1, wherein the timer unit may use two or more timers.