KR0151930B1 - 적응 필터를 구비한 신호 수신 시스템 - Google Patents

적응 필터를 구비한 신호 수신 시스템 Download PDF

Info

Publication number
KR0151930B1
KR0151930B1 KR1019950001971A KR19950001971A KR0151930B1 KR 0151930 B1 KR0151930 B1 KR 0151930B1 KR 1019950001971 A KR1019950001971 A KR 1019950001971A KR 19950001971 A KR19950001971 A KR 19950001971A KR 0151930 B1 KR0151930 B1 KR 0151930B1
Authority
KR
South Korea
Prior art keywords
signal
level
delay
circuit
error
Prior art date
Application number
KR1019950001971A
Other languages
English (en)
Other versions
KR950024421A (ko
Inventor
슈조 야나기
아끼히사 우시로까와
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼 가이샤 filed Critical 가네꼬 히사시
Publication of KR950024421A publication Critical patent/KR950024421A/ko
Application granted granted Critical
Publication of KR0151930B1 publication Critical patent/KR0151930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

다수의 필터 계수를 가지며 필터링 신호를 발생하는 적응 필터와, 그 필터링된 신호의 지연된 지연 신호를 이용하여 지연 검파 동작을 실행하는 지연 검파회로 및, 오차 신호를 발생하는 오차 신호 발생 회로를 구비하는 신호 수신 시스템에 있어서, 상기 적응 필터는 오차 신호에 따라 다수의 필터 계수를 조정한다. 오차 신호 제어 회로는 임계값을 가지며 지연 신호가 임계값보다 더 큰 신호값을 가질때만 오차 신호를 적응 필터에 공급한다.

Description

적응 필터를 구비한 신호 수신 시스템
제1도는 통상의 신호 수신 시스템을 도시한 블럭도.
제2도는 본 발명의 양호한 실시예에 따른 신호 수신 시스템을 도시한 블럭도.
제3도는 제2도에 설명된 적응 필터를 도시한 블럭도.
제4도는 제2도에 설명된 오차 신호 제어 회로를 도시한 블럭도.
제5도는 제4도에 설명된 판단 회로를 도시한 블럭도.
제6도는 제5도에 설명된 레벨 변화 속도 검출 회로를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
12 : 적응 필터 13 : 지연 검파 회로
20 : 오차 신호 제어 회로
[발명의 배경]
본 발명은 적응(adaptive) 필터 및 지연 검파 회로를 구비하는 신호 수신 시스템에 관한 것이다.
일반적으로, 이러한 신호 수신 시스템은 복조 회로, 적응 필터, 지연 검파회로, 및 오차 신호 발생 회로로 구성된다. 복조 회로는 수신된 회로를 복조한다. 그 수신 신호는 전송 경로를 통해 반송파에 의해 반송된다. 전송 경로는 시간에 따라 변하는 전송 특성을 갖는다. 적응 필터는 고속 적응 알고리즘을 이용하여 전송 특성의 보상 동작을 실행하고 필터링된 신호를 발생한다. 지연 검파 회로는 공지된 방식으로 지연 검파 동작을 실행한다. 지연 검파 동작에 있어서, 지연 신호는 그 필터링 신호를 이용하여 발생된다. 즉, 지연 신호는 그 필터링된 신호가 1심볼 지속 기간(duration)만큼 지연되는 지연 동작으로부터 유도된다. 지연 신호는 반송파 위상의 기준으로서 역할한다. 지연 검파 동작은 필터링된 신호 및 지연신호를 이용하여 실행된다.
지연 검파 동작의 결과로서, 지연 검파 회로는 반송파의 위상에 동기된 동기 신호를 발생한다. 오차 신호 발생 회로는 소정의 기준 신호와 동기 신호간의 오차를 나타내는 오차 신호를 발생한다. 적응 필터에 오차 신호가 공급되며 이 적응 필터에서는 오차의 제곱 평균 평방근이 최소값이 되도록 오차 신호에 따라 다수의 필터 계수를 조정한다.
이러한 신호 수신 시스템에서, 지연 신호가 제로에 근접한 아주 작은 값을 가질 때, 그 지연 신호에 포함된 위상 정보는 매우 감소한다. 이것은 동기 신호의 신뢰성이 떨어짐을 의미한다. 이 경우, 동기 신호의 신뢰성이 떨어지기 때문에 그 오차 신호의 오차가 커지는 현상이 발생한다. 결과적으로, 다수의 필터 계수는 오차만큼 갱신되어야 한다. 오차가 고속으로 수렴하는 고속 적응 알고리즘에 있어서, 다수의 필터 계수의 갱신이 오차 신호의 오차에 매우 의존하므로, 상기 현상의 발생시에 수렴의 고속화에 지장이 있다.
[발명의 개요]
본 발명은 적응 필터의 다수의 필터 계수의 잘못된 갱신을 방지할 수 있는 신호 수신 시스템을 제공하는 것을 목적으로 한다.
본 발명의 또다른 목적은 설명이 진행됨에 따라 더욱 분명해질 것이다.
본 발명의 요지를 설명함에 있어서, 신호 수신 시스템이 수신 신호를 복조신호로 복조시키는 복조 회로를 구비함을 이해할 수 있다. 수신 신호는 반송파에 의해 반송된 것으로서, 전송 특성을 갖는 전송 경로를 통해 전파된다. 신호 수신 시스템은, 상기 복조 회로에 접속되고 다수의 필터 계수를 가지며 고속 적응 알고리즘에 의해 전송 특성의 보상 동작을 실행함으로써 필터링된 신호를 발생하는 적응 필터와, 상기 적응 필터에 접속되며 상기 필터링된 신호가 지연된 제1지연 신호에 의해 지연 검파 동작을 실행하는 지연 검파 회로를 또한 구비한다. 지연 검파 회로는 반송파의 위상에 동기된 동기 신호를 발생한다. 이 지연 검파 회로에 접속된 오차 신호 발생 회로는 소정의 기준 신호와 동기 신호간의 오차를 나타내는 오차 신호를 발생한다. 또한, 적응 필터에는 상기 오차 신호가 제공되며 이 오차 신호에 따라 다수의 계수를 조정하여 그 오차 신호가 최소한의 오차를 갖도록 한다.
본 발명에 따라, 입력 수신 시스템은 또한 지연 검파 회로 및 오차 신호 발생 회로에 접속되고 임계값을 갖는 오차 신호 제어 회로를 구비하여, 오차 신호의 적응 필터로의 공급을 제어한다. 오차 신호 제어 회로는 제1지연 신호가 임계값보다 큰 신호값을 가질때, 상기 적응 필터에 오차 신호를 공급하고, 제1지연 신호가 임계값보다 크지 않은 신호값을 가질 때, 오차 신호의 공급을 중단한다.
[양호한 실시예의 설명]
제1도에 있어서, 본 발명의 이해를 돕기 위해 우선 통상의 신호 수신 시스템에 관하여 설명하고 있다. 신호 수신 시스템은 복조 회로(11), 적응 필터(12), 지연 검파 회로(13), 및 오차 신호 발생 회로(14)를 구비한다. 복조 회로(11)는 입력 단자(15)를 통해 수신 신호를 수신하며 그 수신 신호를 복조한다. 수신 신호는 전송 경로를 통해 반송파에 의해 반송된다.
전송 경로는 시간에 따라 변하는 전송 특성을 갖는다. 즉, 수신 신호는 시간에 따라 변화하는 수신 신호 레벨을 갖는다. 하기 상세히 설명된 바와 같이, 적응 필터(12)는 다수의 필터 계수를 가지며 고속 적응 알고리즘을 이용하여 전송 특성의 보상 동작을 실행한다. 보상 동작의 결과로서, 적응 필터(12)는 필터링된 신호를 발생한다.
지연-검파 회로(13)는 공지된 방식으로 지연 검파 동작을 실행한다. 지연 검파 회로(13)에 있어서, 지연 신호는 필터링된 신호를 이용하여 발생된다. 즉, 지연 신호는 필터링된 신호가 1 심볼 지속 기간만큼 지연되는 지연 동작으로부터 유도된다. 지연 신호는 반송파 위상의 기준으로서 역할 한다. 지연 검파 동작은 상기 필터링된 신호 및 지연된 신호에 의해 실행된다.
지연 검파 동작의 결과로서, 지연 검파 회로(13)는 반송파 위상에 동기된 동기 신호를 발생한다. 오차 신호 발생 회로(14)는 소정의 기준 신호와 동기 신호간의 오차를 나타내는 오차 신호를 발생한다. 오차 신호는 적응 필터(12)에서의 다음의 다수의 필터 계수들을 갱신하는데 이용된다. 이러한 목적을 위해, 적응 필터(12)에는 오차 신호가 공급되며 그 오차 신호에 따라 다수의 필터 계수를 조정하여 오차의 제곱 평균 평방근이 최소값이 되게 한다. 고속 적응 알고리즘을 이용하여, 오차는 고속으로 수렴될 수 있다.
상기 언급된 신호 수신 시스템에 있어서, 그 지연 신호가 제로에 근접하는 매우 작은 값을 가질 때, 지연 신호에 포함된 위상 정보는 매우 감소한다. 이것은 지연 검파 회로(13)로부터 전송된 동기 신호가 신뢰성이 떨어짐을 의미한다. 이 경우, 동기 신호가 신뢰성이 떨어지기 때문에 오차 신호의 오차는 커지게 되는 현상이 발생한다. 결과적으로, 다수의 필터 계수는 오차만큼 갱신되어야 한다. 고속 적응 알고리즘에 있어서, 다수의 필터 계수 갱신은 그 오차 신호의 오차에 크게 의존하므로, 상기 현상의 발생시에 수렴의 고속화에 지장이 있다.
제2도에 있어서, 본 발명의 양호한 실시예에 따른 신호 수신 시스템이 설명될 것이다. 신호 수신 시스템은 오차 신호 제어 회로(20)이외에는 동일 도면부호로 지정된 유사한 부분으로 구성된다. 실시예에서, PSK(위상 전이 키잉) 변조신호가 수신 신호의 예로서 이용된다. 복조 회로(11)는 입력 단자(15)를 통해 수신 신호를 수신하며 그 수신 신호를 복조 신호로 복조한다.
더욱 분명하게는, 적응 필터(12)는 1 내지 M(양의 정수)개의 계수를 갖는다. 적응 필터(12)는 고속 적응 알고리즘을 이용하여 전송 특성의 보상 동작을 실행한다. 고속 적응 알고리즘의 예로서, RLS(recursive least square) 알고리즘이 이용된다. 이러한 적응 필터는 1987년 9월 적응 필터의 소개라는 제목으로 시몬 헤이긴에 의해 발표되고 겐다이 고가꾸샤에 의한 기사에 개시되어 있다. 보상 동작의 결과로서, 적응 필터(12)는 필터링된 신호를 발생한다.
지연 검파 회로(13)는 제1지연 회로(13-1) 및 적산(integrating) 회로(13-2)를 구비하여 공지된 방식으로 지연 검파 동작을 실행한다. 제1지연 회로(13-1)에는 필터링된 신호가 공급되며, 그 필터링된 신호에 제1지연 지속 기간을 부여한다. 제1지연 지속 기간은 그 수신 신호의 1심볼 지속 기간과 동일하다. 제1지연 회로(13-1)는 제1지연 지속 기간을 갖는 제1지연 신호를 적산 회로(13-2) 및 오차 신호 제어 회로(20)에 전송한다. 제1지연 신호는 반송파 위상의 기준으로서 역할하며 벡터 공간에 정의된 신호값을 갖는다.
적산 회로(13-2)는 상기 필터링된 신호와 제1지연 신호를 적산한다. 지연 검파 동작의 결과로서, 지연 검파 회로(13)는 반송파 위상에 동기된 동기 신호를 발생한다. 오차 신호 발생 회로(14)는 소정의 기준 신호와 동기 신호간의 오차를 나타내는 오차 신호를 발생시킨다. 오차 신호는 적응 필터(12)에서 다음의 1 내지 M번째 필터 계수를 갱신하기 위한 것이다.
오차 신호 제어 회로(20)는 오차 신호 및 제1지연 신호가 제공되며 임계값을 갖는다. 오차 신호 제어 회로(20)는 제1지연 신호가 임계값보다 큰 신호값을 갖는지의 여부를 결정한다. 오차 신호 제어 회로(20)는 신호값이 임계값보다 클 때 적응 필터(12)에 오차 신호를 전송한다. 신호값이 임계값보다 크지 않을 때, 오차 신호 제어 회로(20)는 적응 필터(12)로의 오차 신호 공급을 중단한다. 이리하여, 단지 제1지연 신호의 신호값이 임계값보다 클때만, 1 내지 M개의 필터 계수들은 그 오차 신호에 따라 조정 또는 갱신되어 오차의 제곱 평균 평방근이 최소값이 된다.
제1지연 신호가 매우 작은 신호값을 갖는다면, 그 제1지연 신호내에 포함된 위상 -정보는 매우 감소한다. 이 경우, 그 필터링된 신호가 바른 정보를 가질때 조차도 그 동기 신호의 신호값은 매우 작아진다. 이것은 오차 신호가 큰 값을 갖는 현상을 야기시킨다. 그러나, 오차 신호 제어 회로(20)는 제1지연 신호가 임계값보다 크지 않은 신호값을 가지므로 그 적응 필터(12)에 오차 신호의 공급을 중단한다. 이 경우, 1 내지 M개의 필터 계수의 갱신 동작은 실행되지 않는다. 따라서, 1 내지 M개의 필터 계수의 잘못된 갱신 동작을 방지할 수 있다.
RLS 알고리즘이 고속 적응 알고리즘으로서 이용된 경우, 1 내지 M개의 필터 계수중의 한 갱신값은 다음과 같이 주어진다. 즉, h(n)=h(n-1)+k(n)·η(n)이다. 여기서 h(n-1)은 갱신 이전의 필터 계수이며, k(n)은 이득 벡터이며, η(n)은 오차 신호의 오차이다. 이러한 RLS 알고리즘은 상기 언급된 기사에 개시되어 있다. RLS 알고리즘은 LMS(least mean square) 알고리즘에 비해, 초기의 풀-인(pull-in) 처리에서의 오차 신호의 오차에 대처하여 큰 변동의 필터 계수들을 갖는다. 이것은 필터 계수의 잘못된 갱신을 방지함으로써 고속 수렴할 수 있음을 의미한다.
제3도에 있어서, 적응 필터(12)에 관하여 설명될 것이다. 예를 들어, 적응 필터(12)는 1 내지 M개의 탭을 갖는 가로형 필터에 의해 구현될 수 있다. 적응 필터(12)는 1 내지 M개의 지연 유닛(20-1 내지 20-M), 1 내지 M개의 승산기(21-1 내지 21-M), 가산기(23), 및 알고리즘 실행 유닛(24)으로 구성된다. 1 내지 M개의 지연 유닛(20-1 내지 20-M)은 각각 지연 시간 지속 기간 T를 제공하기 위한 것이다. 실시예에서, 지연 시간 지속 기간 T는 1 샘플링 시간 지속 기간과 동일하다.
알고리즘 실행 유닛(24)은 그 오차 신호에 응답하여 RLS 알고리즘을 실행하기 위한 것이며, 다수의 필터 계수군을 기억하기 위한 메모리를 구비하며 각각의 필터 계수는 그 오차에 대응하며 1 내지 M개의 필터 계수로 구성된다.
제3도에 있어서, 제1지연 유닛(20-1)에는 복조 회로(11)로부터의 복조신호가 필터의 입력 신호로서 공급된다. 시간이 n인 순간에, 필터 입력 신호는 u(n)으로 나타낸다. 제1승산기(21-1)는 필터 입력 신호 u(n)와 제1필터 계수 h1(n)을 승산하여 제1승산 신호 u(n)h1(n)을 나타낸다. 제1승산 신호는 가산기(23)에 공급된다. 제1지연 유닛(20-1)은 지연 시간 지속 기간 T를 필터 입력신호에 부여하며 u(n-1)로 나타낸 제1지연 필터 신호를 발생한다. 제2승산기(21-2)는 제1지연 필터 신호와 제2필터 계수 h2(n)를 승산하여 제2승산 신호 u(n-1)h2(n)을 나타낸다. 제2승산 신호는 가산기(23)에 공급된다.
마찬가지로, M번째 지연 유닛(20-M)에는 (M-1)번째 지연 필터 신호인 n(n-M+1)이 공급되며 M번째 지연 필터 신호인 n(n-M)을 발생한다. M번째 승산기(21-M)는 M번째 지연 필터 신호 u(n-M)과 M번째 필터 계수 hM(n)를 승산하여 M번째 승산 신호인 u(n-M)hM(n)을 나타낸다. M번째 승산 신호는 가산기(23)에 공급된다. 가산기(23)는 1 내지 M번째 승산 신호를 가산하여 가산된 신호를 다음과 같이 발생한다.
가산된 신호는 지연 검파 회로(13)에 공급된다.
알고리즘 실행 유닛(24)에는 오차 신호 발생 회로(14)로부터 오차 신호 η(n)가 공급된다. 이 오차 신호에 응답하여 알고리즘 실행 유닛(24)은 RLS 알고리즘을 실행하며 1 내지 M번째 필터 계수 h1(n) 내지 hM(n)을 1 내지 M번째 필터 계수 h1(n+1) 내지 hM(n+1)으로 각각 갱신한다. 1 내지 M번째 승산기(21-1 내지 21-M)는 1 내지 M번째 필터 계수 h1(n+1) 내지 hM(n+1)에 따라 각각 연산을 실행한다.
제4도에 있어서, 오차 신호 제어 회로(20)가 설명될 것이다. 오차 신호 제어 회로(20)는 제1레벨 검출 회로(26) 및 판단 회로(27)를 구비한다. 제1레벨 검출 회로(26)에는 제1지연 회로(13-1)로부터 제1지연 신호가 공급되며, 제1지연 신호의 진폭 레벨을 신호값으로서 검출한다. 제1레벨 검출 회로(26)는 그 진폭 레벨을 나타내는 제1검출 레벨 신호를 판단 회로(27)에 전송한다. 판단회로(27)에는 제1검출 레벨 신호 및 오차 신호가 공급된다. 판단 회로(27)는 제로에 근접하는 임계값을 소정의 임계 레벨로서 가지며 상기 진폭 레벨이 소정의 임계 레벨보다 큰지의 여부를 판단한다. 판단 회로(27)는 진폭 레벨이 소정의 임계레벨보다 클 때 그 적응 필터(12)에 오차 신호를 공급한다. 판단 회로(27)는 그 진폭 레벨이 소정의 임계 레벨보다 크지 않을 때 오차 신호의 공급을 중단한다. 즉, 판단 회로(27)는 진폭 레벨이 소정의 임계 레벨보다 크지 않을 때 제로값을 갖는 신호를 전송한다. 입력 단자(15)를 통해 수신 신호가 판단 회로(27)에 공급되는 것이 바람직하다.
수신 신호는 판단 회로(27)에서의 소정의 임계 레벨을 변경하는데 이용될 수 있다. 즉, 소정의 임계 레벨은 그 수신 신호의 수신 신호 레벨의 변화에 따라 조정될 수도 있다.
이것은 수신 신호의 수신 신호 레벨이 시간에 따라 변화하기 때문이다. 이른바, 소정의 임계 레벨은 그 수신 신호가 크게 변할 때 바람직하지 못한 레벨이 될 수도 있다. 이런 이유로 하여, 그 임계 레벨은 그 수신 신호 레벨에 따라 변화되는 것이 바람직하다.
제5도에 있어서, 판단 회로(27)는 레벨 변화 속도 검출 회로(27-1), 메모리(27-2), 임계 레벨 판단 회로(27-3), 및 오차 신호 판단 회로(27-4)로 구성된다. 레벨 변화 속도 검출 회로(27-1)에는 수신 신호가 공급되며 소정 시간 지속기간 T1에서 그 수신 신호 레벨의 레벨 변화 속도를 검출한다. 레벨 변화 속도 검출 회로(27-1)는 레벨 변화 속도를 나타내는 검출 속도 신호를 발생한다.
실시예에서, 수신 신호 레벨의 레별 변화 속도는 다수의 범위로 분류된다. 메모리(27-2)는 다수의 범위에 대응하는 다수의 임계 레벨을 저장한다. 임계 레벨 판단 회로(27-3)는 검출 속도 신호의 레벨 변화 속도에 따라 다수의 임계 레벨중의 한 레벨을 그 판단된 임계 레벨로서 판단하기 위한 것이다. 즉, 임계 레벨 판단회로(27-3)는 검출된 속도 신호의 레벨 변화 속도를 포함하는 다수의 범위에 대응하는 다수의 임계 레벨중의 한 레벨을 메모리(27-2)로부터 판독한다. 임계 레벨 판단 회로(27-3)는 판단 임계 레벨을 나타내는 판단 레벨 신호를 전송한다. 이리하여, 임계 레벨은 그 수신 신호 레벨에 따라 변화된다.
오차 신호 판단 회로(27-4)에는 제1지연 신호의 진폭 레벨을 나타내는 제1검출 레벨 신호, 오차 신호, 및 판단 레벨 신호가 공급된다. 판단 레벨 신호가 공급된 오차 신호 판단 회로(27-4)는 제1지연 신호의 진폭 레벨이 그 판단된 임계 레벨보다 큰지의 여부를 판단한다. 오차 신호 판단 회로(27-4)는 진폭 레벨이 그 판단된 임계 레벨보다 크지 않을 때 오차 신호의 공급을 중단한다.
제6도에 있어서, 레벨 변화 속도 검출 회로(27-1)는 제2레벨 검출 회로(30), 제2지연 회로(31) 및 레벨 변화 검출 회로(32)를 구비한다. 제2레벨 검출 회로(30)에는 입력 단자(15)를 통해 수신 신호가 공급된다. 제2레벨 검출회로(30)는 수신 신호 레벨을 검출하며 그 수신 신호 레벨을 나타내는 제2검출 레벨 신호를 발생한다. 제2지연 회로(31)는 레벨 변화 속도 검출 회로(27-1)와 관련하여 소정의 시간 지속 기간 T1과 동일한 지연을 제2검출 레벨 신호에 부여하기 위한 것이다. 제2지연 회로(31)는 소정의 시간 지속 기간 T1의 지연을 갖는 제2지연 신호를 레벨 변화 검출 회로(32)에 공급한다. 제2검출 레벨 신호 및 제2지연 신호가 공급된 레벨 변화 검출 회로(32)는 제2검출 레벨 신호와 제2지연 신호간의 레벨차를 검출하여, 레벨차를 나타내는 레벨차 신호를 검출 속도 신호로서 임계 레벨 판단 회로(27-3)에 공급한다.
본 발명이 그 양호한 실시예와 관련하여 설명되고 있으며, 당업자들은 본 발명을 여러 다른 방식으로 용이하게 적용할 수 있다. 예를 들어, 수신 신호가 PSK 변조 신호인 것으로 하여 설명되었을지라도, 본 발명에 따른 신호 수신 시스템은 DPSK(4분 위상 전이 키잉)변조 변화와 같은 다른 변조 신호에 적용될 수 있다.

Claims (5)

  1. 반송파에 의해 반송되며 전송 특성을 갖는 전송 경로를 통해 전파되는 수신 신호를 복조 신호로 복조하는 복조 회로와, 상기 복조 회로에 접속되고 다수의 필터 계수를 가지며 고속 적응 알고리즘을 이용하여 상기 전송 특성의 보상 동작을 실행함으로써 필터링 신호를 발생하는 적응 필터와, 상기 적응 필터에 접속되어 상기 필터링 신호의 지연된 제1지연 신호를 이용하여 지연 검파 동작을 실행하며 상기 반송파의 위상에 동기된 동기 신호를 발생하는 지연 검파 회로 및, 상기 지연 검파 회로에 접속되어 소정의 기준 신호와 상기 동기 신호간의 오차를 나타내는 오차 신호를 발생하는 오차 신호 발생 회로를 구비하며, 상기 적응 필터에는 상기 오차 신호가 공급되며 상기 오차 신호에 따라 상기 다수의 필터 계수를 조정하여 상기 오차 신호가 최소의 오차를 갖게 되는 신호 수신 시스템으로, 상기 지연 검파 회로 및 상기 오차 신호 발생 회로에 접속되고 임계값을 가지며 상기 적응 필터로의 상기 오차 신호 공급을 제어하는 오차 신호 제어 회로를 더 구비하며, 상기 오차 신호 제어 회로는 상기 제1지연 신호가 상기 임계값보다 더 큰 신호값을 가질 때 상기 오차 신호를 상기 적응 필터에 공급하며, 상기 제1지연 신호가 상기 임계값보다 크지 않은 신호값을 가질 때 상기 오차 신호의 공급을 중단하는 신호 수신 시스템.
  2. 제1항에 있어서, 상기 지연 검파 회로는 상기 적응 필터에 접속되어 상기 필터링 신호에 1 심볼 지속 기간(duration)과 동일한 지연을 부여함으로써 상기 제1지연 신호를 발생하는 제1지연 회로 및, 상기 적응 필터 및 상기 제1지연 회로에 접속되어 상기 필터링 신호와 상기 제1지연 신호를 적산함으로써 그 적산 신호를 상기 동기신호로서 발생하는 적산 회로를 구비하는 신호 수신 시스템.
  3. 제2항에 있어서, 상기 오차 신호 제어 회로는, 상기 제1지연 회로에 접속되어 상기 제1지연 신호의 진폭 레벨을 신호값으로서 검출함으로써, 상기 진폭 레벨을 나타내는 제1검출 레벨-신호를 발생하는 제1레벨 검출 회로 및, 상기 오차 신호 발생 회로 및 상기 제1레벨 검출 회로에 접속되고 상기 임계값을 임계 레벨로 가지며 상기 진폭 레벨이 상기 임계 레벨보다 큰지의 여부를 판단하는 판단 회로를 구비하며, 상기 판단 회로는 상기 진폭 레벨이 상기 임계 레벨보다 클 때 상기 오차 신호를 상기 적응 필터에 공급하며, 상기 진폭 레벨이 상기 임계 레벨보다 크지 않을 때 상기 오차 신호의 공급을 중단하는 신호 수신 시스템.
  4. 제3항에 있어서, 상기 수신 신호는 시간에 따라 변화하는 수신 신호 레벨을 가지며, 상기 판단 회로는, 상기 수신 신호가 공급되고 소정의 시간 지속 기간에서 상기 수신 신호 레벨의 레벨 변화 속도를 검출하여 다수의 범위로 분류된 상기 레벨 변화 속도를 나타내는 검출 속도 신호를 발생하는 레벨 변화 속도 검출 회로와, 각각 상기 다수의 범위에 대응하는 다수의 임계 레벨을 저장하는 메모리와, 상기 레벨 변화 속도 검출 회로 및 상기 메모리에 접속되며 상기 레벨 변화 속도에 따라 상기 메모리를 액세스함으로써 상기 다수의 임계 레벨중의 한 레벨을 판단 임계 레벨로서 판단하고, 상기 판단 임계 레벨을 나타내는 판단 레벨 신호를 발생하는 임계 레벨 판단회로 및, 상기 오차 신호 발생 회로, 상기 제1레벨 검출 회로, 상기 임계 레벨 판단 회로에 접속되어 상기 제1지연 신호의 상기 진폭 레벨이 상기 판단 임계 레벨보다 큰지의 여부를 판단하며, 상기 진폭 레벨이 상기 판단 임계 레벨보다 클 경우 상기 적응 필터에 상기 오차 신호를 공급하고, 상기 진폭 레벨이 상기 판단 임계 레벨보다 크지 않을 경우 상기 오차 신호의 공급을 중단하는 오차 신호 판단 회로를 구비하는 신호 수신 시스템.
  5. 제4항에 있어서, 상기 레벨 변화 속도 검출 회로는 상기 수신 신호가 공급되며 그 수신 신호레벨을 검출하여 수신 신호 레벨을 나타내는 제2검출 레벨 신호를 발생하는 제2레벨 검출 회로와, 상기 제2검출 레벨 신호에 상기 소정의 시간 지속 기간 지연을 부여하여 상기 소정의 시간 지속 기간 지연이 있는 제2지연 신호를 발생하는 제2지연 회로 및, 상기 제2레벨 검출 회로 및 상기 제2지연 회로에 접속되며 상기 제2검출 레벨 신호와 상기 제2지연 신호간의 레벨 차를 검출하여 상기 검출 속도 신호로서 레벨 차 신호를 발생하는 레벨 변화 검출 회로를 구비하는 신호 수신 시스템.
KR1019950001971A 1994-01-28 1995-01-27 적응 필터를 구비한 신호 수신 시스템 KR0151930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6008212A JP2785858B2 (ja) 1994-01-28 1994-01-28 高速制御適応フィルタを用いた受信方式
JP94-8212 1994-01-28

Publications (2)

Publication Number Publication Date
KR950024421A KR950024421A (ko) 1995-08-21
KR0151930B1 true KR0151930B1 (ko) 1998-12-15

Family

ID=11686935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001971A KR0151930B1 (ko) 1994-01-28 1995-01-27 적응 필터를 구비한 신호 수신 시스템

Country Status (7)

Country Link
US (1) US5528627A (ko)
EP (1) EP0665654B1 (ko)
JP (1) JP2785858B2 (ko)
KR (1) KR0151930B1 (ko)
AU (1) AU682556B2 (ko)
CA (1) CA2141272C (ko)
DE (1) DE69526602T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692010A (en) * 1996-01-17 1997-11-25 Zenith Electronics Corporation Adaptive equalizer with impulse noise protection
JPH1028080A (ja) * 1996-07-12 1998-01-27 Nec Corp 低消費電力型通信用適応等化フィルタ
US6745218B1 (en) * 1999-03-16 2004-06-01 Matsushita Electric Industrial Co., Ltd. Adaptive digital filter
JP2001016284A (ja) 1999-07-01 2001-01-19 Nec Saitama Ltd 移動機用復調装置および移動機用復調方法
US6591282B1 (en) * 2000-04-05 2003-07-08 Oak Technology, Inc. Apparatus and method for a DC-Insensitive FIR filter for optical PRML channel
US7113556B1 (en) * 2000-08-18 2006-09-26 Texas Instruments Incorporated Reliable decision directed adaptation in a communication system employing forward error control
US7103098B2 (en) 2002-03-15 2006-09-05 Intel Corporation Adaptive receiver for multiplex/multi-access communications
JP3588092B2 (ja) * 2002-09-30 2004-11-10 松下電器産業株式会社 受信装置及びブラインド受信方法
JP6003467B2 (ja) * 2012-09-25 2016-10-05 株式会社Ｊｖｃケンウッド 無線通信装置、無線通信方法、及び無線通信プログラム
EP2987312B1 (en) * 2013-04-15 2020-08-19 Cerence Operating Company System and method for acoustic echo cancellation
JP2016140020A (ja) * 2015-01-29 2016-08-04 ラピスセミコンダクタ株式会社 受信装置及び受信装置の受信方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343041A (en) * 1980-04-03 1982-08-03 Codex Corporation Modem circuitry
US4791390A (en) * 1982-07-01 1988-12-13 Sperry Corporation MSE variable step adaptive filter
US4582075A (en) * 1982-12-20 1986-04-15 Disposable Toothbrush, Inc. Disposable toothbrush with mounting handle
IT1212993B (it) * 1983-08-11 1989-12-07 Sip Equalizzatore adattivo per segnali numerici soggetti a distorsioni variabili nel tempo
JPS6211326A (ja) * 1985-07-09 1987-01-20 Hitachi Ltd 自動等化器再設定方式
FR2641922B1 (fr) * 1988-12-30 1991-03-22 Alcatel Transmission Dispositif d'egalisation auto-adaptative pour installation de demodulation differentiellement coherente
FR2650137B1 (ko) * 1989-07-18 1994-10-28 France Etat
JPH04259111A (ja) * 1991-02-13 1992-09-14 Oki Electric Ind Co Ltd 適応等化器

Also Published As

Publication number Publication date
JPH07221676A (ja) 1995-08-18
KR950024421A (ko) 1995-08-21
AU1145995A (en) 1995-08-10
CA2141272C (en) 1998-08-18
DE69526602T2 (de) 2002-11-28
EP0665654A3 (en) 1996-07-24
AU682556B2 (en) 1997-10-09
DE69526602D1 (de) 2002-06-13
JP2785858B2 (ja) 1998-08-13
EP0665654B1 (en) 2002-05-08
CA2141272A1 (en) 1995-07-29
US5528627A (en) 1996-06-18
EP0665654A2 (en) 1995-08-02

Similar Documents

Publication Publication Date Title
US4320517A (en) Method and device for effecting the initial adjustment of the clock in a synchronous data receiver
EP0684708B1 (en) Adaptive equalizer
US4594725A (en) Combined adaptive equalization and demodulation circuit
US5499268A (en) Adaptive equalizer capable of compensating for carrier frequency offset
EP0105503B1 (en) Automatic adaptive equalizer having improved reset function
KR0151930B1 (ko) 적응 필터를 구비한 신호 수신 시스템
NO311600B1 (no) Tilpassbar datautjevner med påvisning av s¶regent dataord
US6205170B1 (en) Transmission/reception unit with bidirectional equalization
CA1089021A (en) Arrangement for compensating carrier phase errors in a receiver for discrete data values
KR960028572A (ko) 수렴특성을 개선시킨 등화기
GB1505139A (en) Ultrafast adaptive digital modem
US5517524A (en) Method of and apparatus for automatic equalizing filter
GB2245785A (en) Automatic output power controller using sampling
US5524126A (en) Symbol timing recovery using fir data interpolators
KR100377277B1 (ko) 디지털 오디오 방송 신호용 수신기
US5157691A (en) Digital equalizer and fm receiver having same
US5517526A (en) Timing recovery device in a receiver circuit for modems
JPH0879135A (ja) デジタル信号誤り低減装置
US6178201B1 (en) Controlling an adaptive equalizer in a demodulator
US6084929A (en) Method and apparatus for channel tracking
US4477913A (en) Automatic equalizer apparatus
KR100382434B1 (ko) 디지털신호처리네트워크를구비하는장치
EP1006700B1 (en) Signal carrier recovery method
EP0787394B1 (en) Adaptive equaliser
EP1340348B1 (en) Method and apparatus for increasing the quality of the receiver synchronization of qam or cap modulated modem connection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee